JP4576235B2 - 不揮発性メモリにおける欠陥のためのゾーン境界調整 - Google Patents
不揮発性メモリにおける欠陥のためのゾーン境界調整 Download PDFInfo
- Publication number
- JP4576235B2 JP4576235B2 JP2004559246A JP2004559246A JP4576235B2 JP 4576235 B2 JP4576235 B2 JP 4576235B2 JP 2004559246 A JP2004559246 A JP 2004559246A JP 2004559246 A JP2004559246 A JP 2004559246A JP 4576235 B2 JP4576235 B2 JP 4576235B2
- Authority
- JP
- Japan
- Prior art keywords
- memory system
- blocks
- memory
- system circuit
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007547 defect Effects 0.000 title claims abstract description 26
- 238000012360 testing method Methods 0.000 claims abstract description 25
- 230000002950 deficient Effects 0.000 claims abstract description 23
- 238000013519 translation Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 35
- 238000003860 storage Methods 0.000 claims description 32
- 238000003491 array Methods 0.000 claims description 12
- 238000012937 correction Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 238000012795 verification Methods 0.000 claims description 3
- 238000004458 analytical method Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 17
- 238000012546 transfer Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000000977 initiatory effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
- G06F12/023—Free address space management
- G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
- G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
- G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Credit Cards Or The Like (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
CS−チップ選択:フラッシュメモリインタフェースを起動させるために使われる。
RS−読み出しストローブ:I/Oバスがメモリアレイからデータを転送するために使われていることを示すために使われる。
WS−書き込みストローブ:I/Oバスがメモリアレイへデータを転送するために使われていることを示すために使われる。
AS−アドレスストローブ:I/Oバスがアドレス情報を転送するために使われていることを示す。
AD[7:0]−アドレス/データバス:このI/Oバスは、コントローラとメモリ制御450のフラッシュメモリのコマンドレジスタ、アドレスレジスタおよびデータレジスタとの間でデータを転送するために使われる。
Claims (31)
- メモリシステム回路であって、
個々のブロックの中にある不揮発性記憶素子が同時に消去可能である不揮発性記憶素子の複数のブロックをアレイの各々が備える1つ以上の物理的アレイからなるメモリ回路と、
アドレス指定されたブロックにデータをプログラムし、アドレス指定されたブロックからデータを読み出し、かつアドレス指定されたブロックのうちの1つ以上からデータを一度に消去することを制御するコントローラ回路であって、前記コントローラ回路はアドレス変換のために前記物理的アレイの論理的境界を導入することによって1つ以上のブロックから各々構成されるゾーンに前記物理的アレイの各々を再分割し、ブロックとゾーンとの対応関係は前記コントローラ回路によって動的に調整可能である、コントローラ回路と、
を備えるメモリシステム回路。 - 請求項1記載のメモリシステム回路において、
前記不揮発性記憶素子は、多状態記憶ユニットであるメモリシステム回路。 - 請求項1記載のメモリシステム回路において、
前記コントローラ回路は、前記ブロックとゾーンとの対応関係を記憶する変換テーブルを有する揮発性メモリ部分を含むメモリシステム回路。 - 請求項3記載のメモリシステム回路において、
前記対応関係のコピーは、前記不揮発性メモリに記憶されるメモリシステム回路。 - 請求項1記載のメモリシステム回路において、
前記メモリ回路は複数のプレーンから構成され、前記ゾーンのうちの1つ以上は複数のプレーンからのブロックから構成されるメモリシステム回路。 - 請求項5記載のメモリシステム回路において、
前記複数のプレーンは、2つ以上のチップからのものであるメモリシステム回路。 - 請求項1記載のメモリシステム回路において、
前記コントローラ回路は誤り訂正符号(ECC)論理を含み、前記ブロックとゾーンとの対応関係は誤り訂正符号の結果に応じて調整されるメモリシステム回路。 - 請求項1記載のメモリシステム回路において、
前記ブロックとゾーンとの対応関係は、プログラム検証結果に応じて調整されるメモリシステム回路。 - 請求項1記載のメモリシステム回路において、
前記ブロックとゾーンとの対応関係は、消去検証結果に応じて調整されるメモリシステム回路。 - 請求項1記載のメモリシステム回路において、
前記ブロックとゾーンとの対応関係は、前記メモリシステム回路の外部から前記コントローラ回路への信号に応じて調整されるメモリシステム回路。 - 個々のブロックの中にある不揮発性記憶素子が同時に消去可能である不揮発性記憶素子の複数のブロックと、アドレス指定されたブロックにデータをプログラムし、アドレス指定されたブロックからデータを読み出し、アドレス指定されたブロックのうちの1つ以上からデータを一度に消去することを制御するメモリコントローラ回路と、を備える不揮発性メモリシステムを操作する方法であって、
前記不揮発性記憶素子が前記メモリコントローラ回路によって1つ以上のブロックから各々構成される論理的ゾーンに組織されるように、アドレス変換のために論理的境界を導入することによってブロックとゾーンとの初期の対応関係を割り当てるステップと、
その後、前記ブロックのうちの1つ以上を欠陥であると特定するステップと、
特定された欠陥ブロックの分布に基づいて前記メモリコントローラ回路によりブロックとゾーンとの第1の対応関係を割り当てるステップと、
を含む方法。 - 請求項11記載の方法において、
前記特定するステップは、
前記メモリブロックを試験するステップと、
前記試験するステップに基づいて前記欠陥ブロックを特定するステップと、
を含む方法。 - 請求項12記載の方法において、
前記試験するステップは、前記不揮発性メモリシステムの外部からの信号に応じて実行される方法。 - 請求項12記載の方法において、
前記不揮発性メモリシステムは誤り訂正符号(ECC)論理をさらに備え、前記試験するステップは誤り訂正符号の結果に応じて実行される方法。 - 請求項11記載の方法において、
前記特定するステップは、プログラム検証結果に応じて実行される方法。 - 請求項11記載の方法において、
前記特定するステップは、消去検証結果に応じて実行される方法。 - 請求項11記載の方法において、
前記第1の対応関係を割り当てるステップは、前記ゾーンにおける欠陥のないブロックの数のバラツキを最少にすることに基づいてブロックをゾーンに分配するステップを含む方法。 - 請求項11記載の方法において、
前記メモリコントローラ回路は、揮発性メモリを有し、この中に前記第1の対応関係が維持される方法。 - 請求項18記載の方法において、
前記第1の対応関係を不揮発性メモリ内に維持するステップをさらに含む方法。 - 請求項11記載の方法において、
前記第1の対応関係を割り当てるステップに応じて、第1のブロックに記憶されるユーザデータを第2のブロックへ移動させるステップをさらに含み、前記第1のブロックは前記第1の対応関係を割り当てるステップの前には第1のゾーンの一部であり、かつ前記第1の対応関係を割り当てるステップの後には第2のゾーンの一部であり、さらに前記第2のゾーンは前記第1の対応関係を割り当てるステップの後には前記第1のゾーンの一部である方法。 - 請求項20記載の方法において、
前記第1のブロックに記憶されるユーザデータを第2のブロックへ移動させるステップの後に、特定された欠陥ブロックの分布に基づいて前記メモリコントローラ回路によりブロックとゾーンとの第2の対応関係を割り当てるステップをさらに含む方法。 - メモリシステム回路であって、
個々のブロックの中にある不揮発性記憶素子が同時に消去可能である不揮発性記憶素子の複数のブロックをアレイの各々が備える1つ以上の物理的アレイからなるメモリ回路と、
アドレス指定されたブロックにデータをプログラムし、アドレス指定されたブロックからデータを読み出し、かつアドレス指定されたブロックのうちの1つ以上からデータを一度に消去することを制御するコントローラ回路であって、前記コントローラ回路はアドレス変換のために前記物理的アレイの論理的境界を導入することによって1つ以上のブロックから各々構成される論理的アドレス部分に前記物理的アレイの各々を再分割し、物理的ブロックと論理的アドレス部分との対応関係は前記メモリ回路内の欠陥に応じて前記コントローラ回路によって適応可能である、コントローラ回路と、
を備えるメモリシステム回路。 - 請求項22記載のメモリシステム回路において、
前記不揮発性記憶素子は、多状態記憶ユニットであるメモリシステム回路。 - 請求項22記載のメモリシステム回路において、
前記コントローラ回路は、前記物理的ブロックと論理的アドレス部分との対応関係を記憶する変換テーブルを有する揮発性メモリ部分を含むメモリシステム回路。 - 請求項24記載のメモリシステム回路において、
前記対応関係のコピーは、前記不揮発性メモリに記憶されるメモリシステム回路。 - 請求項22記載のメモリシステム回路において、
前記メモリ回路は複数のプレーンから構成され、前記ゾーンのうちの1つ以上は複数のプレーンからのブロックから構成されるメモリシステム回路。 - 請求項26記載のメモリシステム回路において、
前記複数のプレーンは、2つ以上のチップからのものであるメモリシステム回路。 - 請求項22記載のメモリシステム回路において、
前記コントローラ回路は誤り訂正符号(ECC)論理を含み、前記物理的ブロックと論理的アドレス部分との対応関係は誤り訂正符号の結果に応じて調整されるメモリシステム回路。 - 請求項22記載のメモリシステム回路において、
前記物理的ブロックと論理的アドレス部分との対応関係は、プログラム検証結果に応じて前記コントローラ回路により適応させられるメモリシステム回路。 - 請求項22記載のメモリシステム回路において、
前記物理的ブロックと論理的アドレス部分との対応関係は、消去検証結果に応じて前記コントローラ回路により適応させられるメモリシステム回路。 - 請求項22記載のメモリシステム回路において、
前記物理的ブロックと論理的アドレス部分との対応関係は、前記メモリシステム回路の外部から前記コントローラ回路への信号に応じて前記コントローラ回路により適応させられるメモリシステム回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/315,451 US6901498B2 (en) | 2002-12-09 | 2002-12-09 | Zone boundary adjustment for defects in non-volatile memories |
PCT/US2003/038392 WO2004053888A2 (en) | 2002-12-09 | 2003-12-02 | Zone boundary adjustment for defects in non-volatile memories |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006509304A JP2006509304A (ja) | 2006-03-16 |
JP4576235B2 true JP4576235B2 (ja) | 2010-11-04 |
Family
ID=32468705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004559246A Expired - Lifetime JP4576235B2 (ja) | 2002-12-09 | 2003-12-02 | 不揮発性メモリにおける欠陥のためのゾーン境界調整 |
Country Status (9)
Country | Link |
---|---|
US (3) | US6901498B2 (ja) |
EP (1) | EP1570489B1 (ja) |
JP (1) | JP4576235B2 (ja) |
KR (1) | KR100992583B1 (ja) |
CN (1) | CN100555465C (ja) |
AT (1) | ATE555442T1 (ja) |
AU (1) | AU2003293322A1 (ja) |
TW (1) | TWI317946B (ja) |
WO (1) | WO2004053888A2 (ja) |
Families Citing this family (77)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100544175B1 (ko) * | 1999-05-08 | 2006-01-23 | 삼성전자주식회사 | 링킹 타입 정보를 저장하는 기록 매체와 결함 영역 처리 방법 |
US7333364B2 (en) * | 2000-01-06 | 2008-02-19 | Super Talent Electronics, Inc. | Cell-downgrading and reference-voltage adjustment for a multi-bit-cell flash memory |
US7660941B2 (en) * | 2003-09-10 | 2010-02-09 | Super Talent Electronics, Inc. | Two-level RAM lookup table for block and page allocation and wear-leveling in limited-write flash-memories |
US6901498B2 (en) * | 2002-12-09 | 2005-05-31 | Sandisk Corporation | Zone boundary adjustment for defects in non-volatile memories |
KR100560645B1 (ko) * | 2002-12-17 | 2006-03-16 | 삼성전자주식회사 | 메모리 사용 정보를 표시하는 유에스비 플래시 메모리 장치 |
US7069377B2 (en) * | 2003-05-08 | 2006-06-27 | Micron Technology, Inc. | Scratch control memory array in a flash memory device |
US7046555B2 (en) * | 2003-09-17 | 2006-05-16 | Sandisk Corporation | Methods for identifying non-volatile memory elements with poor subthreshold slope or weak transconductance |
US20050144516A1 (en) * | 2003-12-30 | 2005-06-30 | Gonzalez Carlos J. | Adaptive deterministic grouping of blocks into multi-block units |
JP4642069B2 (ja) * | 2004-03-12 | 2011-03-02 | インターデイジタル テクノロジー コーポレーション | マルチモード無線送受信装置を用いた、無線通信システム間での無線アクセス技術を切り換えるための方法及び装置 |
US20050285248A1 (en) * | 2004-06-29 | 2005-12-29 | Sun-Teck See | Method and system for expanding flash storage device capacity |
CN101091223B (zh) * | 2004-12-24 | 2011-06-08 | 斯班逊有限公司 | 施加偏压至储存器件的方法与装置 |
WO2006093304A1 (en) * | 2005-03-01 | 2006-09-08 | Tokyo Electron Device Limited | Storage device, memory block managing method, and program |
WO2006126445A1 (ja) * | 2005-05-23 | 2006-11-30 | Matsushita Electric Industrial Co., Ltd. | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及びメモリ制御方法 |
WO2007013372A1 (ja) * | 2005-07-29 | 2007-02-01 | Matsushita Electric Industrial Co., Ltd. | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム及び不揮発性メモリのアドレス管理方法 |
CN100573476C (zh) * | 2005-09-25 | 2009-12-23 | 深圳市朗科科技股份有限公司 | 闪存介质数据管理方法 |
US7259988B2 (en) * | 2005-10-06 | 2007-08-21 | Phison Electronics Corp. | Method for managing memory blocks in flash memory |
US7509471B2 (en) * | 2005-10-27 | 2009-03-24 | Sandisk Corporation | Methods for adaptively handling data writes in non-volatile memories |
US7631162B2 (en) | 2005-10-27 | 2009-12-08 | Sandisck Corporation | Non-volatile memory with adaptive handling of data writes |
CN1979449B (zh) * | 2005-12-08 | 2010-10-27 | 群联电子股份有限公司 | 逻辑区块与物理区块形成弹性对应的方法 |
US20070141731A1 (en) * | 2005-12-20 | 2007-06-21 | Hemink Gerrit J | Semiconductor memory with redundant replacement for elements posing future operability concern |
US7441068B2 (en) * | 2006-01-06 | 2008-10-21 | Phison Electronics Corp. | Flash memory and method for utilizing the same |
US7609561B2 (en) * | 2006-01-18 | 2009-10-27 | Apple Inc. | Disabling faulty flash memory dies |
WO2007083449A1 (ja) * | 2006-01-20 | 2007-07-26 | Matsushita Electric Industrial Co., Ltd. | 不揮発性記憶装置、不揮発性記憶システム、及び不揮発性記憶装置の不良管理方法 |
SG134195A1 (en) * | 2006-01-23 | 2007-08-29 | Phison Electronics Corp | Flash memory and method for utilizing the same |
US20070174549A1 (en) * | 2006-01-24 | 2007-07-26 | Yevgen Gyl | Method for utilizing a memory interface to control partitioning of a memory module |
GB2434460B (en) * | 2006-01-24 | 2007-12-05 | Phison Electronics Corp | Flash memory and method for utilizing the same |
JP2007199905A (ja) * | 2006-01-25 | 2007-08-09 | Toshiba Corp | 半導体記憶装置の制御方法 |
JP4710753B2 (ja) * | 2006-08-04 | 2011-06-29 | Tdk株式会社 | メモリコントローラ及びメモリコントローラを用いたフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
TW200811874A (en) * | 2006-08-25 | 2008-03-01 | Etron Technology Inc | Sense amplifier-based latch |
JP5378664B2 (ja) * | 2006-08-28 | 2013-12-25 | 三星電子株式会社 | マルチ−ページコピーバック機能を有するフラッシュメモリー装置及びそのブロック置換方法 |
US20080071968A1 (en) * | 2006-09-18 | 2008-03-20 | Phison Electronics Corp. | Method of managing blocks fo flash memory suitable for flexible correspondence between logic block and physical block |
KR100818797B1 (ko) | 2006-10-19 | 2008-04-01 | 삼성전자주식회사 | 메모리 용량 조절 방법과 메모리 용량 조절 장치 |
KR100780963B1 (ko) * | 2006-11-03 | 2007-12-03 | 삼성전자주식회사 | 메모리 카드 및 메모리 카드의 구동 방법 |
US7818701B1 (en) * | 2006-12-22 | 2010-10-19 | Cypress Semiconductor Corporation | Memory controller with variable zone size |
US7669092B2 (en) | 2007-02-26 | 2010-02-23 | Micron Technology, Inc. | Apparatus, method, and system of NAND defect management |
CN101779249B (zh) * | 2007-06-14 | 2013-03-27 | 桑迪士克科技股份有限公司 | 半导体存储器中的可编程芯片使能和芯片地址 |
US7715255B2 (en) * | 2007-06-14 | 2010-05-11 | Sandisk Corporation | Programmable chip enable and chip address in semiconductor memory |
US7477545B2 (en) * | 2007-06-14 | 2009-01-13 | Sandisk Corporation | Systems for programmable chip enable and chip address in semiconductor memory |
US8095851B2 (en) * | 2007-09-06 | 2012-01-10 | Siliconsystems, Inc. | Storage subsystem capable of adjusting ECC settings based on monitored conditions |
US8533562B2 (en) * | 2007-09-12 | 2013-09-10 | Sandisk Technologies Inc. | Data protection after possible write abort or erase abort |
US8120958B2 (en) * | 2007-12-24 | 2012-02-21 | Qimonda Ag | Multi-die memory, apparatus and multi-die memory stack |
CN101499316B (zh) * | 2008-01-30 | 2011-10-19 | 群联电子股份有限公司 | 快闪存储器区块管理方法及使用此方法的控制器 |
US8484432B2 (en) * | 2008-03-11 | 2013-07-09 | Kabushiki Kaisha Toshiba | Memory system |
CN101533675B (zh) * | 2008-03-11 | 2013-11-06 | 深圳市朗科科技股份有限公司 | 闪存介质扫描和管理方法 |
US8327066B2 (en) * | 2008-09-30 | 2012-12-04 | Samsung Electronics Co., Ltd. | Method of managing a solid state drive, associated systems and implementations |
US8891298B2 (en) | 2011-07-19 | 2014-11-18 | Greenthread, Llc | Lifetime mixed level non-volatile memory system |
US8239614B2 (en) | 2009-03-04 | 2012-08-07 | Micron Technology, Inc. | Memory super block allocation |
US8413015B2 (en) * | 2009-09-21 | 2013-04-02 | Sandisk Technologies Inc. | Nonvolatile memory controller with scalable pipelined error correction |
KR101616100B1 (ko) * | 2009-09-25 | 2016-04-28 | 삼성전자주식회사 | 메모리 시스템 및 그것의 동작 방법 |
TWI484334B (zh) * | 2009-12-24 | 2015-05-11 | Univ Nat Taiwan | 非揮發記憶體的區域式管理方法 |
US8856488B2 (en) | 2010-02-11 | 2014-10-07 | Memory Technologies Llc | Method for utilizing a memory interface to control partitioning of a memory module |
US9007836B2 (en) * | 2011-01-13 | 2015-04-14 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
TWI473105B (zh) * | 2011-01-18 | 2015-02-11 | Macronix Int Co Ltd | 具有錯誤自動檢查與更正位元之三維記憶體結構 |
US8446772B2 (en) | 2011-08-04 | 2013-05-21 | Sandisk Technologies Inc. | Memory die self-disable if programmable element is not trusted |
US9417803B2 (en) | 2011-09-20 | 2016-08-16 | Apple Inc. | Adaptive mapping of logical addresses to memory devices in solid state drives |
US20130151755A1 (en) | 2011-12-12 | 2013-06-13 | Reuven Elhamias | Non-Volatile Storage Systems with Go To Sleep Adaption |
JP5694212B2 (ja) * | 2012-02-23 | 2015-04-01 | 株式会社東芝 | 管理情報生成方法およびメモリシステム |
US8924636B2 (en) * | 2012-02-23 | 2014-12-30 | Kabushiki Kaisha Toshiba | Management information generating method, logical block constructing method, and semiconductor memory device |
US9195587B2 (en) * | 2013-03-07 | 2015-11-24 | Sandisk Technologies Inc. | Enhanced dynamic read process with single-level cell segmentation |
KR102070724B1 (ko) | 2013-03-29 | 2020-01-30 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 구동 방법 |
US10083069B2 (en) * | 2013-06-27 | 2018-09-25 | Sandisk Technologies Llc | Word line defect detection and handling for a data storage device |
US9411721B2 (en) | 2013-11-15 | 2016-08-09 | Sandisk Technologies Llc | Detecting access sequences for data compression on non-volatile memory devices |
KR102116364B1 (ko) * | 2013-11-18 | 2020-05-28 | 삼성전자주식회사 | 메모리 시스템 및 그에 따른 반도체 메모리의 결함 메모리 셀 관리방법 |
US9595352B2 (en) * | 2014-03-17 | 2017-03-14 | Seagate Technology Llc | Manufacturer self-test for solid-state drives |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
JP2016162466A (ja) * | 2015-02-26 | 2016-09-05 | 株式会社東芝 | 半導体記憶装置及びメモリシステム |
CN105513630B (zh) * | 2015-11-30 | 2019-08-13 | 深圳市江波龙电子股份有限公司 | Dram的初始化方法及装置 |
US10209895B2 (en) * | 2016-02-18 | 2019-02-19 | Toshiba Memory Corporation | Memory system |
US10275156B2 (en) * | 2016-09-29 | 2019-04-30 | Intel Corporation | Managing solid state drive defect redundancies at sub-block granularity |
US20180121287A1 (en) * | 2016-11-01 | 2018-05-03 | Nvidia Corporation | Inline error detection and correction techniques |
TWI687933B (zh) * | 2017-03-03 | 2020-03-11 | 慧榮科技股份有限公司 | 資料儲存裝置及其區塊釋放方法 |
US9996458B1 (en) * | 2017-07-12 | 2018-06-12 | Nxp Usa, Inc. | Memory sector retirement in a non-volatile memory |
US10430117B2 (en) * | 2017-10-23 | 2019-10-01 | Micron Technology, Inc. | Host accelerated operations in managed NAND devices |
US10635515B2 (en) | 2017-12-06 | 2020-04-28 | Sandisk Technologies Llc | Recovery of partial memory die |
TWI667571B (zh) * | 2018-06-13 | 2019-08-01 | 慧榮科技股份有限公司 | 資料儲存裝置、系統資訊編程方法及系統資訊重建方法 |
CN112181276B (zh) * | 2019-07-03 | 2023-06-20 | 北京忆恒创源科技股份有限公司 | 提升存储设备服务质量的大块构造、分配方法及其存储设备 |
CN115237351B (zh) * | 2022-08-02 | 2023-08-15 | 苏州启恒融智信息科技有限公司 | Nand块动态重映射、读写命令处理方法及存储设备 |
Family Cites Families (43)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5067105A (en) | 1987-11-16 | 1991-11-19 | International Business Machines Corporation | System and method for automatically configuring translation of logical addresses to a physical memory address in a computer memory system |
JPH02105954A (ja) * | 1988-10-14 | 1990-04-18 | Fujitsu Ltd | 半導体記憶装置 |
EP0392895B1 (en) | 1989-04-13 | 1995-12-13 | Sundisk Corporation | Flash EEprom system |
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
US5200959A (en) | 1989-10-17 | 1993-04-06 | Sundisk Corporation | Device and method for defect handling in semi-conductor memory |
GB2251323B (en) * | 1990-12-31 | 1994-10-12 | Intel Corp | Disk emulation for a non-volatile semiconductor memory |
US5270979A (en) | 1991-03-15 | 1993-12-14 | Sundisk Corporation | Method for optimum erasing of EEPROM |
US5663901A (en) | 1991-04-11 | 1997-09-02 | Sandisk Corporation | Computer memory cards using flash EEPROM integrated circuit chips and memory-controller systems |
US5430859A (en) | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
US5712180A (en) | 1992-01-14 | 1998-01-27 | Sundisk Corporation | EEPROM with split gate source side injection |
US5422855A (en) * | 1992-03-31 | 1995-06-06 | Intel Corporation | Flash memory card with all zones chip enable circuitry |
US5532962A (en) | 1992-05-20 | 1996-07-02 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5315541A (en) | 1992-07-24 | 1994-05-24 | Sundisk Corporation | Segmented column memory array |
US5428621A (en) | 1992-09-21 | 1995-06-27 | Sundisk Corporation | Latent defect handling in EEPROM devices |
JPH06332806A (ja) * | 1993-05-25 | 1994-12-02 | Hitachi Ltd | フラッシュメモリを記憶媒体とする記憶システムおよびその制御方法 |
KR970008188B1 (ko) | 1993-04-08 | 1997-05-21 | 가부시끼가이샤 히다찌세이사꾸쇼 | 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치 |
JP3215237B2 (ja) * | 1993-10-01 | 2001-10-02 | 富士通株式会社 | 記憶装置および記憶装置の書き込み/消去方法 |
JPH08212019A (ja) * | 1995-01-31 | 1996-08-20 | Mitsubishi Electric Corp | 半導体ディスク装置 |
US5943693A (en) * | 1995-03-29 | 1999-08-24 | Intel Corporation | Algorithmic array mapping to decrease defect sensitivity of memory devices |
US5579259A (en) | 1995-05-31 | 1996-11-26 | Sandisk Corporation | Low voltage erase of a flash EEPROM system having a common erase electrode for two individually erasable sectors |
US5712179A (en) | 1995-10-31 | 1998-01-27 | Sandisk Corporation | Method of making triple polysilicon flash EEPROM arrays having a separate erase gate for each row of floating gates |
JP3614173B2 (ja) | 1996-02-29 | 2005-01-26 | 株式会社ルネサステクノロジ | 部分不良メモリを搭載した半導体記憶装置 |
US5724284A (en) | 1996-06-24 | 1998-03-03 | Advanced Micro Devices, Inc. | Multiple bits-per-cell flash shift register page buffer |
US5860124A (en) * | 1996-09-30 | 1999-01-12 | Intel Corporation | Method for performing a continuous over-write of a file in nonvolatile memory |
US5890192A (en) | 1996-11-05 | 1999-03-30 | Sandisk Corporation | Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM |
US5956473A (en) * | 1996-11-25 | 1999-09-21 | Macronix International Co., Ltd. | Method and system for managing a flash memory mass storage system |
US5881003A (en) * | 1997-07-16 | 1999-03-09 | International Business Machines Corporation | Method of making a memory device fault tolerant using a variable domain redundancy replacement configuration |
US5930167A (en) | 1997-07-30 | 1999-07-27 | Sandisk Corporation | Multi-state non-volatile flash memory capable of being its own two state write cache |
JP4079506B2 (ja) * | 1997-08-08 | 2008-04-23 | 株式会社東芝 | 不揮発性半導体メモリシステムの制御方法 |
US6000006A (en) * | 1997-08-25 | 1999-12-07 | Bit Microsystems, Inc. | Unified re-map and cache-index table with dual write-counters for wear-leveling of non-volatile flash RAM mass storage |
US6367030B1 (en) * | 1997-10-09 | 2002-04-02 | Matsushita Electric Industrial Co., Ltd. | Address conversion circuit and address conversion system with redundancy decision circuitry |
JP4085478B2 (ja) * | 1998-07-28 | 2008-05-14 | ソニー株式会社 | 記憶媒体及び電子機器システム |
US6199177B1 (en) * | 1998-08-28 | 2001-03-06 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
JP3730423B2 (ja) | 1998-11-24 | 2006-01-05 | 富士通株式会社 | 半導体記憶装置 |
TW436795B (en) | 1999-01-21 | 2001-05-28 | Memory Corp Plc | Memory system |
US6377500B1 (en) * | 1999-11-11 | 2002-04-23 | Kabushiki Kaisha Toshiba | Memory system with a non-volatile memory, having address translating function |
JP4439096B2 (ja) * | 2000-08-28 | 2010-03-24 | 株式会社東芝 | メモリカード及び同カードに適用されるアドレス変換方法 |
US6426893B1 (en) | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
JP4037605B2 (ja) * | 2000-12-04 | 2008-01-23 | 株式会社東芝 | 不揮発性メモリユニットのコントローラ、同コントローラを有するメモリシステム及び不揮発性メモリユニットの制御方法 |
JP4373615B2 (ja) * | 2001-01-25 | 2009-11-25 | 富士通マイクロエレクトロニクス株式会社 | 初期不良ブロックのマーキング方法 |
CN100483552C (zh) * | 2002-10-28 | 2009-04-29 | 桑迪士克股份有限公司 | 在非易失性存储系统中执行自动磨损平衡的方法 |
US7096313B1 (en) * | 2002-10-28 | 2006-08-22 | Sandisk Corporation | Tracking the least frequently erased blocks in non-volatile memory systems |
US6901498B2 (en) * | 2002-12-09 | 2005-05-31 | Sandisk Corporation | Zone boundary adjustment for defects in non-volatile memories |
-
2002
- 2002-12-09 US US10/315,451 patent/US6901498B2/en not_active Expired - Lifetime
-
2003
- 2003-12-02 AU AU2003293322A patent/AU2003293322A1/en not_active Abandoned
- 2003-12-02 EP EP03790271A patent/EP1570489B1/en not_active Expired - Lifetime
- 2003-12-02 KR KR1020057010359A patent/KR100992583B1/ko active IP Right Grant
- 2003-12-02 JP JP2004559246A patent/JP4576235B2/ja not_active Expired - Lifetime
- 2003-12-02 WO PCT/US2003/038392 patent/WO2004053888A2/en active Application Filing
- 2003-12-02 AT AT03790271T patent/ATE555442T1/de active
- 2003-12-02 CN CNB2003801093022A patent/CN100555465C/zh not_active Expired - Lifetime
- 2003-12-05 TW TW092134378A patent/TWI317946B/zh not_active IP Right Cessation
-
2005
- 2005-04-26 US US11/114,996 patent/US7149871B2/en not_active Expired - Lifetime
-
2006
- 2006-10-24 US US11/552,227 patent/US9665478B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
ATE555442T1 (de) | 2012-05-15 |
CN1745433A (zh) | 2006-03-08 |
US6901498B2 (en) | 2005-05-31 |
AU2003293322A1 (en) | 2004-06-30 |
WO2004053888A2 (en) | 2004-06-24 |
EP1570489A2 (en) | 2005-09-07 |
WO2004053888A3 (en) | 2004-09-30 |
CN100555465C (zh) | 2009-10-28 |
TW200418033A (en) | 2004-09-16 |
US20040111553A1 (en) | 2004-06-10 |
US20050195661A1 (en) | 2005-09-08 |
US9665478B2 (en) | 2017-05-30 |
JP2006509304A (ja) | 2006-03-16 |
KR20050101160A (ko) | 2005-10-20 |
EP1570489B1 (en) | 2012-04-25 |
KR100992583B1 (ko) | 2010-11-05 |
US7149871B2 (en) | 2006-12-12 |
US20070047305A1 (en) | 2007-03-01 |
TWI317946B (en) | 2009-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4576235B2 (ja) | 不揮発性メモリにおける欠陥のためのゾーン境界調整 | |
KR100663738B1 (ko) | 동시 다중 데이터 섹터 프로그래밍 및 다른 지정 블럭들에대한 물리적 블럭 특성들의 저장기능을 갖는 플래시이이피롬 시스템 | |
US7379330B2 (en) | Retargetable memory cell redundancy methods | |
JP4834676B2 (ja) | オンチップ不揮発性メモリ書き込みキャッシュを使用するシステムおよび方法 | |
US7451264B2 (en) | Cycle count storage methods | |
JP5823875B2 (ja) | 固体メモリフォーマッティング | |
JP2008527586A (ja) | オンチップデータのグループ化および整列 | |
US9507706B2 (en) | Memory system controller including a multi-resolution internal cache |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090501 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090721 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091027 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100727 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100823 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4576235 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130827 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |