JP2009521098A - 歪み補償の準安定化合物ベースヘテロ接合バイポーラトランジスタ - Google Patents

歪み補償の準安定化合物ベースヘテロ接合バイポーラトランジスタ Download PDF

Info

Publication number
JP2009521098A
JP2009521098A JP2008540379A JP2008540379A JP2009521098A JP 2009521098 A JP2009521098 A JP 2009521098A JP 2008540379 A JP2008540379 A JP 2008540379A JP 2008540379 A JP2008540379 A JP 2008540379A JP 2009521098 A JP2009521098 A JP 2009521098A
Authority
JP
Japan
Prior art keywords
compound semiconductor
strain
film
semiconductor material
sige
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008540379A
Other languages
English (en)
Inventor
エニックス,ダーウィン・ジー
チャフィー,ジョン・ティー
カーバー,ダミアン・エイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Atmel Corp
Original Assignee
Atmel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Atmel Corp filed Critical Atmel Corp
Publication of JP2009521098A publication Critical patent/JP2009521098A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66242Heterojunction transistors [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/737Hetero-junction transistors

Abstract

歪み補償原子種を置換配列することにより、例えば、SiGe NPN HNTの電子装置(100)へ、その場で添加した歪み補償の準安定化合物基部(107)を電子装置(100)に擬似格子整合を増大し統一するための方法。本発明は歪みSiGe、MOSアプリケーションのSi、垂直薄膜トランジスタ(VTFT)、および様々なその他の電子装置型などの、その他の電子装置の歪み層にも適用する。例えば、GaAs、InP、およびAlGaAsの、SiGe以外の化合物半導体から形成される装置も本願に記載する有益な工程に適している。

Description

本発明は、概して集積回路(IC)の製作に関連する。さらに具体的には、本発明は準安定シリコンゲルマニウム(SiGe)ベース領域をヘテロ接合バイポーラトランジスタ(HBT)に製作し統一する方法である。
SiGe HBTは、利得、周波数応答、および雑音パラメータにおける、シリコン(シリコン)バイポーラ接合トランジスタ(BJT)に関し有意な利点を有し、比較的低価格でCMOS装置を統一する能力を保持する。SiGe HBT装置のカットオフ周波数(F)は、300GHzを超えると報告されており、これはGaAs装置と比較して有利である。しかしながら、GaAs装置は価格の点で比較的高く、例えば、BiCMOS装置の統一水準に達することはできない。その他の化合物半導体装置に素早く取って代わっている、シリコン互換SiGe KBTにより、低価格、高速、および低電力ソリューションを提供する。
SiGeの利点は、HBTのSi‐SiGeヘテロ接合のエネルギー帯オフセットを生成するバンドギャップ削減により実現され、それにより、既定のベース‐エミッタバイアスおよび高利得のために電流密度を増加させる結果となる。また、GeをSi格子に添加することで、より低い抵抗率が可能となる。より高い電流密度およびより低いベース抵抗値によって、同等のシリコンBJTより、単一の利得カットオフ周波数および最大発振周波数を改善することができ、GaAsなどのその他化合物装置に匹敵する。しかしながら、エミッタコレクタ絶縁破壊電圧(特にBVCEO)は、電流利得(β)に反比例する。Fを強化し、電力を減少させるために必要とされる構造および工程の変化は、さらなる電流利得、その結果さらに低いコレクタ‐エミッタ絶縁破壊電圧につながる。
Ge濃度の上昇によって、既定の層厚および添加レベルに対する、ベース再結合電流において増加し、電流利得において減少する結果となる。この効果は、30%のGeを超えて拡大すると実験的に確認されている。高いGe容量を持つ擬似格子整合SiGeにおける欠陥形成に関する参考文献では、効果はGe濃度に対し40%を超えて十分に増加し続けるであろうと示唆している(Kasperら、「Properties of Silicon Germanium and SiGe:Carbon」INSPEC、2000年)。したがって、高速装置において電流利得を減少させるのに十分高くGe濃度を増加させるという妥協により、ベース幅が縮小し続けるにつれ、利得の必然的な増加およびBVCEOの劣化を補正する方法を提供する。
しかしながら、過剰な歪み緩和および全体の結晶欠陥が行われる前に、どれほど多くのGeをSi格子に添加できるのかには限度がある。基礎を成すシリコンに適合する格子であるSiGe層の臨界厚(h)は、(1)Ge百分率、(2)SiGe膜厚、(3)キャップ層厚、(4)HBT膜堆積加工温度、および(5)シリコン‐ゲルマニウム蒸着に続く熱アニールの温度作用である。臨界厚hの上には、SiGe膜は、熱エネルギー十分広いアプリケーションで容易に緩和する、準安定および/または不安定領域内にある。したがって、準安定の度合いは、大部分は、Geパーセント、SiGe層厚、キャップ層厚、および熱エネルギーが原因で歪みを誘発する工程の作用である。今までに記載した従来のSiGe HBTのSiGeベース構成は、安定、擬似格子整合、または格子適合層の構成である。同時期の最先端の手順には、ベース領域でホウ素プロファイル蔓延を防止するための、炭素を持つSiGeの安定、歪み、または格子適合合金の増大が含まれる。
緩和により格子の不完全性をもたらすことから、準安定膜の増大は、典型的には避けられている。これらの不完全性により、再結合中心という結果となり、少数キャリア寿命(Tb)における減少、およびベース再結合電流(IRB)における増加をもたらす。制御されない場合、格子の不完全性によって結果的に結晶が低品質となることで、装置性能を劣化させ、「ブリッジ」欠陥により非常に低い電流利得を伴う過度のリーク電流にもつながる。膜も熱応力を誘発する工程に非常に敏感であるため、製造可能ではなくなる。したがって、この型の劣化を避けるため、今までのHBT設計は膜の増大の安定領域内にあるベース領域を有する装置となっており、その膜は臨界厚hと等しいかそれを下回るSiGe厚と一致する。
準安定SiGeの性質は、D. C. Houdhton、「Strain Relaxation Kinetics in Si1‐xGe/Si Heterostructures」、Journal of Applied Physics、70巻、PP.2136〜2151(1991年8月15日)、およびG. S. Karら、「Effect of carbon on lattice strain and hole mobility in Si1‐xGe alloys」Dept. of
Physics and Mateorology、Indian Institute of Technology、Kharagpur721302、インド、Journal of Materials Science:Materials in Electronics、13巻、pp.49〜55(2002年)など、複数の書類に記載されている。さらにU’Renらの米国特許第6,586,297号(「第297号特許」)および第6,781,214号(「第214号特許」)では、「Metastable Base in a High−Performance HBT」および「Method for Integrateing a Metastable Base into a High Performance HBT and Related Structure」にそれぞれ記載されている。
第297号特許では、準安定のエピタキシャルSiGeベース上に据えられる、準安定のエピタキシャルシリコン‐ゲルマニウムベースを含むヘテロ接合バイポーラトランジスタを記載している。
準安定のエピタキシャルSiGeベースを、準安定のエピタキシャルSiGeベースが、膜の増大の間その場で組み込まれるドーパントを変更する伝導性を含む歪み結晶構造である、エピタキシャルリアクター内で増大し、ドーパントは特定の伝導性型を確立する目的のみのために添加される。第297号特許には、準安定SiGe膜層の緩和を回避するための、900度から950度の温度での短時間の熱アニールの方法が記載されている。
第214号特許には、20原子パーセントを超えるゲルマニウムの濃度を持つコレクタ上で、準安定エピタキシャルSiGeベースを形成することにより製作される、ヘテロ接合バイポーラトランジスタが記載されている。それから、準安定エピタキシャルSiGeベースの上でエミッタを製作する。npnまたはpnpのトランジスタ型によって、n‐またはp‐型不純物でエミッタを添加する。それからスパイクアニール工程でHBTを加熱し、準安定エピタキシャルシリコン‐ゲルマニウムベースを歪み結晶構造として維持し、エミッタ‐ベース接合を形成するためドーパントを拡散させる。準安定エピタキシャルSiGeベースを、準安定エピタキシャルSiGeベースが、膜増大の間その場で組み込まれるドーパントを含む、歪み結晶構造であるエピタキシャルリアクター内に増大し、ドーパントは特定の伝導性型を確立する目的のみのために添加される。第214号特許には、準安定SiGe膜層の緩和を避けるための、900度から950度の温度での短時間の熱アニールの方法が記載されている。
しかしながら、前述したこれらの参考文献に記載される、準安定SiGe膜を形成するための方法は、スリップ転位および貫通転位など、熱応力の弊害を非常に受けやすく、全ての弊害は膜の緩和に関連する。極めて準安定な膜において、アニール工程の間の極端に短い時間間隔で、短いアニールおよび/またはフラッシュアニール工程間の1秒の第1の濃度などの準安定度によって、緩和を発生させることができる。
したがって、SiGe HBTに対するアプリケーションのため、歪み補償の準安定SiGe層を増大しおよび統一する方法が必要とされる。かかる方法により、当業者は、例えば、装置最適化のため欠陥密度を制御および利用し、スリップまたは貫通転位の過剰な「ブリッジ」欠陥が起こることなく、極端に高いエネルギー帯オフセットならびに勾配(ΔE(0)およびΔE(勾配))を達成し、ならびに極端に準安定またはさらに不安定な性質のため、通常信頼性が低くおよび/または反復不可能な膜の大量製造を達成する方法を提供することができるはずである。
これらの改良により、Geの高濃度で提供される利点を実現するため、極めて準安定(またはさらに不安定)であったであろう膜を使用することができる。
発明の開示
本発明はその場で電子装置に添加してもよい、歪み補償の準安定および/または不安定化合物ベースを、例えば、SiGe NPN HNTの電子装置に、歪み補償原子種の置換型および/または侵入型配列により、擬似格子整合増大および統一するための方法である。該方法により、欠陥密度を制御し、ひいてはその結果少数キャリア寿命、ベース再結合電流、ベース電流および電流利得、ならびに絶縁破壊を制御することができる。加えて、歪み補償なしで可能である場合より大きなGe濃度を達成し、および歪み格子に適合する膜を維持する能力により、より大きなエネルギー帯オフセットを持つ装置を可能とし、それゆえ電流密度を一層改善し、したがってFおよびPmax数値を著しく改善することが可能となる。
本発明は、MOSアプリケーション、垂直薄膜トランジスタ(VTFT)、共鳴トンネルダイオード(RTD)、および種々のその他の電子装置型内の、歪みSiGe、歪みGe、および/または歪みSiを含む、種々のその他の電子装置型にある歪み層にも適用する。例えば、GaAs、InP、およびAlGaAsの、SiGe以外の化合物半導体から形成されるヘテロ接合およびヘテロ構造装置も、本願に記載する有益な工程に適しうる。置換および/または侵入的に組み込まれる歪み補償要素のいずれも、本願で提示する方法に修正可能である。
多くの場合、伝導性に有意には影響を与えない要素が、望ましい。したがって、Si、Ge、および/またはSiGeなどの歪み補償群IV半導体を使用する際、伝導性に影響を与えるのを避けるため、群II/IIIまたは群V/VI要素を避けるのが望ましい場合もある。しかしながら、これにより、歪み補償および伝導性の効果的変更を同時に行う二重目的のための、「伝導性変更」要素の使用が排除されることはない。
本願の例示的実施形態に記載の方法により製作される電子装置には、基板の第1の表面上に配置される化合物半導体膜を持つ基板を含む。化合物半導体膜が形成された後、使用されているゲルマニウム濃度および工程で採用される熱サイクルに対する、臨界厚hcを超えることにより、化合物半導体膜を準安定状態で蒸着する。置換型歪み補償原子種(例えば、炭素)を膜を増大する間にその場で添加し、残りの加工の間欠陥密度を制御し完全
な緩和を避ける。
発明の詳細な説明
歪み補償原子種は、添加の際、固有の値から結晶膜の格子パラメータを変更する種である。固有の格子パラメータは、歪み補償種を有しない膜または層の格子パラメータである。SiGeの歪み補償に対し、1つの歪み補償原子種は炭素である。置換型炭素の1つの原子百分率は、Geの8パーセントから10パーセントを補償する。加えて、炭素を、SiGeのおよそ2.5パーセントに置換することができるか、歪みに対し十分な炭素でGeの20から25パーセントを補償することができる。したがって、40パーセントを超えるGe水準を持つ、擬似格子整合の歪み補償の準安定および/または不安定膜が、電子装置の使用に対し可能となる(すなわち、4パーセントから5パーセントの炭素を使用する)。
例示的な一実施形態により、歪みの減少が提供されるにもかかわらず、SiまたはGeのどちらかより大きな格子定数を持つ歪み補償原子種を、意図的に歪みを増加させるように添加することも可能である。この歪み変形の型は、例えば、バンドギャップおよび/または格子工学のための道具と同様に適するであろう。欠陥工学でも歪み変形を有効に活用することが可能であろう。歪み変形も、「歪み補償膜」および隣接膜層のいずれにおいても、キャリア移動度を強化するのに役立つであろう。
本願に記載の方法は、準安定および/または不安定ベース層の意図的な増大、ならびに置換型および/または侵入型炭素の計算された組み込みの重要性により、SiGe HBTの形成のための以前の方法とは異なる。置換型および/または侵入型炭素の歪みにより、下流熱アニール工程を統一し、過剰な炭素拡散を防ぎ、歪み状態に膜を維持するとともに、HBTベース領域が歪み緩和を避けるように補正し、ICおよびF強化から電流利得を切り離すことができる。
図1を参照すると、HBTの歪み補償された準安定層を形成するのに使用される例示的膜スタック100は、基板101、エピタキシャル層103、基本シード層105、歪み補償の準安定SiGeベース領域107、基本キャップ層109、およびポリシリコンエミッタ層111を含む。当業者は、例えば、ポリSiGe、その他の材料をエミッタ層に採用してもよいことを認識するであろう。
特定の例示的実施形態では、基板101は、p‐型、20Ω‐cm<100>シリコンウェーハである。エピタキシャル層103は、LPCVDにより増大され、技術アプリケーションおよび絶縁破壊電圧およびコレクタ抵抗の要件によって、p‐型またはn‐型のいずれかであることができる。ヒ素および/または亜リン酸を、エピタキシャル層103および基板101に添加し、低い抵抗コレクタ領域を提供してもよい。ヒ素および亜リン酸を拡散させるかまたは埋め込んでもよい。埋め込む場合は、当業者は埋め込みのエネルギーおよび用量を、コレクタ抵抗、絶縁破壊電圧などに対する特定の技術要件によって決定しなくてはならないことを認識するであろう。当業者は、拡散またはLPCVD(現場添加)など、この領域への添加に、その他の方法を採用してもよいことも認識するであろう。
シリコン基板101の場合、増大に先立ち、シリコン増大表面を消毒し(典型的には、フッ化水素酸などの湿式化学による)、自然酸化および表面混入物のいずれをも除去しなければならない。基本シード層105、準安定ベース領域107、および基本キャップ層109は、同じLPCVD工程の間に製作してもよい。典型的には、500度から900度の範囲の温度を、各層のエピタキシャル増大に採用する。シラン(SiH)およびゲ
ルマン(GeH)が、シリコンおよびSiGe蒸着用の典型的な気体である。ジボラン(B)およびアルシン(AsH)は、共通のp‐型およびn‐型ドーパント源である。水素(H)を、キャリア気体として利用してもよいが、ヘリウムなどのその他の気体を使用してもよい。
別の特定の例示的実施形態では、基板101は、<100>p‐型シリコンウェーハであり、ホウ素がおよそ1015原子/cmの濃度にまで添加されている。あるいは、基板101は、例えば、n‐型シリコンウェーハ、またはp‐型またはn‐型伝導性のいずれかのシリコン‐ゲルマニウムの化合物半導体材料から成る基板でもありうる。基板101も、シリコン‐オン‐インシュレータ(SOI)またはシリコンゲルマニウム‐オン‐インシュレータであってもよい。エピタキシャル層103は、基本シード105に続き、0.3μmから2μmの間の厚さで配置する。エピ層は、典型的には、低添加領域として添加され、絶縁破壊電圧および/またはコレクタ抵抗を調整する。
本実施形態では、基本シード層105はシリコンから成り、エピタキシャルに10nmから100nmまでの範囲の厚さに増大されるが、非常に低いGe容量を持つシリコンゲルマニウムなど、半導体材料を採用してもよい。歪み保障された準安定SiGe層107を、臨界厚hを超える厚さに蒸着し、その後に、例えば、シリコンから成る基本キャップ層109が続く。臨界厚hは、準安定領域の上部および下部境界以内のGeの原子百分率に基づき決定される。この臨界厚の決定は、People/BeanおよびMatchew/Blakesleeの歴史的研究に基づいて行われ、当業者には既知である。
例として、図2では、20%のGeを持つに対し、準安定領域の底縁によって定義されるようなPeople/Bean曲線に従い、臨界厚hcは、およそ20nmであり、一方28%のGeを持つ膜はわずか9nmのhを有することを示す。したがって、20nm厚でもある、28%のGeを持つ完全な「歪み補償」膜を増大するためには、炭素を添加し、Geの格子パラメータおよび歪み補償炭素8%を減少させてもよい。20nmで28%のGe膜であるSiGe格子一面に1%の炭素を添加することで、歪みを20nmで20%のGe膜であるSiGe格子に近似する水準にまで減少する。しかしながら、当業者は、十分な炭素のみを、例えば、欠陥工学の目的のため0.5%の炭素を添加し、部分的に歪みを補償するのに十分な炭素のみを提供するのが、技術的に望ましい場合があることを認識するであろう。あるいは、2%の炭素を、熱加工の頑強性を加える目的のために添加してもよい。
加えて、準安定領域にしっかり備わっている膜を増大し、それから欠陥および/または格子工学に対し準安定性の一定の度合いを維持するため、部分的にのみ膜を補償することを望んでもよい。
当業者は、図2などのデータおよび図表は、近似値を提供することを意図されているが、Xrdロッキング曲線などの他の図表は、準安定の最適度合いが一定の膜構造および/または装置のために備わっている場所を決定する際、支援するのに必要であることを認識するであろう。図3を参照すれば、当業者は、シリコン先端および「SiGeハンプ」の間の独特な「端部リング」が、格子適合または歪み層を示すことを理解するであろう。
Xrdロッキング曲線内の縞模様の不足および/または「不鮮明さ」は、熱アニール周期に続く、膜の緩和(図4)を示す。当業者は、膜増大および下流熱処理にも引き続いて評価されるXrdロッキング曲線により、歪み補償工程および/または熱工程の調整に必要な情報が提供され、歪みまたは格子の緩和を避けることも理解するであろう。
特段の装置または技術に対し、歪み補償の許容水準を画定するため、電子装置を電気試
験にかけるなど、その他の実験方法を利用してもよい。この許容水準は、装置の電気パラメータ、特にHBT用のコレクタ電流、ベース電流、電流利得、および絶縁破壊電圧により決定される。その他の電気パラメータは、その他の装置型および/または技術に対し特徴づけられ、制御されていてもよい。
個々の工程は、実験方法で特徴付けられ、上記のような図表など、理論および経験に由来する図表により表されるように、安定/準安定/緩和領域に関し、どこにそれらの工程が備わっているかを決定しなくてはならない。この特徴付けには、特に炭素などの歪み補償種のドーパント拡散を取り除くため、Xrdロッキング曲線、装置の電気試験、およびSTMS(二次イオン質量分析法)などの手段による分析が必要であろう。
図表がない場合でも、Xrdロッキング曲線が、歪みを補償させる膜を発展するために必要である量的および質的データを提供することができ、8%から10%までのGeを補償する1%の炭素に対する「経験則」は、一般的に許容された指針である。準安定および/または不安定膜および/または装置には、膜形状、熱応力、および現代の理論的および経験的な一連の知識で明らかにされていない、物理的に誘発される応力(隣接する膜および構造)のような要因によっては、多かれ少なかれ炭素を必要とする場合があるものもある。したがって、本願で提供する指針は、準安定「歪み補償」膜および/または装置の発展を容易にし、改良された工程および装置を提供するためのシステムとして意図されている。指針により、バンドギャップ工学(すなわち、J、F、Fmax)および欠陥性および/または格子工学(すなわち、少数キャリア寿命工学、ベース再結合電流工学、ベース電流工学、電流利得工学、および絶縁破壊最適化)に対し、より大きな設計工学的柔軟性も提供する。
図1をさらに参照すると、この例示的実施形態では、ポリシリコンエミッタ層111は、0.05μmおよび0.03μmの間の厚さに蒸着されていてもよい、n‐型ポリシリコンから成る。しかしながら、ポリSiGeなどのその他の膜を採用してもよい。
炭素前駆体(例えば、メタン(CH)、またはアセチレン(C))を、歪み補償の準安定のSiGe層107の増大中に利用し、炭素を添加する。歪み補償の準安定のSiGe層107の形成のための前駆体には、例えば、炭素、シリコン、およびゲルマニウム化合物、それぞれに対し、メチルシラン(CHSiH)、シラン(SiH)、およびゲルマン(GeH)を含む。典型的には、水素(H)を層蒸着全てに対しキャリアガスとして採用する。歪み補償の準安定SiGe層107中央近くの薄い部分のドーパントを変更する、伝導性での現場添加により、p−型中立ベース領域を生成する。この中立ベース領域を2つのSiGeセットバックまたはスペーサ層(図示せず)の間に挟む。p‐型不純物は、ホウ素であることがあり、通例、ジボラン(B)前駆体と共に供給される。基本キャップ層109は、歪み補償された準安定SiGe層107の頂上で、エピタキシャルに増大する。基本キャップ層109(シリコン)は、歪み状態でSiGe層を維持する。キャップ層は、典型的には、0.05μmおよび0.1μmの間の厚さで増大する。当業者は、SiGe層内で歪みの平衡を維持し、必要に応じ厚さ調節することを認識するであろう。
歪み補償の準安定SiGe層107に関連するGeのプロファイルは、一般的に台形であるが、当業者は三角形、箱型、または屈曲を持つプロファイルなど、その他のGeプロファイルも可能であることを認識するだろう。例えば、ポリシリコンエミッタ層111は、その場でポリシリコンを添加されたn‐型であってもよい。アルシン(ASH)を、工程のためキャリアガスとして水素を採用する、n‐型ドーパント前駆体として使用してもよい。エミッタ層111は、単結晶、多結晶、非結晶、または単、多、非結晶構成の化合物材料であってもよい。特定の例示的実施形態では、SiGe蒸着温度は550度から
650度の範囲であるが、一般的に600度未満の温度が、1トルから100トルの加工圧力範囲の伴う高度な製作工程には好ましいことがある。900度まで、またはそれを超えるような高温でさえ、擬似格子整合SiGeを増大することは可能である。
本発明は例示的実施形態の観点で記載するが、当業者は、本願に記載の技術はその他の形の製作技術および装置に適応させることができると容易に悟るであろう。例えば、歪み補償技術は、FinFET、周辺ゲートFET、垂直薄膜トランジスタ(VTFT)、超段階接合、共鳴トンネルダイオード(RTD)、および光学通信用光導波路に適用することも可能である。したがって、歪み補償の準安定SiGe層107のプロファイル、厚さ、および濃度は、種々の必要性に順応するように選択することができる。準安定SiGe層107を、既定のドーパント型に対する拡散性の減少を誘発することができる、その他の要素でも歪み補償することも可能である。
また、工程段階および技術が詳細に記載されているが、当業者は、その他の技術および方法を利用してもよく、それらもまた添付の請求項の範囲の中に含まれることを認識するであろう。例えば、膜層を蒸着および添加するために使用される幾つかの技術がある(例えば、薬品気相蒸着、プラズマ化学気相成長法、分子線エピタキシー、原子層蒸着など)。全ての技術が、本願に記載の全ての膜型に対して適するわけではないが、当業者は、複数および代替の方法を、蒸着あるいは既定の層および/または膜型を形成する別の方法に利用してもよいことを認識するであろう。
さらに、半導体産業と関係する多くの産業では、歪み補償技術を利用することができるであろう。例えば、データ記憶産業の厚膜ヘッド(TFH)工程、平面表示パネル産業のアクティブマトリクス液晶画面(AMLCD)、または微少電気機械産業では、本願に記載の工程および技術を容易に利用することが可能であろう。したがって、用語「半導体」は、前述および関連産業を含むものとして認識されるべきである。そのため、図表および明細書は、限定の意味ではなく、むしろ例示的意味を持つものとしてみなされなくてはならない。
図1は、本発明に従ってHBT部分を形成するのに使用される膜スタックの例示的断面である。 図2は、Geの作用である臨界厚を表す曲線である。 図3は、歪み格子に適合する準安定SiGe膜のXrdロッキング曲線である。 図4は、熱アニール後の、図3のXrdロッキング曲線である。

Claims (32)

  1. 化合物半導体膜を製作するための方法であって、
    第一の表面を有する基板を提供するステップと、
    化合物半導体が準安定状態となるように、前記化合物半導体の高い濃度の第1の半導体材料を有する前記化合物半導体膜を、前記基板の前記第1の表面上に形成するステップと、
    前記化合物半導体膜に、歪み補償原子種を添加するステップと、
    を備える方法。
  2. 欠陥密度を制御し、バンドギャップまたは格子特性を強化するように、前記歪み補償種の濃度を選択するステップをさらに備える、請求項1に記載の方法。
  3. 前記化合物半導体が実質的にシリコンゲルマニウムから成る、請求項1に記載の方法。
  4. 前記化合物半導体の前記第1の半導体材料がゲルマニウムである、請求項3に記載の方法。
  5. 前記化合物半導体が実質的にリン化インジウムガリウムから成る、請求項1に記載の方法。
  6. 前記化合物半導体が実質的に炭化ケイ素から成る、請求項1に記載の方法。
  7. 前記化合物半導体が実質的にヒ化ガリウムから成る、請求項1に記載の方法。
  8. 前記化合物半導体が実質的にリン化インジウムから成る、請求項1に記載の方法。
  9. 前記化合物半導体が実質的にヒ化アルミニウムガリウムから成る、請求項1に記載の方法。
  10. 前記歪み補償種が炭素である、請求項1に記載の方法。
  11. 前記歪み補償種が、前記化合物半導体の格子歪みを減少させるように選択される、請求項1の方法。
  12. 前記歪み補償種が、前記化合物半導体の格子歪みを増加させるように選択される、請求項1に記載の方法。
  13. 前記化合物半導体膜に、前記歪み補償原子種で添加する前記ステップがその場で実行される、前記請求項1の方法。
  14. 前記歪み補償原子種がキャリア再結合を変更するように選択される、請求項1に記載の方法。
  15. 前記歪み補償原子種が伝導帯構造を変更するように選択される、請求項1に記載の方法。
  16. 前記歪み補償原子種が価電子帯構造を変更するように選択される、請求項1に記載の方法。
  17. 台形形状を有する前記第1の半導体材料をプロファイルするステップをさらに備える、請求項1に記載の方法。
  18. 三角形状を有する前記第1の半導体材料をプロファイルするステップをさらに備える、請求項1に記載の方法。
  19. 箱形状を有する前記第1の半導体材料をプロファイルするステップをさらに備える、請求項1に記載の方法。
  20. 曲線形状を有する前記第1の半導体材料をプロファイルするステップをさらに備える、請求項1に記載の方法。
  21. 前記化合物半導体を形成するステップは、500度から900度の範囲の温度で行われる、請求項1に記載の方法。
  22. 前記化合物半導体を形成するステップは、500度から600度未満の範囲の温度で行われる、請求項1に記載の方法。
  23. 臨界厚hを越えるまで前記化合物半導体膜を形成するステップをさらに備える、請求項1に記載の方法。
  24. 電子装置であって、
    基板と、
    前記基板の第1の表面上方に配置された化合物半導体膜であって、第1の半導体材料が準安定状態となるように、高濃度である前記第1の半導体材料を有する化合物半導体の化合物半導体膜と、
    前記化合物半導体に置換添加される歪み補償原子種と、
    を備える電子装置。
  25. 前記化合物半導体が実質的にシリコンゲルマニウムから成る、請求項24に記載の電子装置。
  26. 前記化合物半導体の前記第1の半導体材料がゲルマニウムである、請求項25に記載の電子装置。
  27. 前記歪み補償種が炭素である、請求項24に記載の電子装置。
  28. ヘテロ接合バイポーラトランジスタを製作するための方法であって、
    第1の表面を有する基板を提供するためのステップと、
    シリコンゲルマニウム膜が準安定状態となるように選択される前記シリコンゲルマニウム膜を前記基板の前記第1の表面上方に形成するステップと、
    前記化合物半導体膜に炭素を備える歪み補償原子種に添加するステップと、
    を備える方法。
  29. 台形の濃度プロファイル形状を有するように、前記第1の半導体材料を調節するステップをさらに備える、請求項28に記載の方法。
  30. 三角形の濃度プロファイル形状を有するように、前記第1の半導体材料を調節するステップをさらに備える、請求項28に記載の方法。
  31. 箱形の濃度プロファイル形状を有するように、前記第1の半導体材料を調節するステップをさらに備える、請求項28に記載の方法。
  32. 曲線の濃度プロファイル形状を有するように、前記第1の半導体材料を調節するステップをさらに備える、請求項28に記載の方法。
JP2008540379A 2005-11-07 2006-11-03 歪み補償の準安定化合物ベースヘテロ接合バイポーラトランジスタ Withdrawn JP2009521098A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/268,154 US20070102834A1 (en) 2005-11-07 2005-11-07 Strain-compensated metastable compound base heterojunction bipolar transistor
PCT/US2006/060555 WO2007056708A2 (en) 2005-11-07 2006-11-03 A strain-compensated metastable compound base heterojunction bipolar transistor

Publications (1)

Publication Number Publication Date
JP2009521098A true JP2009521098A (ja) 2009-05-28

Family

ID=38002926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008540379A Withdrawn JP2009521098A (ja) 2005-11-07 2006-11-03 歪み補償の準安定化合物ベースヘテロ接合バイポーラトランジスタ

Country Status (7)

Country Link
US (1) US20070102834A1 (ja)
EP (1) EP1949420A2 (ja)
JP (1) JP2009521098A (ja)
KR (1) KR20080075143A (ja)
CN (1) CN101506943A (ja)
TW (1) TW200802851A (ja)
WO (1) WO2007056708A2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8530934B2 (en) 2005-11-07 2013-09-10 Atmel Corporation Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
US7550758B2 (en) 2006-10-31 2009-06-23 Atmel Corporation Method for providing a nanoscale, high electron mobility transistor (HEMT) on insulator
US7553717B2 (en) * 2007-05-11 2009-06-30 Texas Instruments Incorporated Recess etch for epitaxial SiGe
US20090189159A1 (en) * 2008-01-28 2009-07-30 Atmel Corporation Gettering layer on substrate
SE1150065A1 (sv) * 2011-01-31 2012-07-17 Fairchild Semiconductor Bipolär transistor i kiselkarbid med övervuxen emitter
US9048108B2 (en) * 2012-05-22 2015-06-02 International Business Machines Corporation Integrated circuit with on chip planar diode and CMOS devices
US9385233B2 (en) * 2013-06-26 2016-07-05 Globalfoundries Inc. Bulk finFET with partial dielectric isolation featuring a punch-through stopping layer under the oxide
US9224865B2 (en) 2013-07-18 2015-12-29 Globalfoundries Inc. FinFET with insulator under channel
US9093496B2 (en) 2013-07-18 2015-07-28 Globalfoundries Inc. Process for faciltiating fin isolation schemes
US9716174B2 (en) 2013-07-18 2017-07-25 Globalfoundries Inc. Electrical isolation of FinFET active region by selective oxidation of sacrificial layer
US9349730B2 (en) 2013-07-18 2016-05-24 Globalfoundries Inc. Fin transformation process and isolation structures facilitating different Fin isolation schemes
US9105677B2 (en) 2013-10-22 2015-08-11 International Business Machines Corporation Base profile of self-aligned bipolar transistors for power amplifier applications

Family Cites Families (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4652183A (en) * 1979-02-16 1987-03-24 United Technologies Corporation Amorphous boron-carbon alloy tool bits and methods of making the same
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
US4908325A (en) * 1985-09-15 1990-03-13 Trw Inc. Method of making heterojunction transistors with wide band-gap stop etch layer
US4701423A (en) * 1985-12-20 1987-10-20 Ncr Corporation Totally self-aligned CMOS process
DE69032597T2 (de) * 1990-02-20 1999-03-25 Toshiba Kawasaki Kk Bipolartransistor mit Heteroübergang
US5155571A (en) * 1990-08-06 1992-10-13 The Regents Of The University Of California Complementary field effect transistors having strained superlattice structure
US5241214A (en) * 1991-04-29 1993-08-31 Massachusetts Institute Of Technology Oxides and nitrides of metastabale group iv alloys and nitrides of group iv elements and semiconductor devices formed thereof
JPH05175216A (ja) * 1991-12-24 1993-07-13 Rohm Co Ltd ヘテロ接合バイポーラトランジスタおよびその製法
US5331659A (en) * 1992-03-13 1994-07-19 Sony Corporation Optical semiconductor device
US5965931A (en) * 1993-04-19 1999-10-12 The Board Of Regents Of The University Of California Bipolar transistor having base region with coupled delta layers
US5453399A (en) * 1993-10-06 1995-09-26 Texas Instruments Incorporated Method of making semiconductor-on-insulator structure
US6639262B2 (en) * 1993-12-10 2003-10-28 Symetrix Corporation Metal oxide integrated circuit on silicon germanium substrate
US5466949A (en) * 1994-08-04 1995-11-14 Texas Instruments Incorporated Silicon oxide germanium resonant tunneling
US5804834A (en) * 1994-10-28 1998-09-08 Mitsubishi Chemical Corporation Semiconductor device having contact resistance reducing layer
EP0799495A4 (en) * 1994-11-10 1999-11-03 Lawrence Semiconductor Researc SILICON-GERMANIUM-CARBON COMPOSITIONS AND RELATED PROCESSES
KR0148599B1 (ko) * 1994-11-15 1998-12-01 양승택 유전체 박막상의 무결함 화합물 반도체 박막의 제조방법
US5856685A (en) * 1995-02-22 1999-01-05 Nec Corporation Heterojunction field effect transistor
US5620907A (en) * 1995-04-10 1997-04-15 Lucent Technologies Inc. Method for making a heterojunction bipolar transistor
DE19533313A1 (de) * 1995-09-08 1997-03-13 Max Planck Gesellschaft Halbleiterstruktur für einen Transistor
US6720627B1 (en) * 1995-10-04 2004-04-13 Sharp Kabushiki Kaisha Semiconductor device having junction depths for reducing short channel effect
US6399970B2 (en) * 1996-09-17 2002-06-04 Matsushita Electric Industrial Co., Ltd. FET having a Si/SiGeC heterojunction channel
US6800881B2 (en) * 1996-12-09 2004-10-05 Ihp Gmbh-Innovations For High Performance Microelectronics/Institut Fur Innovative Mikroelektronik Silicon-germanium hetero bipolar transistor with T-shaped implantation layer between emitter and emitter contact area
US5906951A (en) * 1997-04-30 1999-05-25 International Business Machines Corporation Strained Si/SiGe layers on insulator
US6107647A (en) * 1997-05-15 2000-08-22 Rohm Co. Ltd. Semiconductor AlGaInP light emitting device
US6107653A (en) * 1997-06-24 2000-08-22 Massachusetts Institute Of Technology Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization
JP2000349264A (ja) * 1998-12-04 2000-12-15 Canon Inc 半導体ウエハの製造方法、使用方法および利用方法
FR2795871B1 (fr) * 1999-07-01 2001-09-14 Picogiga Sa Transistor iii-v a heterojonction, notamment transistor a effet de champ hemt ou transistor bipolaire a heterojonction
US6744079B2 (en) * 2002-03-08 2004-06-01 International Business Machines Corporation Optimized blocking impurity placement for SiGe HBTs
US6165891A (en) * 1999-11-22 2000-12-26 Chartered Semiconductor Manufacturing Ltd. Damascene structure with reduced capacitance using a carbon nitride, boron nitride, or boron carbon nitride passivation layer, etch stop layer, and/or cap layer
JP2001189478A (ja) * 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体素子及びその製造方法
US6531369B1 (en) * 2000-03-01 2003-03-11 Applied Micro Circuits Corporation Heterojunction bipolar transistor (HBT) fabrication using a selectively deposited silicon germanium (SiGe)
TW483171B (en) * 2000-03-16 2002-04-11 Trw Inc Ultra high speed heterojunction bipolar transistor having a cantilevered base.
GB0010825D0 (en) * 2000-05-04 2000-06-28 Varintelligent Bvi Ltd Matrix driving schemes for cholesteric liquid crystal displays
US6362065B1 (en) * 2001-02-26 2002-03-26 Texas Instruments Incorporated Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer
US6563152B2 (en) * 2000-12-29 2003-05-13 Intel Corporation Technique to obtain high mobility channels in MOS transistors by forming a strain layer on an underside of a channel
US6939579B2 (en) * 2001-03-07 2005-09-06 Asm International N.V. ALD reactor and method with controlled wall temperature
US6750119B2 (en) * 2001-04-20 2004-06-15 International Business Machines Corporation Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US6593625B2 (en) * 2001-06-12 2003-07-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
US6855649B2 (en) * 2001-06-12 2005-02-15 International Business Machines Corporation Relaxed SiGe layers on Si or silicon-on-insulator substrates by ion implantation and thermal annealing
DE10141352A1 (de) * 2001-08-23 2003-06-05 Osram Opto Semiconductors Gmbh Verfahren zur Oberflächenbehandlung eines Halbleiters
JP4060580B2 (ja) * 2001-11-29 2008-03-12 株式会社ルネサステクノロジ ヘテロ接合バイポーラトランジスタ
US6670654B2 (en) * 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
US6656809B2 (en) * 2002-01-15 2003-12-02 International Business Machines Corporation Method to fabricate SiGe HBTs with controlled current gain and improved breakdown voltage characteristics
US6746902B2 (en) * 2002-01-31 2004-06-08 Sharp Laboratories Of America, Inc. Method to form relaxed sige layer with high ge content
US7226504B2 (en) * 2002-01-31 2007-06-05 Sharp Laboratories Of America, Inc. Method to form thick relaxed SiGe layer with trench structure
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
US7262429B2 (en) * 2002-04-26 2007-08-28 Taylor Geoff W Thz detection employing modulation doped quantum well device structures
US6586297B1 (en) * 2002-06-01 2003-07-01 Newport Fab, Llc Method for integrating a metastable base into a high-performance HBT and related structure
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
US7074623B2 (en) * 2002-06-07 2006-07-11 Amberwave Systems Corporation Methods of forming strained-semiconductor-on-insulator finFET device structures
US6841457B2 (en) * 2002-07-16 2005-01-11 International Business Machines Corporation Use of hydrogen implantation to improve material properties of silicon-germanium-on-insulator material made by thermal diffusion
US6992004B1 (en) * 2002-07-31 2006-01-31 Advanced Micro Devices, Inc. Implanted barrier layer to improve line reliability and method of forming same
US6927140B2 (en) * 2002-08-21 2005-08-09 Intel Corporation Method for fabricating a bipolar transistor base
EP1439570A1 (en) * 2003-01-14 2004-07-21 Interuniversitair Microelektronica Centrum ( Imec) SiGe strain relaxed buffer for high mobility devices and a method of fabricating it
US6982433B2 (en) * 2003-06-12 2006-01-03 Intel Corporation Gate-induced strain for MOS performance improvement
JP4322255B2 (ja) * 2003-08-05 2009-08-26 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6855963B1 (en) * 2003-08-29 2005-02-15 International Business Machines Corporation Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate
TWI228320B (en) * 2003-09-09 2005-02-21 Ind Tech Res Inst An avalanche photo-detector(APD) with high saturation power, high gain-bandwidth product
TWI222219B (en) * 2003-09-10 2004-10-11 Ind Tech Res Inst Semiconductor optical transistor
US6989322B2 (en) * 2003-11-25 2006-01-24 International Business Machines Corporation Method of forming ultra-thin silicidation-stop extensions in mosfet devices
US20060030093A1 (en) * 2004-08-06 2006-02-09 Da Zhang Strained semiconductor devices and method for forming at least a portion thereof
US7361943B2 (en) * 2005-04-19 2008-04-22 The Ohio State University Silicon-based backward diodes for zero-biased square law detection and detector arrays of same
US20070054460A1 (en) * 2005-06-23 2007-03-08 Atmel Corporation System and method for providing a nanoscale, highly selective, and thermally resilient silicon, germanium, or silicon-germanium etch-stop
US20080050883A1 (en) * 2006-08-25 2008-02-28 Atmel Corporation Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US20060292809A1 (en) * 2005-06-23 2006-12-28 Enicks Darwin G Method for growth and optimization of heterojunction bipolar transistor film stacks by remote injection
US7432184B2 (en) * 2005-08-26 2008-10-07 Applied Materials, Inc. Integrated PVD system using designated PVD chambers
US20070148890A1 (en) * 2005-12-27 2007-06-28 Enicks Darwin G Oxygen enhanced metastable silicon germanium film layer
US20070290193A1 (en) * 2006-01-18 2007-12-20 The Board Of Trustees Of The University Of Illinois Field effect transistor devices and methods
US20070262295A1 (en) * 2006-05-11 2007-11-15 Atmel Corporation A method for manipulation of oxygen within semiconductor materials
US7569913B2 (en) * 2006-10-26 2009-08-04 Atmel Corporation Boron etch-stop layer and methods related thereto

Also Published As

Publication number Publication date
WO2007056708A3 (en) 2009-05-07
EP1949420A2 (en) 2008-07-30
KR20080075143A (ko) 2008-08-14
WO2007056708A2 (en) 2007-05-18
CN101506943A (zh) 2009-08-12
US20070102834A1 (en) 2007-05-10
TW200802851A (en) 2008-01-01

Similar Documents

Publication Publication Date Title
JP2009521098A (ja) 歪み補償の準安定化合物ベースヘテロ接合バイポーラトランジスタ
US6426265B1 (en) Incorporation of carbon in silicon/silicon germanium epitaxial layer to enhance yield for Si-Ge bipolar technology
US6852602B2 (en) Semiconductor crystal film and method for preparation thereof
US6750119B2 (en) Epitaxial and polycrystalline growth of Si1-x-yGexCy and Si1-yCy alloy layers on Si by UHV-CVD
US20080050883A1 (en) Hetrojunction bipolar transistor (hbt) with periodic multilayer base
US9012308B2 (en) Integrated circuit structures containing a strain-compensated compound semiconductor layer and methods and systems related thereto
US20040150004A1 (en) Semiconductor device and method for fabricating the same
US6537369B1 (en) SiGeC semiconductor crystal and production method thereof
WO2007133949A1 (en) A method for manipulation of oxygen within semiconductor materials
US20070148890A1 (en) Oxygen enhanced metastable silicon germanium film layer
US7538004B2 (en) Method of fabrication for SiGe heterojunction bipolar transistor (HBT)
JP2003297844A (ja) 半導体装置,及び,半導体装置の製造方法
US8115196B2 (en) High performance SiGe:C HBT with phosphorous atomic layer doping
US20070102729A1 (en) Method and system for providing a heterojunction bipolar transistor having SiGe extensions
US7485538B1 (en) High performance SiGe HBT with arsenic atomic layer doping
EP2202784B1 (en) Method for manufacturing a junction
US20080142836A1 (en) Method for growth of alloy layers with compositional curvature in a semiconductor device
Takagi et al. Reduction of neutral base recombination in narrow band-gap SiGeC base heterojunction bipolar transistors
WO2004077570A1 (ja) バイポーラトランジスタおよび集積回路装置
WO2007000718A2 (en) Doping profile improvement of in-situ doped n-type emitters

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100105