JP2009520391A - マイクロコントローラを有する構成可能回路 - Google Patents

Abstract

マイクロコントローラを有する構成可能回路が、本明細書において記述される。マイクロコントローラは、構成可能回路の構成の制御を含む様々な機能を実行し得る。複数の構成可能機能と、複数の構成可能機能に結合された複数の構成可能相互接続とを含むアレイと、構成可能機能と構成可能相互接続との構成を制御する複数の命令を実行するために、アレイに結合されたマイクロコントローラと、命令の実行と関連付けられるワーキングデータを格納するために、マイクロコントローラと結合される格納装置とを備えている集積回路が開示される。

Description

本発明の実施形態は、集積回路の分野に関し、更に詳細には、構成可能集積回路に関する。

構成可能回路は、一般的には、集積回路であり、該集積回路は、複数の構成可能機能（すなわち、構成可能機能ブロック）を含む構成可能リソースのアレイと、構成可能機能に結合される複数の構成可能相互接続とを含む。利用されるときには、構成可能回路が一部のアプリケーションを実行し得るような特定の方法で、構成可能回路は構成される。構成可能回路の構成は、一般的には、一部の外部ソースから構成可能回路に提供される構成データに基づいている。構成可能回路に供給される構成データは、通常、構成可能機能を構成し、かつ、構成可能相互接続を構成するための情報をルーティングするデータを含む。

構成可能回路の例は、集積回路であり、該集積回路は、フィールドプログラム可能なゲートのアレイ（ＦＰＧＡ）を含み、該フィールドプログラム可能なゲートのアレイ（ＦＰＧＡ）は、ＦＰＧＡのサイズとＦＰＧＡのルーティング能力によって与えられる一定レベルの複雑さを下回ったままである任意のユーザアプリケーションを実行するために、フィールドにおいて構成され得る。システムの一部分として使用されるときには、ＦＰＧＡ回路のような構成可能回路は、一般的には、読み取り専用メモリ（ＲＯＭ）のような不揮発性メモリ（すなわち、構成メモリ）を伴っており、該不揮発性メモリは、構成可能メモリを構成するために使用される構成データを格納し得る。

かかる構成可能回路が作動されるときには、少なくとも２つの段階が存在する。第１には、構成可能回路が、構成メモリから構成データをロードし、第２には、構成可能回路が、構成可能回路がアプリケーションを実行し得るように、構成データに従って構成される。

本発明の実施形態は、添付の図面と共に、以下の詳細な記述によって容易に理解される。この記述を容易にするために、同様な参照番号は、同様な構造要素を示す。本発明の実施形態は、例によって例示されており、添付の図面における図に限定するものとしては例示されていない。

以下の詳細な記述において、本明細書の一部分を形成する添付の図面に参照が行われ、同様な数字は、全体を通して同様な部分を示し、図面においては、本発明が実施され得る実施形態が、例示によって示されている。他の実施形態が利用され得ることと、構造的または論理的な変更が、本発明の範囲を逸脱することなく、行われ得ることとが理解される。従って、以下の詳細な記述は、限定する意味で取られるべきではなく、本発明に従った実施形態の範囲は、添付の特許請求の範囲およびその均等物によって定義されるべきである。

様々な動作が、本発明の実施形態を理解することを助け得るように、複数の別々の動作として順番に記述され得るが、しかしながら、記述の順序は、これらの動作が順序に依存していることを暗示すると考えられるべきではない。

記述は、上／下、後／前、および上部／下部のような斜視に基づいた記述を使用し得る。かかる記述は、単に考察を容易にするために使用されているだけであり、本発明の実施形態の適用を制限することを意図されていない。

本発明の目的のために、語句「Ａ／Ｂ」は、ＡまたはＢを意味する。本発明の目的のために、語句「Ａおよび／またはＢ」は、「（Ａ）、（Ｂ）、または（ＡおよびＢ）」を意味する。本発明の目的のために、語句「Ａ、ＢおよびＣのうちの少なくとも１つ」は、「（Ａ）、（Ｂ）、（Ｃ）、（ＡおよびＢ）、（ＡおよびＣ）、（ＢおよびＣ）、または（Ａ、ＢおよびＣ）」を意味する。本発明の目的のために、語句「（Ａ）Ｂ」は、「（Ｂ）または（ＡＢ）」を意味しており、つまり、Ａは任意選択的な要素であることを意味している。

記述は、語句「様々な実施形態において」または「一部の実施形態において」を使用し得、該語句「様々な実施形態において」または「一部の実施形態において」は、同じ実施形態または異なる実施形態のうちの１つ以上を指し得る。さらに、本発明の実施形態に関して使用される場合、用語「備えている」、「含む」、「有する」などは、同義語である。

本発明の実施形態は、マイクロプロセッサを有する、構成可能回路のような集積回路を提供する。実施形態に関して、マイクロプロセッサに加えて集積回路が、複数の構成可能相互接続に結合された複数の構成可能機能を有するアレイを含み得る。一部の実施形態において、集積回路は、ＦＰＧＡを含む回路であり得る。マイクロコントローラは、構成可能機能と構成可能相互接続との構成を制御する複数の命令を実行するために、アレイに結合され得、格納装置は、命令の実行と関連付けられたワーキングデータを格納するために、マイクロコントローラに結合され得る。

本発明の様々な局面を理解するために、従来の構成可能回路を含む従来のシステムの簡潔な記述が、最初に記述される。図１は、システム１００の単純化された記述であり、該システム１００は、不揮発性メモリ（例えば、ＲＯＭ）のような構成メモリ１０２と、従来の構成可能回路１０４とを含み、該構成メモリ１０２と該従来の構成可能回路１０４とは、示されるように結合されている。かかるシステム１００において、構成メモリ１０２は、従来の構成可能回路１０４に構成データを提供する。構成可能回路１０４は、複数の構成可能機能１０６と複数の構成可能相互接続１０８とを備えているアレイを含み、該複数の構成可能機能１０６と該複数の構成可能相互接続１０８とは、示されるように結合されている。構成可能機能１０６は、一般的には、プログラム可能なゲートを含み、構成可能相互接続は、一般的には、ワイヤと、例えば、クロスバーデバイスを含むスイッチとのフログラム可能なネットワークを含む。

描かれているように、かかるシステム１００は、構成可能回路１０４と、構成可能回路１０４がその一部分であるシステム１００とが、最適に実行することを妨げ得る多数の課題を生じ得る。例えば、構成可能回路１０４に提供される構成データは、一部の場合において、構成可能回路１０４を損傷し得る構成をもたらし得る。これは、例えば、コンフリクトの結果としてのものであり得、構成可能回路１０４は、１つだけのドライバが作動されるように構成されるように設計されたが、該コンフリクトは、同一のワイヤを複数のコンフリクト値にするように構成されたいくつかの構成可能ドライバの間で同時に生じ得る。

生じ得る第２の課題は、構成可能回路１０４にロードされる構成データは、一般的には、最終的に承認されたビットの形式であり得、該最終的に承認されたビットの形式は、構成可能機能１０６と構成可能相互接続１０８とによって直接的に読み取られ得ることにより、それら自体を構成するので、集積回路の技術が改良され続け、段々多くの構成可能機能１０６と構成可能相互接続１０８とが構成可能回路１０４に含まれると、構成可能メモリ１０２は、一般的には、かかるデータを格納するために非常に大きくならなければならないことである。

生じ得る第３の課題は、構成可能回路１０４に提供される構成データが、構成可能回路１０４を適切に構成するためには幾分適していない場合に生じることである。つまり、一部の場合において、構成可能メモリ１０２によって提供される構成データは、特定のアレイのサイズおよび構造のような特定の特性を有する特定の構成可能回路に対して最初に作り出され、および／または特定の特性を有する要素（例えば、構成可能機能および構成可能相互接続）を有する構成可能回路に対して最初に作り出され得る。例えば、構成可能回路１０４の製造者にとって、様々な特性を有する構成可能回路のいくつかの異なるバージョンを作ることが、一般的である。次に、設計者は、例えば、システムに含まれるこれらの構成可能回路を製造者から購入し、構成可能回路と、構成された回路において実行されるアプリケーションとを構成するために必要とされる構成データをさらに提供する。残念ながら、設計者によって提供される構成データは、製造者によって提供される構成可能回路の１つまたは一部の異なるバージョンと互換性がないことがあり得る。

従来の構成可能回路１０４を用いて生じ得る第４の課題は、従来の構成可能回路１０４は、構成可能回路１０４に存在し得る不完全な要素を避けて働くことができないことがあり得ることである。すなわち、構成可能回路１０４の構成可能機能１０６および／または構成可能相互接続１０８のうちの１つ以上が、不完全である場合、構成可能回路１０４が余分な要素を有する場合であっても、構成可能回路１０４が、自身で、かかる問題に対処する方法がないことがあり得る。これらは、図１に描かれたもののような従来の構成可能回路と関連付けられ得る課題のうちのほんの一部である。

様々な実施形態に従って、マイクロコントローラを有する構成可能集積回路が提供される。実施形態に対して、構成可能集積回路は、構成可能機能と構成可能相互接続とのアレイを含み得る。マイクロコントローラは、構成可能集積回路（本明細書においては「構成可能回路」）に含まれる構成可能機能と構成可能相互接続との構成の制御を含む様々な機能を実行することができ得る。一部の実施形態において、マイクロコントローラは、構成可能回路が、構成可能回路の構成の結果として損傷されないことを確実にし得る。

一部の実施形態において、マイクロコントローラは、構成可能回路に存在する特定の要素に関して構成可能回路に提供される構成データを特殊化し得る。これは、これらの実施形態に対して、マイクロコントローラが構成データを適合または特殊化し得ることを意味しており、該構成データは、構成可能回路に含まれるアレイのタイプとサイズとを含む構成可能回路の特定の特性、および／または構成可能回路の要素（例えば、構成可能機能および構成可能相互接続）の特定の特性を考慮に入れて、構成可能回路によって受信されることを意味する。

一部の実施形態において、マイクロコントローラは、構成データに含まれるルーティング情報を最終的に承認することによって、構成可能回路に存在し得る不完全な要素を克服することをさらに容易にし得、該構成データは、回路上で実行されるアプリケーションのタイミングが乱されないことを確実にするために、アレイのタイミング特性を考慮に入れながら、構成可能回路にロードされる。一部の実施形態において、マイクロコントローラは、構成データがロードされる前または後の組み込み自己検査（ＢＩＳＴ）を容易にし得る。他のタイプの機能が、様々な他の実施形態において、マイクロコントローラによってさらに実行され得る。

図２は、一部の実施形態に従った、マイクロコントローラを有する構成可能回路を描いている。実施形態に対して、構成可能回路２００は、複数の構成可能機能２０４および複数の構成可能機能２０４に結合された複数の構成可能相互接続２０６を含むアレイ２０２と、マイクロコントローラ２０８と、格納装置２１０と、読み取り専用メモリ（ＲＯＭ）２１２と、命令キャッシュ２１４とを含み得、該アレイ２０２と、該マイクロコントローラ２０８と、該格納装置２１０と、該読み取り専用メモリ（ＲＯＭ）２１２と、該命令キャッシュ２１４とは、示されるように結合されている。構成可能回路２００は、構成可能回路２００の外部の１つ以上のデバイス２２２と結合されるように適合された入力／出力（Ｉ／Ｏ）インターフェース２１６をさらに含み得る。Ｉ／Ｏインターフェース２１６は、少なくとも、入力データライン２１８に対するデータポートと、アドレスライン２２０に対する出力アドレスポートとをさらに含み得る。

一部の実施形態において、外部デバイス２２２は、命令および／または構成データを構成可能回路２００に提供し得る。外部デバイス２２２によって提供される命令は、マイクロコントローラ２０８によって実行されるときには、例えば、構成可能回路２００の構成を含む様々な機能の実行を容易にし得る。外部デバイス２２２によって提供される構成データは、少なくとも部分的には、構成可能機能２０４と構成可能相互接続２０６とを構成するために使用され得る。

Ｉ／Ｏインターフェース２１６は、データポートとアドレスポートとだけを有するように先に記述されたが、Ｉ／Ｏインターフェース２１６は、１つ以上の命令またはプログラミングのポートを含む他のポートをさらに含み得ることを留意されたい。代替の実施形態において、格納装置２１０、ＲＯＭ２１２、および命令キャッシュ２１４のようなコンポーネントのうちの１つ以上が存在しないことがあり得るが、他のまたは同じ実施形態において、追加のコンポーネントが、構成可能回路２００に含まれ得ることにさらに留意されたい。

先に簡潔に述べられたように、構成可能機能２０４と構成可能相互接続２０６とは、少なくとも部分的には、外部デバイス２２２によって供給される構成データに基づいて構成され得る。一部の実施形態において、外部デバイス２２２によって提供される構成データは、構成可能機能２０４と構成可能相互接続２０６との特定の要素に関して、構成可能回路２００を適切に構成するために充分には特殊化されていない記号の形式であり得る。これらの実施形態に対して、構成データは、以下でさらに詳細に考察されるように、マイクロコントローラ２０８を使用して特殊化され得る。さらに別の実施形態または同じ実施形態において、外部デバイス２２２は、構成可能回路２００の構成を容易にする命令を構成可能回路２００に提供し得る。様々な実施形態において、外部デバイス２２２は、構成データおよび／または命令を格納するために、ＲＯＭのような不揮発性メモリを含み得る。

本発明の実施形態に従って、マイクロコントローラ２０８は、構成可能機能２０４と構成可能相互接続２０６との構成を制御する複数の命令を実行し得る。一部の実施形態において、命令は、外部デバイス２２２によって供給され得る。あるいは、命令または命令のサブセットは、ＲＯＭ２１２のような内部メモリに格納され得る。マイクロコントローラ２０８は、少なくとも部分的には、アレイ２０２の要素を構成するために使用され、かつ、命令に基づいて構成データを処理するために使用される構成データをさらに受信し得る。命令は、以下で考察されるように、マイクロコントローラ２０８が、構成が構成可能回路２００を損傷するか否かを決定するような様々な他の機能を実行することをさらに容易にし得るか、またはアレイ２０２および／またはアレイ２０２の要素の特定の特性を説明するために、構成データを特殊化することをさらに容易にし得る。

様々な実施形態において、マイクロコントローラ２０８は、命令を検索するために外部デバイス２２２にアクセスし得る。これらの実施形態に対して、外部デバイス２２２は、先記述されたように、ＲＯＭのような不揮発性メモリを含み得、外部デバイス２２２のアクセスは、外部デバイス２２２にアドレスを提供することによって達成され得る。一部の実施形態において、描かれてはいないが、集積回路２００は、命令キャッシュ２１４およびＩ／Ｏインターフェース２１６に結合された回路を含むことにより、Ｉ／Ｏインターフェース２１６に結合され得る外部デバイス２２２から命令キャッシュ２１４に、マイクロコントローラ２０８によって実行される命令のサブセットを逐次的に取り出し得る。

マイクロコントローラ２０８によって実行され得る命令は、先に簡潔に述べられたように、様々な機能を実行し得る。例えば、一部の実施形態において、命令は、マイクロコントローラ２０８において実行されたときには、構成可能機能２０４と構成可能相互接続２０６との構成が無害であるか否かを決定し得る。一部の場合においては、構成可能回路２００の特定の構造と、構成可能回路２００が特定の方法で構成されたときには、ドライバ間で生じ得るコンフリクトとにより、この構成は構成可能回路２００にとって有害であり得る。

一部の実施形態において、命令は、マイクロコントローラ２０８において実行されるときには、構成可能回路２００を構成するために使用される構成データを特殊化するように設計され得る。これらの実施形態に対して、例えば、外部デバイス２２２によって提供される構成データは、構成可能機能２０４と構成可能相互接続２０６との特定の要素に関して充分には特殊化されていない記号の形式であり得る。命令は、マイクロコントローラ２０８によって実行されるときには、受信された構成データを処理し、そして、応答において、構成される構成可能な機能２０４と構成可能相互接続２０６との特定の要素に関して充分に特殊化された構成データを生成し得る。つまり、受信された構成データを変換または特殊化することによって、結果としての構成データは、構成可能回路のアレイおよび／または構成可能な回路のアレイの要素の特定の特性に対して特に適応し得る。

一部の実施形態において、命令は、マイクロコントローラ２０８を使用して実行されたときには、アレイ２０２内のあらゆる不完全な要素の存在を決定するように設計されており、なんらかの不完全な要素が見つけられたときには、不完全な構成可能機能と取り替えるために、利用可能な余分な構成可能機能を使用して、および／または不完全な構成可能相互接続と取り替えるために、利用可能な余分な構成可能相互接続を使用して、アレイ２０２の所望の構成をトランスペアレントに実施するように設計されている。命令に基づいて、マイクロコントローラ２０８は、構成可能リソースおよび／または構成可能相互接続のうちの余分なものが、不完全なものと取り替えるために利用されることを可能にするように、受信された構成データをトランスペアレントに適合し得る。

描かれているように、格納装置２１０は、マイクロコントローラ２０８に結合され得、格納装置２１０は、マイクロコントローラ２０８による命令の実行と関連付けられ得るワーキングデータを格納するように適合されている。一部の実施形態において、ワーキングデータは、マイクロコントローラ２０８が、それの様々な機能を実行するときに、マイクロコントローラ２０８によって生成および／または処理される一次的なデータであり得る。命令キャッシュ２１４は、さらに、マイクロコントローラ２０８に結合され得ることにより、外部デバイス２２２から受信された命令の少なくともサブセットをキャッシュする。一部の実施形態において、命令キャッシュ２１４の存在は、外部デバイス２２２からの高帯域幅の接続に対する必要性を排除し得る。

様々な実施形態において、ＲＯＭ２１２は、先に記述された様々な機能または他の機能を実行する際にマイクロコントローラ２０８を支援する命令および／またはデータを格納し得る。例えば、一部の実施形態において、ＲＯＭ２１２は、アレイ２０２の構成を制御するために使用される命令および／またはデータの全てまたは一部を格納し得る。これらは、集積回路２００の構成が、集積回路２００にとって無害であるか否かを決定するための命令および／または包括的なデータを含み得る。一部の実施形態において、ＲＯＭ２１２に格納されたデータは、アレイ２０２とアレイ２０２の要素の特性を規定または記述する回路データであり得る。これらは、例えば、アレイ２０２のサイズおよび構造と、構成可能機能２０４および構成可能相互接続２０６の個々の特性とを含み得る。一部の実施形態において、外部デバイス２２２から受信された命令またはデータが損傷されていないことを確実にするために、検査合計などの一部の確認が行われると、ＲＯＭ２１２は、マイクロコントローラ２０８が内部のセーフコードに基づいて起動して外部コードに飛ぶことを可能にするためのデータ（および／または命令）を格納し得る。

図３は、様々な実施形態に従った、マイクロコントローラを有する構成可能回路を描いている。実施形態に対して、図２の構成可能回路２００と同様に、構成可能回路３００は、複数の構成可能機能２０４および複数の構成可能相互接続２０６を含むアレイ２０２と、マイクロコントローラ２０８と、格納装置２１０と、読み取り専用メモリ（ＲＯＭ）２１２とを含み得、該アレイ２０２と、該マイクロコントローラ２０８と、該格納装置２１０と、該読み取り専用メモリ（ＲＯＭ）２１２とは、示されるように結合されている。構成可能回路３００は、さらに、構成可能回路３００の外部のデバイス２２２と結合されるように適合された入力／出力（Ｉ／Ｏ）インターフェース３０６を含み得る。これらのコンポーネントの全てが、図２の実施形態に対して記述されたものと同様の役割を果たし得る。しかしながら、図２に描かれた構成可能回路２００とは異なり、構成可能回路３００は、さらに、移送コントローラ回路網３０４を含み、命令キャッシュ２１４の代わりに、命令メモリ３０２を含み、そしてＩ／Ｏインターフェース３０６を通る出力アドレスラインを含まないことがあり得る。

様々な実施形態において、外部デバイス２２２が、例えば、ビットストリームの中でデータおよび／または命令を提供するときに、構成可能回路３００は、特に適しており、該ビットストリームは、アドレスを用いてマイクロコントローラ２０８によって制御され得ない。これらの実施形態に対して、移送コントローラ回路網３０４は、外部デバイス２２２から受信されたデータおよび／または命令を命令メモリ３０２にコピーすることが可能であり得、それにより、外部デバイス２２２からのデータ（または命令）は、いくつかの工程において、一度に１ブロックのデータを処理され得、外部デバイス２２２によって提供されるデータおよび／または命令の全てを保持するために充分な大きさである内部メモリを提供することを不必要にする。一部の実施形態において、ＲＯＭ２１２が存在しないことがあり得、マイクロコントローラが最初の命令を実行する前に、命令メモリ３０２は、外部デバイス２２２から直接的にロードされ得る。

特定の実施形態が、好適な実施形態の記述の目的で、本明細書において例示され、かつ、記述されてきたが、同じ目的を達成するために計算された多種多様な代替案および／または均等な実施形態または実装が、本発明の範囲を逸脱することなく示されたおよび記述された実施形態と取り替えられ得ることが当業者には理解される。本発明に従った実施形態は、非常に多種多様な方法で実装され得ることを、当業者は容易に理解する。この出願は、本明細書において記述された実施形態のあらゆる適合または変化形とを包含するように意図されている。従って、本発明に従った実施形態は、特許請求の範囲とその均等物とによってのみ限定されることが明白に意図されている。

図１は、従来の構成可能回路を含むシステムを例示する。 図２は、本発明の様々な実施形態に従った、マイクロコントローラを有する構成可能回路を例示する。 図３は、本発明の様々な実施形態に従った、マイクロコントローラを有する別の構成可能回路を例示する。

Claims (14)

1. 集積回路であって、
   複数の構成可能機能と、該複数の構成可能機能に結合された複数の構成可能相互接続とを含むアレイと、
   該構成可能機能と該構成可能相互接続との構成を制御する複数の命令を実行するために、該アレイに結合されたマイクロコントローラと、
   該命令の実行と関連付けられたワーキングデータを格納するために、該マイクロコントローラと結合される格納装置と
   を備えている、集積回路。
2. 前記集積回路は、該集積回路に対する前記命令を有する外部デバイスを結合する入力／出力インターフェースをさらに備え、前記マイクロコントローラは、命令を検索するために該外部デバイスにアクセスする、請求項１に記載の集積回路。
3. 前記命令の少なくともサブセットをキャッシュするために、前記マイクロコントローラに結合された命令キャッシュをさらに備えている、請求項１または請求項２のうちのいずれか１項に記載の集積回路。
4. 前記集積回路は、該集積回路の外部のデバイスに該集積回路を結合する入力／出力インターフェースと、該入力／出力インターフェースに結合された該外部デバイスから前記命令キャッシュに、前記命令のサブセットを逐次的に取り出すために、該命令キャッシュと該入力／出力インターフェースに結合された回路とをさらに備えている、請求項１〜請求項３のうちのいずれか１項に記載の集積回路。
5. 前記マイクロコントローラに結合された読み取り専用メモリをさらに備えており、該読み取り専用メモリは、その中に前記命令を格納している、請求項１〜請求項４のうちのいずれか１項に記載の集積回路。
6. 前記マイクロコントローラに結合された読み取り専用メモリをさらに備えており、該読み取り専用メモリは、前記構成の制御と関連付けられるデータを有する、請求項１〜請求項５のうちのいずれか１項に記載の集積回路。
7. 前記データは、構成が前記集積回路にとって無害であるか否かを決定する包括的なデータを備えている、請求項６に記載の集積回路。
8. 前記データは、前記集積回路の特性を記述する回路データを含む、請求項６に記載の集積回路。
9. 前記命令は、構成が前記集積回路にとって有害であるか否かを決定するように設計されている、請求項５に記載の集積回路。
10. 前記命令は、構成可能機能と構成可能相互接続との構成を記号の形式で規定するが、充分には特殊化されていない受信された構成データを処理し、そして、応答において、構成される構成可能な機能と構成可能相互接続との特定の要素に関して充分に特殊化された構成データを生成するように設計されている、請求項１〜請求項９のうちのいずれか１項に記載の集積回路。
11. 前記命令は、不完全な要素が存在する場合には、前記構成可能機能および前記構成可能相互接続の中の不完全な要素の存在を決定するように設計されており、かつ、該構成可能機能のうちの決定された不完全なものを取り替えるために、利用可能な余分な構成可能機能を使用して、および／または該構成可能相互接続のうちの決定された不完全なものを取り替えるために、利用可能な余分な構成可能相互接続を使用して、所望の構成をトランスペアレントに実施するように設計されている、請求項１〜請求項１０のうちのいずれか１項に記載の集積回路。
12. 集積回路において構成可能リソースを構成するために、構成可能集積回路の構成データによって受信することと、
    該構成可能集積回路のマイクロコントローラによって、該構成データによって規定された構成が、該集積回路にとって有害であるか否かを決定することと
    を包含する、方法。
13. 集積回路において構成可能リソースを構成するために、構成可能集積回路の構成データによって受信することであって、該構成データは、記号の形式であり、かつ、構成される該構成可能リソースの特定の要素に関して充分には特殊化されていない、ことと、
    構成される該構成可能リソースの特定の要素に関して充分に特殊化されるように、該構成データを変換するために、該構成可能集積回路のマイクロコントローラによって該構成データを処理することと
    を包含する、方法。
14. 集積回路において構成可能リソースを構成するために、構成可能集積回路の構成データによって受信することと、
    該構成可能リソースのうちの余分なものが、前記構成可能リソースのうちの不完全なものを取り替えるために利用されることを可能にするように、該構成可能集積回路のマイクロコントローラによって、該構成データをトランスペアレントに適合することと
    を包含する、方法。

Images