KR101551045B1 - 요소 이용을 위한 상태 그룹화 - Google Patents

요소 이용을 위한 상태 그룹화 Download PDF

Info

Publication number
KR101551045B1
KR101551045B1 KR1020137021925A KR20137021925A KR101551045B1 KR 101551045 B1 KR101551045 B1 KR 101551045B1 KR 1020137021925 A KR1020137021925 A KR 1020137021925A KR 20137021925 A KR20137021925 A KR 20137021925A KR 101551045 B1 KR101551045 B1 KR 101551045B1
Authority
KR
South Korea
Prior art keywords
state
automaton
states
instance
netlist
Prior art date
Application number
KR1020137021925A
Other languages
English (en)
Other versions
KR20140005258A (ko
Inventor
준주안 수
폴 글렌덴닝
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20140005258A publication Critical patent/KR20140005258A/ko
Application granted granted Critical
Publication of KR101551045B1 publication Critical patent/KR101551045B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G06F8/44—Encoding
    • G06F8/447—Target code generation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/31—Design entry, e.g. editors specifically adapted for circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/323—Translation or migration, e.g. logic to logic, hardware description language [HDL] translation or netlist translation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/327—Logic synthesis; Behaviour synthesis, e.g. mapping logic, HDL to netlist, high-level language to RTL or netlist
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/448—Execution paradigms, e.g. implementations of programming paradigms
    • G06F9/4498—Finite state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Devices For Executing Special Programs (AREA)
  • Logic Circuits (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Multi Processors (AREA)
  • Stored Programmes (AREA)

Abstract

소스 코드로부터 병렬 기계를 프로그래밍하도록 구성된 이미지를 생성하는 시스템 및 방법의 실시형태가 개시된다. 하나의 이러한 병렬 기계는 쌍으로 그룹화된 복수의 상태 기계 요소(SME)를 포함하며, 쌍으로 된 SME는 공통 출력을 구비한다. 하나의 이러한 방법은 소스 코드를 복수의 상호연결된 상태를 포함하는 오토마톤으로 변환하는 단계; 및 상기 오토마톤을 상기 오토마톤의 상태에 대응하는 인스턴스를 포함하는 네트리스트로 변환하는 단계를 포함하며, 상기 변환하는 단계는 쌍으로 된 SME가 공통 출력을 가지는 것에 기초하여 SME 쌍에 대응하는 상태를 쌍으로 형성하는 단계를 포함한다. 네트리스트는 이미지로 변환되고 발행될 수 있다.

Description

요소 이용을 위한 상태 그룹화{STATE GROUPING FOR ELEMENT UTILIZATION}
우선권의 주장
본 특허 출원은 미국 가특허 출원 제61/436,075호(출원일: 2011년 1월 25일, 발명의 명칭: "STATE GROUPING FOR ELEMENT UTILIZATION")의 우선권의 이익을 주장하며, 이 기초 출원은 그의 전체 내용이 본 명세서에 참조로 병합된다.
병렬 기계(parallel machine)용 컴파일러는 병렬 기계를 구성(configuring)(예를 들어, 프로그래밍)하기 위해 소스 코드(source code)를 기계 코드(machine code)(예를 들어, 이미지)로 변환한다. 기계 코드는 병렬 기계에 유한 상태 기계(finite state machine)를 구현한다. 소스 코드를 기계 코드로 변환하는 공정의 하나의 단계는 네트리스트(netlist)를 형성하는 것을 포함한다. 네트리스트는 병렬 기계의 하드웨어 요소(hardware element)들의 인스턴스(instance)들 사이의 연결성을 기술한다. 네트리스트는 하드웨어 요소들이 소스 코드의 기능을 구현하도록 하드웨어 요소들 사이에 연결성을 기술할 수 있다.
도 1은 본 발명의 여러 실시형태에 따라 병렬 기계의 일례를 도시한 도면;
도 2는 본 발명의 여러 실시형태에 따라 유한 상태 기계로 구현된 도 1의 병렬 기계의 일례를 도시한 도면;
도 3은 본 발명의 여러 실시형태에 따라 도 2의 유한 상태 기계 엔진의 블록의 일례를 도시한 도면;
도 4는 본 발명의 여러 실시형태에 따라 도 3의 블록의 행(row)의 일례를 도시한 도면;
도 5는 본 발명의 여러 실시형태에 따라 도 4의 2개의 행 그룹의 일례를 도시한 도면;
도 6은 본 발명의 여러 실시형태에 따라 도 1의 병렬 기계를 프로그래밍하도록 구성된 이미지로 소스 코드를 변환하는 컴파일러를 위한 방법의 일례를 도시한 도면;
도 7a 및 도 7b는 본 발명의 여러 실시형태에 따른 예시적인 오토마톤(automaton)을 도시한 도면;
도 8a 및 도 8b는 본 발명의 여러 실시형태에 따른 예시적인 네트리스트를 도시한 도면;
도 9는 본 발명의 여러 실시형태에 따라 도 6의 컴파일러를 실시하는 예시적인 컴퓨터를 도시한 도면.
이하 상세한 설명과 도면은 이 기술 분야에 통상의 지식을 가진 자로 하여금 본 발명을 실시할 수 있게 하는 특정 실시형태를 충분히 예시한다. 다른 실시형태는 구조적, 논리적, 전기적 공정, 및 다른 변화를 포함할 수 있다. 일부 실시형태의 부분과 특징은 다른 실시형태의 것에 포함되거나 이를 대체할 수 있다. 청구범위에 제시된 실시형태는 이 청구범위의 모든 이용가능한 균등물을 포함한다.
본 문서는 특히 병렬 기계의 물리적 설계에 기초한 네트리스트를 생성하는 컴파일러를 기술한다. 일례에서, 병렬 기계의 물리적 설계는 병렬 기계의 상태 기계 요소들 사이에 연결 제한(connectivity limitation)을 포함할 수 있다. 예를 들어, 병렬 기계에서 상태 기계 요소는 공통 출력을 공유하는 쌍으로 그룹화될 수 있다. 따라서, 컴파일러는 SME의 쌍이 공통 출력을 공유하는 물리적 설계에 기초하여 네트리스트를 생성할 수 있다.
도 1은 예시적인 병렬 기계(100)를 도시한다. 병렬 기계(100)는 입력 데이터를 수신하고 이 입력 데이터에 기초하여 출력을 제공할 수 있다. 병렬 기계(100)는 입력 데이터를 수신하는 데이터 입력 포트(110)와, 출력을 다른 디바이스에 제공하는 출력 포트(114)를 포함할 수 있다. 데이터 입력 포트(110)는 병렬 기계(100)에 입력될 데이터를 위한 인터페이스를 제공한다.
병렬 기계(100)는 일반 목적 요소(general purpose element)(102)와 특수 목적 요소(special purpose element)(112)를 포함하는 복수의 프로그래밍 가능한 요소를 포함한다. 일반 목적 요소(102)는 하나 이상의 입력(104)과 하나 이상의 출력(106)을 포함할 수 있다. 일반 목적 요소(102)는 복수의 상태 중 하나로 프로그래밍될 수 있다. 일반 목적 요소(102)의 상태는 일반 목적 요소(102)의 출력(들)이 주어진 입력(들)에 기초하여 제공할 수 있는 것을 결정한다. 즉, 일반 목적 요소(102)의 상태는 프로그래밍가능한 요소가 주어진 입력에 기초하여 반응할 수 있는 방법을 결정한다. 데이터 입력 포트(110)에의 데이터 입력은 복수의 일반 목적 요소(102)에 제공되어 일반 목적 요소(102)로 하여금 이에 동작을 취하도록 할 수 있다. 일반 목적 요소(102)의 예로는 아래에서 상술된 상태 기계 요소(state machine element: SME)와 구성가능한 논리 블록을 포함할 수 있다. 일례에서, SME는 주어진 입력이 데이터 입력 포트(110)에 수신될 때 특정 출력(예를 들어, 하이(high) 또는 "1" 신호)을 제공하도록 주어진 상태로 설정될 수 있다. 주어진 입력과는 다른 입력이 데이터 입력 포트(110)에 수신될 때 SME는 상이한 출력(예를 들어, 로우(low) 또는 "0" 신호)을 제공할 수 있다. 일례에서, 구성가능한 논리 블록은 데이터 입력 포트(110)에 수신된 입력에 기초하여 부울리안 논리 함수(Boolean logic function)(예를 들어, AND, OR, NOR 등)을 수행하도록 설정될 수 있다.
병렬 기계(100)는 병렬 기계(100)에 프로그램(예를 들어, 이미지)을 로딩하기 위해 프로그래밍 인터페이스(111)를 더 포함할 수 있다. 이미지는 일반 목적 요소(102)의 상태를 프로그래밍(예를 들어, 설정)할 수 있다. 즉, 이미지는 주어진 입력에 특정 방법으로 반응하도록 일반 목적 요소(102)를 구성할 수 있다. 예를 들어, 일반 목적 요소(102)는 데이터 입력 포트(110)에 문자 'a'가 수신될 때 하이 신호를 출력하도록 설정될 수 있다. 일부 예에서, 병렬 기계(100)는 일반 목적 요소(102)의 동작 타이밍을 제어하는 클록 신호를 사용할 수 있다. 특정 예에서, 병렬 기계(100)는 일반 목적 요소(102)와 인터페이싱하고 특수 목적 기능을 수행하는 특수 목적 요소(112)(예를 들어, RAM, 논리 게이트, 카운터, 룩업 테이블 등)를 포함할 수 있다. 일부 실시형태에서, 데이터 입력 포트(110)에 수신된 데이터는 시간에 따라 수신된 고정된 데이터 세트 또는 한 번에 모두, 또는 시간에 따라 수신된 데이터의 스트림을 포함할 수 있다. 데이터는 병렬 기계(100)에 연결된 데이터베이스, 센서, 네트워크 등과 같은 임의의 소스로부터 수신되거나 이 소스에 의해 생성될 수 있다.
병렬 기계(100)는 병렬 기계(100)의 상이한 요소(예를 들어, 일반 목적 요소(102), 데이터 입력 포트(110), 출력 포트(114), 프로그래밍 인터페이스(111), 및 특수 목적 요소(112))를 서로 선택적으로 연결하는 복수의 프로그래밍가능한 스위치(108)를 더 포함한다. 따라서, 병렬 기계(100)는 요소들 중에서 형성된 프로그래밍가능한 매트릭스를 포함한다. 일례에서, 프로그래밍가능한 스위치(108)는 일반 목적 요소(102)의 입력(104), 데이터 입력 포트(110), 프로그래밍 인터페이스(111), 또는 특수 목적 요소(112)가 하나 이상의 프로그래밍가능한 스위치(108)를 통해 일반 목적 요소(102)의 출력(106), 출력 포트(114), 프로그래밍 인터페이스(111), 또는 특수 목적 요소(112)에 연결될 수 있도록 2개 이상의 요소를 서로 선택적으로 연결할 수 있다. 따라서, 요소들 사이에 신호를 라우팅(routing)하는 것은 프로그래밍가능한 스위치(108)를 설정하는 것에 의해 제어될 수 있다. 도 1은 주어진 요소와 프로그래밍가능한 스위치(108) 사이에 특정 개수의 전도체(예를 들어, 와이어)를 도시하지만, 다른 예에서, 상이한 개수의 전도체가 사용될 수 있는 것으로 이해된다. 또한, 도 1은 프로그래밍가능한 스위치(108)에 개별적으로 연결된 각 일반 목적 요소(102)를 도시하지만, 다른 예에서, 다수의 일반 목적 요소(102)는 프로그래밍가능한 스위치(108)에 그룹(예를 들어, 도 8에 도시된 바와 같이 블록(802))으로 연결될 수 있다. 일례에서, 데이터 입력 포트(110), 데이터 출력 포트(114), 및/또는 프로그래밍 인터페이스(111)는 레지스터로 구현되어 레지스터(register)에의 기록이 각 요소로부터 또는 각 요소로 데이터를 제공하도록 할 수 있다.
일례에서, 단일 병렬 기계(100)는 물리적 디바이스 위에 구현되지만, 다른 예에서, 2개 이상의 병렬 기계(100)가 단일 물리적 디바이스(예를 들어, 물리적 칩) 위에 구현될 수 있다. 일례에서, 다수의 병렬 기계(100) 각각은 이산 데이터 입력 포트(110), 이산 출력 포트(114), 이산 프로그래밍 인터페이스(111), 및 일반 목적 요소(102)의 이산 세트를 포함할 수 있다. 나아가, 일반 목적 요소(102)의 각 세트는 대응하는 입력 데이터 포트(110)에서의 데이터와 반응할 수 있다(예를 들어, 하이 또는 로우 신호를 출력할 수 있다). 예를 들어, 제1 병렬 기계(100)에 대응하는 일반 목적 요소(102)의 제1 세트는 제1 병렬 기계(100)에 대응하는 제1 데이터 입력 포트(110)에서의 데이터와 반응할 수 있다. 제2 병렬 기계(100)에 대응하는 일반 목적 요소(102)의 제2 세트는 제2 병렬 기계(100)에 대응하는 제2 데이터 입력 포트(110)와 반응할 수 있다. 따라서, 각 병렬 기계(100)는 일반 목적 요소(102)의 세트를 포함하고, 일반 목적 요소(102)의 상이한 세트는 상이한 입력 데이터와 반응할 수 있다. 유사하게, 각 병렬 기계(100)와, 일반 목적 요소(102)의 각 대응하는 세트는 이산 출력을 제공할 수 있다. 일부 예에서, 제1 병렬 기계(100)로부터 출력 포트(114)는 제2 병렬 기계(100)의 입력 포트(110)에 연결될 수 있어서, 제2 병렬 기계(100)에 대한 입력 데이터는 제1 병렬 기계(100)로부터 오는 출력 데이터를 포함할 수 있다.
일례에서, 병렬 기계(100)에 로딩될 이미지는, 일반 목적 요소(102)의 상태를 설정하고 프로그래밍가능한 스위치(108)를 프로그래밍하고 병렬 기계(100) 내 특수 목적 요소(112)를 구성하기 위한 복수의 정보 비트(bit)를 포함한다. 일례에서, 이미지는 병렬 기계(100)에 로딩되어 병렬 기계(100)를 특정 입력에 기초하여 원하는 출력을 제공하도록 프로그래밍할 수 있다. 출력 포트(114)는 일반 목적 요소(102)의 반응에 기초하여 병렬 기계(100)로부터 출력을 데이터 입력 포트(110)에 데이터를 제공할 수 있다. 출력 포트(114)로부터 출력은 주어진 패턴의 매치(match)를 나타내는 단일 비트, 복수의 패턴과 매치 및 비-매치를 나타내는 복수의 비트를 포함하는 워드(word), 및 주어진 순간에 모든 또는 특정 일반 목적 요소(102)의 상태에 대응하는 상태 벡터(state vector)를 포함할 수 있다.
병렬 기계(100)를 위한 예시적인 사용은 패턴 인식(예를 들어, 음성 인식, 이미지 인식 등) 신호 처리, 이미징, 컴퓨터 비전, 암호화 등을 포함한다. 특정 예에서, 병렬 기계(100)는 유한 상태 기계(finite state machine; FSM) 엔진, 전계 프로그래밍가능한 게이트 어레이(field programmable gate array: FPGA), 및 이의 변형을 포함할 수 있다. 나아가, 병렬 기계(100)는 컴퓨터, 페이저(pager), 셀폰(cellulur phone), 퍼스널 오거나이저(personal organizer), 휴대용 오디오 플레이어, 네트워크 디바이스(예를 들어, 라우터, 방화벽, 스위치, 또는 이들의 임의의 조합), 제어 회로, 카메라 등과 같은 더 큰 디바이스의 성분(component)일 수 있다.
도 2 내지 도 5는 유한 상태 기계(FSM) 엔진(200)으로 구현된 다른 병렬 기계를 도시한다. 일례에서, FSM 엔진(200)은 유한 상태 기계의 하드웨어 구현을 포함한다. 따라서, FSM 엔진(200)은 FSM의 복수의 상태에 대응하는 복수의 선택적으로 연결가능한 하드웨어 요소(예를 들어, 프로그래밍가능한 요소)를 구현한다. FSM의 상태와 유사하게, 하드웨어 요소는 입력 스트림을 분석하고 입력 스트림에 기초하여 다운스트림 하드웨어 요소를 작동시킬 수 있다.
FSM 엔진(200)은 일반 목적 요소와 특수 목적 요소를 포함하는 복수의 프로그래밍가능한 요소를 포함한다. 일반 목적 요소는 많은 상이한 기능을 구현하도록 프로그래밍될 수 있다. 일반 목적 요소는 행(206)(도 3 및 도 4에 도시) 및 블록(202)(도 2 및 도 3에 도시)으로 계층적으로(hierarchically) 구성된 SME(204, 205)(도 5에 도시)를 포함한다. 계층적으로 구성된 SME(204, 205) 사이에 신호를 라우팅하기 위해 프로그래밍가능한 스위치의 계층이 사용되는데, 이들 스위치에는 블록간(inter-block) 스위치(203)(도 2 및 도 3에 도시), 블록 내부(intra-block) 스위치(208)(도 3 및 도 4에 도시), 및 행 내부(intra-row) 스위치(212)(도 4)를 포함한다. SME(204, 205)는 FSM 엔진(200)으로 구현된 FSM의 상태에 대응할 수 있다. SME(204, 205)는 후술되는 바와 같이 프로그래밍가능한 스위치를 사용하여 서로 연결될 수 있다. 따라서, FSM은, 상태의 함수에 대응하는 SME(204, 205)를 프로그래밍하고 FSM에서 상태들 사이의 전이에 대응하도록 SME(204, 205)를 서로 선택적으로 연결하는 것에 의해 FSM 엔진(200)에서 구현될 수 있다.
도 2는 예시적인 FSM 엔진(200)의 전체 뷰를 도시한다. FSM 엔진(200)은 프로그래밍가능한 블록간 스위치(203)에 선택적으로 서로 연결될 수 있는 복수의 블록(202)을 포함한다. 추가적으로, 블록(202)은 신호(예를 들어, 데이터)를 수신하고 데이터를 블록(202)에 제공하는 입력 블록(209)(예를 들어, 데이터 입력 포트)에 선택적으로 연결될 수 있다. 블록(202)은 블록(202)으로부터 신호를 외부 디바이스(예를 들어, 다른 FSM 엔진(200))으로 제공하는 출력 블록(213)(예를 들어, 출력 포트)에 선택적으로 더 연결될 수 있다. FSM 엔진(200)은 FSM 엔진(200)에 프로그램(예를 들어, 이미지)을 로딩하기 위해 프로그래밍 인터페이스(211)를 더 포함할 수 있다. 이미지는 SME(204, 205)의 상태를 프로그램(예를 들어, 설정)할 수 있다. 즉, 이미지는 입력 블록(209)에서 주어진 입력에 특정 방식으로 반응하도록 SME(204, 205)를 구성할 수 있다. 예를 들어, SME(204)는 입력 블록(209)에 문자 'a'가 수신될 때 하이 신호를 출력하도록 설정될 수 있다.
일례에서, 입력 블록(209)에서, 출력 블록(213) 및/또는 프로그래밍 인터페이스(211)는 레지스터로 구현되어 레지스터에의 기록이 각 요소로부터 또는 각 요소로 데이터를 제공하도록 할 수 있다. 따라서, 프로그래밍 인터페이스(211)에 대응하는 레지스터에 저장된 이미지로부터 비트는 SME(204, 205)에 로딩될 수 있다. 도 2는 블록(202), 입력 블록(209), 출력 블록(213), 및 블록간 스위치(203) 사이에 특정 개수의 전도체(예를 들어, 와이어, 트레이스)를 도시하지만, 다른 예에서, 더 적은 수 또는 더 많은 수의 전도체가 사용될 수 있는 것으로 이해된다.
도 3은 블록(202)의 일례를 도시한다. 블록(202)은 프로그래밍가능한 블록 내부 스위치(208)와 서로 선택적으로 연결될 수 있는 복수의 행(206)을 포함할 수 있다. 추가적으로, 행(206)은 블록간 스위치(203)로 다른 블록(202) 내 다른 행(206)에 선택적으로 연결될 수 있다. 일례에서, 버퍼(201)는 블록간 스위치(203)로/로부터 신호 타이밍을 제어하기 위해 포함된다. 행(206)은 GOT(groups of two)(210)이라고 본 명세서에서 언급되는 요소의 쌍으로 구성된 복수의 SME(204, 205)를 포함한다. 일례에서, 블록(202)은 16개의 행(206)을 포함한다.
도 4는 행(206)의 일례를 도시한다. GOT(210)는 프로그래밍가능한 행 내부 스위치(212)에 의해 행(206) 내 다른 GOT(210) 및 임의의 다른 요소(224)에 선택적으로 연결될 수 있다. GOT(210)는 블록 내부 스위치(208)로 다른 행(206) 내 다른 GOT(210)에 더 연결되거나 또는 블록간 스위치(203)로 다른 블록(202) 내 다른 GOT(210)에 더 연결될 수 있다. 일례에서, GOT(210)는 제1 및 제2 입력(214, 216)과 출력(218)을 구비한다. 제1 입력(214)은 GOT(210)의 제1 SME(204)에 연결되고, 제2 입력(214)은 GOT(210)의 제2 SME(204)에 연결된다.
일례에서, 행(206)은 제1 및 제2 복수의 행 상호연결 전도체(220, 222)를 포함한다. 일례에서, GOT(210)의 입력(214, 216)은 하나 이상의 행 상호연결 전도체(220, 222)에 연결될 수 있고, 출력(218)은 하나의 행 상호연결 전도체(220, 222)에 연결될 수 있다. 일례에서, 제1 복수의 행 상호연결 전도체(220)는 행(206) 내 각 GOT(210)의 각 SME(204)에 연결될 수 있다. 제2 복수의 행 상호연결 전도체(222)는 행(206) 내 각 GOT(210)의 하나의 SME(204)에 연결될 수 있으나, GOT(210)의 다른 SME(204)에는 연결될 수 없다. 일례에서, 제2 복수의 행 상호연결 전도체(222)의 제1 절반(half)은 행(206) 내 SME(204)(각 GOT(210)로부터 하나의 SME(204))의 제1 절반에 연결될 수 있고, 제2 복수의 행 상호연결 전도체(222)의 제2 절반은 행(206) 내 SME(204)(각 GOT(210)로부터 다른 SME(204))의 제2 절반에 연결될 수 있다. 제2 복수의 행 상호연결 전도체(222)와 SME(204, 205) 사이에 제한된 연결은 본 명세서에서 "패리티(parity)"라고 지칭된다.
일례에서, 행(206)은 카운터, 프로그래밍가능한 부울리안 논리 요소, 전계 프로그래밍가능한 게이트 어레이(FPGA), 응용 특정 집적 회로(application specific integrated circuit: ASIC), 프로그래밍가능한 프로세서(예를 들어, 마이크로프로세서), 및 다른 요소와 같은 특수 목적 요소(224)를 더 포함할 수 있다. 추가적으로, 일례로서, 특수 목적 요소(224)는 상이한 행(206)에서 상이하다. 예를 들어, 블록(202) 내 행 중 4개의 행(206)은 특수 목적 요소(224)로 부울리안 논리를 포함할 수 있고, 블록(202) 내 다른 8개의 행(206)은 특수 목적 요소(224)로 카운터를 포함할 수 있다.
일례에서, 특수 목적 요소(224)는 카운터(본 명세서에서 카운터(224)라고도 지칭됨)를 포함한다. 일례에서, 카운터(224)는 12비트 프로그래밍가능한 다운 카운터(down counter)를 포함한다. 12비트 프로그래밍가능한 카운터(224)는 카운트 입력, 리셋 입력, 및 제로 카운트 출력을 구비한다. 카운트 입력은 선언될 때 일(one)만큼 카운터(224)의 값을 감분(decrement)한다. 리셋 입력은 선언될 때 카운터(224)로 하여금 연관된 레지스터로부터 초기 값을 로딩하게 한다. 12비트 카운터(224)에서, 최대 12비트 수는 초기 값으로 로딩될 수 있다. 카운터(224)의 값이 제로(0)로 감분되면, 제로 카운트 출력이 선언된다. 카운터(224)는 또한 적어도 2개의 모드, 즉 펄스(pulse) 모드와 홀드(hold) 모드를 구비한다. 카운터(224)가 펄스 모드로 설정되면, 제로 카운트 출력은 카운터(224)가 제로로 감분될 때 제1 클록 사이클 동안 선언되고, 이후 클록 사이클에서 제로 카운트 출력은 카운트 입력이 선언되는 경우에도 더 이상 선언되지 않는다. 이 상태는 카운터(224)가 선언되는 리셋 입력에 의하여 리셋될 때까지 지속한다. 카운터(224)가 홀드 모드로 설정될 때 제로 카운트 출력은 카운터(224)가 제로로 감분될 때 제1 클록 사이클 동안 선언되고, 카운터(224)가 선언되는 리셋 입력에 의해 리셋될 때까지 카운트 입력이 선언될 때 선언이 유지된다.
도 5는 GOT(210)의 일례를 도시한다. GOT(210)는, 입력(214, 216)을 가지고, OR 게이트(230) 및 3대1 다중화기(multiplexer)(242)에 연결된 출력(226, 228)을 가지는 제1 SME(204) 및 제2 SME(205)를 포함한다. 3대1 다중화기(242)는 GOT(210)의 출력(218)을 제1 SME(204), 제2 SME(205), 또는 OR 게이트(230)에 연결하도록 설정될 수 있다. OR 게이트(230)는 두 출력(226, 228)을 서로 연결하여 GOT(210)의 공통 출력(218)을 형성하는데 사용될 수 있다. 일례에서, 제1 및 제2 SME(204, 205)는 전술된 바와 같이 패리티를 나타내며, 여기서 제1 SME(204)의 입력(214)은 행 상호연결 전도체(222)의 일부에 연결될 수 있고, 제2 SME(205)의 입력(216)은 다른 행 상호연결 전도체(222)에 연결될 수 있다. 일례에서, GOT(210) 내 2개의 SME(204, 205)는 어느 하나 또는 둘 모두의 스위치(240)를 설정하는 것에 의해 자체적으로 캐스케이드연결(cascaded)되고 및/또는 루프백(looped back)될 수 있다. SME(204, 205)는 SME(204, 205)의 출력(226, 228)을 다른 SME(204, 205)의 입력(214, 216)에 연결하는 것에 의해 캐스케이드연결될 수 있다. SME(204, 205)는 출력(226, 228)을 자기 자신의 입력(214, 216)에 연결하는 것에 의해 자체적으로 루프백될 수 있다. 따라서, 제1 SME(204)의 출력(226)은 제1 SME(204)의 입력(214) 및 제2 SME(205)의 입력(216) 중 어느 것에도 연결되지 않거나 이들 중 어느 하나 또는 둘 모두에 연결될 수 있다.
일례에서, 상태 기계 요소(204, 205)는 검출 라인(234)과 병렬 연결된 동적 랜덤 액세스 메모리(DRAM)에 종종 사용된 것과 같은 복수의 메모리 셀(232)을 포함한다. 하나의 이러한 메모리 셀(232)은 하이 또는 로우 값(예를 들어, 1 또는 0)에 대응하는 것과 같은 데이터 상태로 설정될 수 있는 메모리 셀을 포함한다. 메모리 셀(232)의 출력은 검출 라인(234)에 연결되고, 메모리 셀(232)의 입력은 데이터 스트림 라인(236) 상의 데이터에 기초하여 신호를 수신한다. 일례에서, 데이터 스트림 라인(236)의 입력은 메모리 셀(232) 중 하나를 선택하도록 디코딩된다. 선택된 메모리 셀(232)은 저장된 데이터 상태를 검출 라인(234) 상에 출력으로 제공한다. 예를 들어, 데이터 입력 포트(209)에서 수신된 데이터는 디코더(미도시)에 제공될 수 있고, 디코더는 데이터 스트림 라인(236) 중 하나를 선택할 수 있다. 일례에서, 디코더는 ACSII 문자를 256개의 비트 중 하나로 변환할 수 있다.
그리하여, 메모리 셀(232)이 하이 값으로 설정되고 데이터 스트림 라인(236) 상의 데이터가 메모리 셀(232)에 대응할 때 메모리 셀(232)은 검출 라인(234)에 하이 신호를 출력한다. 데이터 스트림 라인(236) 상의 데이터가 메모리 셀(232)에 대응하고 메모리 셀(232)이 로우 값으로 설정될 때 메모리 셀(232)은 검출 라인(234)에 로우 신호를 출력한다. 메모리 셀(232)로부터 검출 라인(234) 상으로의 출력은 검출 회로(238)에 의해 센싱된다. 일례에서, 입력 라인(214, 216) 상의 신호는 각 검출 회로(238)를 활성(active) 상태 또는 비활성(inactive) 상태로 설정한다. 비활성 상태로 설정될 때 검출 회로(238)는 각 검출 라인(234) 상의 신호에 상관없이 각 출력(226, 228)에 로우 신호를 출력한다. 활성 상태로 설정될 때, 검출 회로(238)는 각 SME(204, 205)의 메모리 셀(234) 중 하나로부터 하이 신호가 검출될 때 각 출력 라인(226, 228)에 하이 신호를 출력한다. 활성 상태에 있을 때, 검출 회로(238)는 각 SME(204, 205)의 메모리 셀(234) 전부로부터 신호가 로우일 때 각 출력 라인(226, 228) 상에 로우 신호를 출력한다.
일례에서, SME(204, 205)는 256개의 메모리 셀(232)을 포함하며, 각 메모리 셀(232)은 상이한 데이터 스트림 라인(236)에 연결된다. 따라서, SME(204, 205)는 데이터 스트림 라인(236) 중 선택된 하나 이상의 것이 하이 신호를 가질 때 하이 신호를 출력하도록 프로그래밍될 수 있다. 예를 들어, SME(204)는 제1 메모리 셀(232)(예를 들어, 비트 0)을 하이로 설정하게 하고 모든 다른 메모리 셀(232)(예를 들어, 비트 1 내지 255)을 로우로 설정하게 할 수 있다. 각 검출 회로(238)가 활성 상태에 있을 때, SME(204)는 비트 0에 대응하는 데이터 스트림 라인(236)이 하이 신호를 가질 때 출력(226)에 하이 신호를 출력한다. 다른 예에서, SME(204)는 적절한 메모리 셀(232)을 하이 값으로 설정하는 것에 의해 다수의 데이터 스트림 라인(236) 중 하나가 하이 신호를 가질 때 하이 신호를 출력하도록 설정될 수 있다.
일례에서, 메모리 셀(232)은 연관된 레지스터로부터 비트를 판독하는 것에 의해 하이 또는 로우 값으로 설정될 수 있다. 따라서, SME(204)는 컴파일러에 의하여 생성된 이미지를 레지스터에 저장하고 레지스터 내 비트를 연관된 메모리 셀(232)에 로딩하는 것에 의해 프로그래밍될 수 있다. 일례에서, 컴파일러에 의해 생성된 이미지는 하이 및 로우(예를 들어, 1 및 0) 비트의 바이너리 이미지(binary image)를 포함한다. 이미지는 SME(204, 205)를 캐스케이드연결하는 것에 의해 FSM으로 동작하도록 FSM 엔진(200)을 프로그래밍할 수 있다. 예를 들어, 제1 SME(204)는 검출 회로(238)를 활성 상태로 설정하는 것에 의해 활성 상태로 설정될 수 있다. 제1 SME(204)는 비트 0에 대응하는 데이터 스트림 라인(236)이 하이 신호를 가질 때 하이 신호를 출력하도록 설정될 수 있다. 제2 SME(205)는 초기에 비활성 상태로 설정될 수 있으나, 활성일 때 비트 1에 대응하는 데이터 스트림 라인(236)이 하이 신호를 가질 때 하이 신호를 출력하도록 설정될 수 있다. 제1 SME(204) 및 제2 SME(205)는 제1 SME(204)의 출력(226)을 제2 SME(205)의 입력(216)에 연결하도록 설정하는 것에 의해 캐스케이드연결될 수 있다. 따라서, 하이 신호가 비트 0에 대응하는 데이터 스트림 라인(236)에서 센싱될 때, 제1 SME(204)는 출력(226)에 하이 신호를 출력하고 제2 SME(205)의 검출 라인(238)을 활성 상태로 설정한다. 하이 신호가 비트 1에 대응하는 데이터 스트림 라인(236)에서 센싱되면, 제2 SME(205)는 다른 SME(205)를 활성화시키거나 FSM 엔진(200)으로부터 출력하기 위해 출력(228)에 하이 신호를 출력한다.
도 6은 병렬 기계를 프로그래밍하도록 구성된 이미지로 소스 코드를 변환하는 컴파일러를 위한 방법(600)의 일례를 도시한다. 방법(600)은 소스 코드를 구문 트리(syntax tree)로 파싱(parse)하는 단계(블록 602), 상기 구문 트리를 오토마톤으로 변환하는 단계(블록 604), 상기 오토마톤을 최적화하는 단계(블록 606), 상기 오토마톤을 네트리스트로 변환하는 단계(블록 608), 상기 네트리스트를 하드웨어에 배치하는 단계(블록 610), 상기 네트리스트를 라우팅하는 단계(블록 612), 및 결과 이미지를 발행(publish)하는 단계(블록 614)를 포함한다.
일례에서, 컴파일러는 소프트웨어 개발자로 하여금 FSM 엔진(600)에 FSM을 구현하기 위한 이미지를 생성하게 하는 애플리케이션 프로그래밍 인터페이스(application programming interface: API)를 포함한다. 컴파일러는 FSM 엔진(600)을 프로그래밍하도록 구성된 이미지로 소스 코드의 정규 표현(regular expression)의 입력 세트를 변환하는 방법을 제공한다. 컴파일러는 폰 노이만 아키텍처(Von Nuemann architecture)를 가지는 컴퓨터를 위한 명령에 의해 구현될 수 있다. 이들 명령은 컴퓨터 상의 프로세서로 하여금 컴파일러의 기능을 구현하게 할 수 있다. 예를 들어, 명령은 프로세서에 의해 실행될 때 프로세서로 하여금 프로세서에 액세스가능한 소스 코드에 대해 블록(602, 604, 606, 608, 610, 612, 및 614)에 기술된 동작을 수행하게 할 수 있다. 폰 노이만 아키텍처를 가지는 예시적인 컴퓨터는 도 9에 도시되고 후술된다.
일례에서, 소스 코드는 심볼(symbol) 그룹 내 심볼 패턴을 식별하기 위한 검색 스트링(search string)을 기술한다. 이 검색 스트링을 기술하기 위하여 소스 코드는 복수의 정규 표현(regex)을 포함할 수 있다. regex는 심볼 검색 패턴을 기술하는 스트링일 수 있다. regex는 프로그래밍 언어, 텍스트 편집기, 네트워크 보안 등과 같은 여러 컴퓨터 영역에서 널리 사용된다. 일례에서, 컴파일러에 의해 지원되는 정규 표현은 구조화되지 않은 데이터(unstructured data)의 검색을 위한 검색 기준을 포함한다. 구조화되지 않은 데이터는 자유 형태이고 데이터 내 워드에 적용된 인덱싱(indexing)이 없는 데이터를 포함할 수 있다. 워드는 데이터 내에, 프린트가능한 및 프린트가능하지 않은, 임의의 바이트 조합을 포함할 수 있다. 일례에서, 컴파일러는 Perl(예를 들어, Perl 호환가능한 정규 표현(PCRE)), PHP, 자바, 및 .NET 언어를 포함하는 regex를 구현하기 위한 다수의 상이한 소스 코드 언어를 지원할 수 있다.
다시 도 6을 참조하면, 블록(602)에서, 컴파일러는 소스 코드를 파싱하여 상관 연결된 오퍼레이터(relationally connected operator)들의 배열을 형성할 수 있고, 여기서 상이한 유형의 오퍼레이터는 소스 코드에 의해 구현된 상이한 기능(예를 들어, 소스 코드에서 regex에 의해 구현된 상이한 기능)에 대응한다. 소스 코드를 파싱하면 소스 코드의 일반 표현(generic representation)을 생성할 수 있다. 일례에서, 일반 표현은 구문 트리로서 알려진 트리 그래프의 형태로 소스 코드에서 regex의 인코딩된 표현을 포함한다. 본 명세서에서 설명된 예는 구문 트리(또한 "추상 구문 트리(abstract syntax tree)"라고도 알려진 것)로서의 배열을 말한다. 그러나, 다른 예에서, 구체적 구문 트리(concrete syntax tree) 또는 다른 배열이 사용될 수 있다.
전술된 바와 같이 컴파일러는 다수의 소스 코드 언어를 지원할 수 있으므로, 파싱은 언어에 상관없이 소스 코드를 비 언어 특정 표현, 예를 들어, 구문 트리로 변환한다. 따라서, 컴파일러에 의한 추가적인 처리(블록 604, 606, 608, 610)는 소스 코드의 언어에 상관없이 공통 입력 구조로부터 작업할 수 있다.
전술된 바와 같이, 구문 트리는 상관 연결된 복수의 오퍼레이터를 포함한다. 구문 트리는 다수의 상이한 유형의 오퍼레이터를 포함할 수 있다. 즉, 상이한 오퍼레이터는 소스 코드에서 regex에 의해 구현된 상이한 기능에 대응할 수 있다.
블록(604)에서, 구문 트리는 오토마톤으로 변환된다. 오토마톤(또한 유한 상태 오토마톤, 유한 상태 기계(FSM), 또는 단순히 상태 기계라고도 지칭됨)은 상태, 상태와 동작 사이의 전이(transition)의 표현이며, 결정론적(deterministic) 또는 비결정론적인 것으로 분류될 수 있다. 결정론적 오토마톤은 주어진 시간에 단일 실행 경로를 가지는 반면, 비 결정론적 오토마톤은 다수의 동시 실행 경로를 구비한다. 오토마톤은 복수의 상태를 포함한다. 구문 트리를 오토마톤으로 변환하기 위하여, 구문 트리에서 오퍼레이터 및 오퍼레이터들 사이의 관계는 상태들 사이의 전이를 가지는 상태로 변환된다. 일례에서, 오토마톤은 FSM 엔진(200)의 하드웨어에 부분적으로 기초하여 변환될 수 있다.
일례에서, 오토마톤의 입력 심볼은 알파벳 심볼, 부호 0 내지 9, 및 다른 프린트가능한 문자를 포함한다. 일례에서, 입력 심볼은 바이트 값 0 내지 255를 포함하여 이 바이트 값에 의해 표현된다. 일례에서, 오토마톤은 그래프의 노드(node)들이 상태의 세트에 대응하는, 방향 그래프(directed graph)로 표현될 수 있다. 일례에서, 입력 심볼(α)에서 상태(p)로부터 상태(q)로의 전이, 즉 δ(p, α)는 노드(p)로부터 노드(q)로 방향성 연결인 것으로 지시된다. 일례에서, 오토마톤에 의해 허용된(예를 들어, 매칭된) 언어는 오토마톤으로 순차적으로 입력될 때 최종 상태에 도달하는 모든 가능한 문자 스트링의 세트이다. 오토마톤에 의해 허용된 언어에서 각 스트링은 시작 상태로부터 하나 이상의 최종 상태로 경로를 추적한다.
일례에서, 입력 심볼 범위 외 특수 전이 심볼이 오토마톤에서 사용될 수 있다. 이들 특수 전이 심볼은 예를 들어, 특수 목적 요소(224)의 사용을 가능하게 하는데 사용될 수 있다. 나아가, 특수 전이 심볼은 입력 심볼과는 다른 것에서 발생하는 전이를 제공하는데 사용될 수 있다. 예를 들어, 특수 전이 심볼은 제2 상태와 제3 상태 모두가 인에이블될 때 제1 상태가 인에이블되는 (예를 들어, 전이되는) 것을 나타낼 수 있다. 따라서, 제1 상태는 제2 상태와 제3 상태 모두가 활성화될 때 활성화되며, 제1 상태로의 전이는 입력 심볼에 직접 종속하지 않는다. 특히, 제2 상태와 제3 상태 모두가 인에이블될 때 제1 상태가 인에이블되는 것을 나타내는 특수 전이 심볼은 예를 들어 특수 목적 요소(224)로서 부울리안 논리에 의하여 수행되는 부울리안 AND 함수를 나타내는데 사용될 수 있다. 일례에서, 특수 전이 심볼은 카운터 상태가 제로에 도달하여 다운스트림 상태로 전이하는 것을 나타내는데 사용될 수 있다.
일례에서, 오토마톤은 일반 목적 상태 및 특수 목적 상태를 포함한다. 일반 목적 상태 및 특수 목적 상태는 컴파일러가 기계 코드를 생성하고 있는 타깃 디바이스에 의하여 지원되는 일반 목적 요소 및 특수 목적 요소에 대응한다. 상이한 유형의 타깃 디바이스는 상이한 유형의 일반 목적 요소 및 하나 이상의 상이한 유형의 특수 목적 요소를 지원할 수 있다. 일반 목적 요소는 일반적으로 넓은 범위의 기능을 구현하는데 사용될 수 있는 반면, 특수 목적 요소는 일반적으로 더 좁은 범위의 기능을 구현하는데 사용될 수 있다. 그러나, 일례에서, 특수 목적 요소는 예를 들어 좁은 범위의 기능에서 더 우수한 효율을 달성할 수 있다. 따라서, 특수 목적 요소는 예를 들어 타깃 디바이스에서 특정 기능을 구현하는데 필요한 기계 자원 또는 기계 사이클을 감소시키는데 사용될 수 있다. 일부 예에서, 타깃 디바이스는 단지 특수 목적 요소를 지원하며, 여기서 다수의 상이한 유형의 특수 목적 요소들이 지원된다.
컴파일러가 FSM 엔진(200)의 기계 코드를 생성하는 예에서, 일반 목적 상태는 SME(204, 205)에 대응할 수 있고, 이에 따라 일반 목적 상태는 본 명세서에서 "SME 상태"라고 지칭된다. 나아가, 컴파일러가 FSM 엔진(200)의 기계 코드를 생성하고 있을 때 특수 목적 상태의 일례는 카운터(224)에 대응할 수 있고, 이에 본 명세서에서 "카운터 상태"라고 지칭된다. 특수 목적 상태의 다른 예는 논리 요소(예를 들어, 프로그래밍가능한 논리, 부울리안 논리)에 대응할 수 있고, 이에 본 명세서에서 "논리 상태"라고 언급된다. 일례에서, 오토마톤에서 SME 상태는, SME로 맵핑되지 않는 오토마톤의 시작 상태를 제외하고는, FSM 엔진(200)에서 SME(예를 들어, SME(204, 205))로 1대1 맵핑을 한다. 특수 목적 요소(224)는 특수 목적 상태로 1대1 맵핑을 할 수도 있고 또는 하지 않을 수도 있다.
일례에서, 오토마톤은 글루시코트(Glushkov)의 방법과 같은 표준 기술 중 하나를 사용하여 구성될 수 있다. 일례에서, 오토마톤은 ε-없는 균일한 오토마톤(ε-free homogeneous automaton)일 수 있다. 균일한 오토마톤은 일반 오토마톤 정의에 제한을 둔다. 이 제한은 상태에 들어가는 모든 전이들이 동일한 입력 심볼(들)에서 발생하여야 하는 것을 요구한다. 균일한 오토마톤은 다음 조건을 만족한다: 임의의 2개의 상태, q1 및 q2에 대해, r ∈δ(q1)∩δ(q2)라면, S1 = {a ｜ a ∈∑, r ∈δ(q1, a)}, S2 = {a ｜ a∈∑, r∈δ(q2, a)}라고 표시한다. S1는 q1이 r로 전이하게 하는 심볼 세트이고, S2는 q2가 r로 전이하게 하는 심볼 세트이다. 여기서 S1=S2이고, 여기서 상태(q1) 및 상태(q2) 모두가 상태(r)로 전이한다면, 균일한 제한은 전이가 동일한 심볼(들)에 발생하여야 한다는 것이다.
도 7a 및 도 7b는 구문 트리로부터 생성된 예시적인 오토마톤을 도시한다. 도 7a는 균일한 오토마톤(700)을 도시하고, 도 7b는 불균일한 오토마톤(702)을 도시한다.
균일한 오토마톤(700)은 시작 상태(704)에서 시작하여 입력 심볼 "a"에서의 상태(706)로 전이한다. 상태(706)는 입력 심볼 "b"에서의 상태(708)로 전이하고, 상태(708)는 입력 심볼 "b"에서의 상태(710)로 전이한다. 상태(710)는 입력 심볼 "c"에서의 상태(712)로 전이한다. 상태(712)는 입력 심볼 "b"에서의 상태(710)로 전이하고, 입력 심볼 "d"에서의 상태(714)로 전이한다. 상태(714)는 최종 상태이고 이중 원(double circle)으로 식별된다. 일례에서, 최종 상태는, 최종 상태의 활성화가 오토마톤에 대응하는 regex의 매치를 나타내므로, 중요할 수 있다. 오토마톤(700)은 주어진 상태에 대한 모든 내부 전이(in-transition)(예를 들어, 상태 내로의 전이)가 동일한 심볼(들)에서 발생하므로 균일한 오토마톤이다. 특히, 상태(710)는 (상태(708) 및 상태(712)로부터) 2개의 내부 전이를 구비하고, 두 개의 내부 전이는 동일한 심볼 "b"에서 발생한다.
불균일한 오토마톤(702)은 균일한 오토마톤(700)과 동일한 상태(704, 706, 708, 710, 712, 714)를 포함하지만, 상태(712)는 입력 심볼 "e"에서의 상태(710)로 전이한다. 따라서, 오토마톤(702)은 상태(710)가 2개의 상이한 심볼, 즉 상태(708)로부터의 심볼 "b"와 상태(712)로부터의 심볼 "e"에서 내부 전이를 가지므로 불균일하다.
블록(606)에서, 오토마톤이 구성된 후에, 오토마톤은 특히 그 복잡성과 사이즈를 감소시키도록 최적화된다. 오토마톤은 중복 상태(redundant state)들을 결합하는 것에 의해 최적화될 수 있다.
블록(608)에서, 오토마톤은 네트리스트로 변환된다. 오토마톤을 네트리스트로 변환하는 것은 오토마톤의 상태를 FSM 엔진(200)의 하드웨어 요소(예를 들어, SME(204, 205), GOT(210), 특수 목적 요소(224))의 인스턴스로 맵핑하며, 인스턴스들 사이의 연결을 결정한다. 일례에서, 네트리스트는 복수의 인스턴스를 포함하며, 각 인스턴스는 FSM 엔진(200)의 하드웨어 요소에 대응한다(예를 들어, 이 하드웨어 요소를 나타낸다). 각 인스턴스는 다른 인스턴스에 연결하기 위한 하나 이상의 연결점(이는 "포트(port)"라고도 지칭됨)를 구비할 수 있다. 네트리스트는 인스턴스에 대응하는 하드웨어 요소를 연결하는 전도체에 대응하는(예를 들어, 전도체를 나타내는) 인스턴스의 포트들 사이에 복수의 연결을 더 포함한다. 일례에서, 네트리스트는 상이한 유형의 하드웨어 요소에 대응하는 상이한 유형의 인스턴스를 포함한다. 예를 들어, 네트리스트는 일반 목적 하드웨어 요소에 대응하는 일반 목적 인스턴스와, 특수 목적 하드웨어 요소에 대응하는 특수 목적 인스턴스를 포함할 수 있다. 일례로서, 일반 목적 상태는 일반 목적 인스턴스로 변환될 수 있고, 특수 목적 상태는 특수 목적 인스턴스로 변환될 수 있다. 일례에서, 일반 목적 인스턴스는 SME(204, 205)의 SME 인스턴스와, SME 그룹을 포함하는 하드웨어 요소에 대한 SME 그룹 인스턴스를 포함할 수 있다. 일례에서, SME 그룹 인스턴스는 GOT(210)에 대응하는 GOT 인스턴스를 포함하지만, 다른 예에서, SME 그룹 인스턴스는 3개 이상의 SME의 그룹을 포함하는 하드웨어 요소에 대응할 수 있다. 특수 목적 인스턴스는 카운터(224)를 위한 카운터 인스턴스, 및 논리 요소(224)를 위한 논리 인스턴스를 포함할 수 있다. GOT(210)는 2개의 SME(204, 205)를 포함하므로, GOT 인스턴스는 2개의 SME 인스턴스를 포함한다.
네트리스트를 생성하기 위해, 오토마톤에서의 상태는 시작 상태가 대응하는 인스턴스를 가지지 않는 것을 제외하고는 네트리스트에서 인스턴스로 변환된다. SME 상태는 GOT 인스턴스로 변환되고, 카운터 상태는 카운터 인스턴스로 변환된다. 추가적으로, 제1 인스턴스로부터 제2 인스턴스로 대응하는 연결은 제1 인스턴스에 대응하는 상태로부터 제2 인스턴스에 대응하는 상태로의 전이에 대해 생성된다. FSM 엔진(200)에서 SME(204, 205)가 GOT(210)라고 지칭된 쌍으로 그룹화되므로, 컴파일러는 SME 상태를 GOT 인스턴스의 쌍으로 그룹화될 수 있다. GOT(210)의 물리적 설계로 인해, 모든 SME 인스턴스가 GOT(210)를 형성하기 위해 서로 쌍으로 형성되는 것은 아니다. 따라서, 컴파일러는 SME 상태 중 어느 것이 GOT(210)로 서로 맵핑될 수 있는 것인지를 결정하고 이 결정에 기초하여 SME 상태를 GOT 인스턴스로 쌍으로 형성한다.
도 5에 도시된 바와 같이, GOT(210)는 SME(204, 205)에 출력 제한을 구비한다. 특히, GOT(210)는 2개의 SME(204, 205)에 의해 공유된 단일 출력(218)을 구비한다. 따라서, GOT(210)에서 각 SME(204, 205)는 출력(218)을 독립적으로 구동할 수 없다. 이 출력 제한은 SME 상태 중 어느 것이 GOT 인스턴스로 서로 쌍으로 형성할 수 있는 것인지를 제한한다. 특히 외부 SME 상태(예를 들어, GOT 인스턴스의 외부 SME에 대응하는 SME 상태)의 상이한 세트를 구동(예를 들어, 전이, 활성화)하는 2개의 SME 상태는 GOT 인스턴스에서 서로 쌍으로 형성될 수 없다. 그러나, 이러한 제한은, GOT(210)가 스위치(240)를 통해 이 기능을 내부에서 제공할 수 있으므로, 2개의 SME 상태가 서로 또는 자체 루프를 구동하는지 여부를 제한하지 않는다. FSM 엔진(200)은 SME(204, 205)에 대응하는 특정 물리적 설계를 가지는 것으로 기술되었으나, 다른 예에서, SME(204, 205)는 다른 물리적 설계를 구비할 수 있다. 예를 들어, SME(204, 205)는 SME(204, 205)의 3개 이상의 세트로 서로 그룹화될 수 있다. 추가적으로, 일부 예에서, SME(204, 205)으로부터 출력(226, 228)에 제한이 있거나 없이 SME(204, 205)의 입력(214, 216)에 제한이 있을 수 있다.
그러나, 어느 경우이든, 컴파일러는 SME 상태 중 어느 것이 FSM 엔진(200)의 물리적 설계에 기초하여 서로 그룹화될 수 있는 것인지를 결정한다. 따라서, GOT 인스턴스에서, 컴파일러는 SME 상태 중 어느 것이 SME(204, 205)에 대한 출력 제한에 기초하여 GOT(210)로 서로 쌍으로 형성될 수 있는 것인지를 결정한다. 일례에서, GOT(210)의 물리적 설계에 기초하여 2개의 SME 상태가 GOT(210)를 형성하도록 서로 쌍으로 형성될 수 있는 5개의 상황이 존재한다.
제1 및 제2 SME 상태가 GOT(210)로 서로 쌍으로 형성될 수 있는 제1 상황은 제1 또는 제2 SME 상태 중 어느 것도 최종 상태가 아닌 경우 및 제1 및 제2 SME 상태 중 하나가 제1 또는 제2 SME 상태와는 다른 임의의 상태를 구동하지 않을 때 발생한다. 일례로서, 제1 상태는 제1 상태가 제2 상태로 전이할 때 제2 상태를 구동하는 것으로 고려된다. 이 제1 상황이 발생하면, 제1 및 제2 SME 상태 중 최대 하나가 외부 상태(들)를 구동한다. 따라서, 제1 및 제2 SME 상태는 GOT(210)의 출력 제한에 의해 영향을 받지 않고 서로 쌍으로 형성될 수 있다. 그러나, SME(204, 205)를 서로 내부적으로 연결할 수 있는 GOT(210)의 능력으로 인해, 제1 및 제2 SME 상태는 서로 구동하고 자체 루프 연결되어 자체적으로 구동하는 것이 허용된다. 오토마톤이라는 용어에서 제1 SME 상태(상태 q1에 대응함) 및 제2 SME 상태(상태 q2에 대응함)는 q1과 q2 중 어느 것도 최종 상태에 있지 않고 δ(q1) - {q1, q2}가 비어 있을 때 또는 δ(q2) - {q1, q2}가 비어있을 때 서로 쌍으로 형성될 수 있다.
제1 및 제2 SME 상태가 GOT(210)로 서로 쌍으로 형성될 때의 제2 상황은 제1 또는 제2 SME 상태 중 어느 것도 오토마톤에서 최종 상태에 있지 않을 때 및 제1 및 제2 SME 상태 모두가 동일한 외부 상태를 구동할 때 발생한다. 본 명세서에 사용된 바와 같이 외부 상태는, 예를 들어, 제1 및 제2 SME 상태가 GOT 인스턴스로 서로 또는 자체 루프 연결되어 구동하는지에 상관없이 GOT 인스턴스의 외부 상태에 대응한다. 여기서 다시, GOT(210)의 출력 제한은, 제1 및 제2 SME 상태가 동일한 외부 상태를 구동하므로, 제1 및 제2 SME 상태에 영향을 미치지 않는다. 또한, SME(204, 205)를 서로 내부적으로 연결할 수 있는 GOT(210)의 능력으로 인해, 동일한 상태를 구동하는데 있어서 제한은 제1 및 제2 상태가 서로 또는 자체 루프 연결되어 구동하는지 여부를 포함하지 않는다. 오토마톤이라는 용어를 사용하면, 제1 SME 상태(상태 q1에 대응하는) 및 제2 SME 상태(상태 q2에 대응하는)는, q1과 q2 중 어느 것도 최종 상태에 있지 않고 δ(q1) - {q1, q2} = δ(q2) - {q1, q2}일 때 서로 쌍으로 형성될 수 있다.
제1 및 제2 SME 상태가 GOT(210)로 서로 쌍으로 형성될 수 있는 제3 및 제4 상황은, 제1 및 제2 SME 상태 중 어느 하나가 최종 상태에 있고 제1 및 제2 SME 상태 중 다른 하나가 임의의 외부 상태를 구동하지 않을 때 발생한다. 즉, 제1 SME 상태(상태 q1에 대응하는) 및 제2 SME 상태(상태 q2에 대응하는)는, q1 이 최종 상태에 있고 δ(q2) - {q1, q2}가 비어 있을 때, 또는 q2가 최종 상태에 대응하고, δ(q1) - {q1, q2}가 비어있을 때 서로 쌍으로 형성될 수 있다. 최종 상태는 regex에 매치의 표시(indication)를 출력하므로, 최종 상태에 대응하는 SME 상태는 매치를 나타내기 위하여 GOT(210)의 출력(218)의 독립적인 사용을 가져야 한다. 따라서, GOT(210)에서 다른 SME 상태는 출력(218)을 사용하는 것이 허용되지 않는다.
제1 및 제2 SME 상태가 GOT(210)로 서로 쌍으로 형성될 수 있을 때의 제5 상황은, 제1 및 제2 SME 상태 모두가 오토마톤에서 최종 상태에 대응하고 제1 및 제2 SME 상태가 동일한 외부 상태를 구동할 때 발생한다. 오토마톤이라는 용어를 사용하면 제1 상태(상태 q1에 대응하는) 및 제2 SME 상태(상태 q2에 대응하는)는, q1 및 q2 모두가 최종 상태이고 δ(q1) - {q1, q2} = δ(q2) - {q1, q2}일 때 서로 쌍으로 형성될 수 있다.
일단 컴파일러가 하나 이상의 SME 상태가 서로 쌍으로 형성될 수 있는지 여부를 결정하면, 컴파일러는 SME 상태를 GOT 인스턴스로 쌍을 형성한다. 일례에서, 컴파일러는 GOT 인스턴스를 형성하도록 쌍으로 형성될 수 있도록 결정된 순서로 SME 상태를 GOT 인스턴스로 쌍으로 형성한다. 즉, 2개의 특정 SME 상태가 서로 쌍으로 형성될 수 있는 것으로 결정되면, 이들 2개의 SME 상태는 GOT 인스턴스로 쌍으로 형성될 수 있다. 2개의 SME 상태가 GOT 인스턴스를 형성하도록 쌍으로 형성되면, 쌍을 이루는 SME 상태는 다른 SME 상태와 쌍을 형성하는데 이용될 수 없다. 이 공정은 쌍을 형성할 SME 상태가 더 이상 남아있지 않을 때까지 지속될 수 있다.
일례에서, 컴파일러는 SME 중 어느 것이 GOT 인스턴스로 서로 쌍으로 형성될 것인지를 결정하는데 그래프 이론을 사용한다. 특정 SME만이 서로 쌍을 이룰 수 있으므로, 일부 SME 쌍은 다른 SME가 자기 자신의 GOT 인스턴스로 구현되게 하고 GOT 인스턴스에서 다른 SME 위치는 미사용되어 폐기되게 한다. 그래프 이론은 네트리스트의 GOT 인스턴스의 미사용 SME 인스턴스의 수를 감소시키는 것에 의해 GOT(210)로 SME 사용을 최적화하는데(예를 들어, 미사용된 SME의 개수를 감소시키는데) 사용될 수 있다. 그래프 이론을 사용하면, 컴파일러는 전술된 FSM 엔진(200)의 물리적 설계에 따라 SME 상태들 사이에 모든 가능한 쌍을 제일 먼저 결정한다. 컴파일러는 이후 그래프의 정점(vertices)이 SME 상태에 대응하고 그래프의 에지(edge)가 SME 상태의 가능한 쌍에 대응하는 그래프를 생성한다. 즉, 2개의 SME 상태가 GOT 인스턴스로 서로 쌍으로 형성될 수 있는 것으로 결정되면, 2개의 대응하는 정점은 에지에 연결된다. 따라서, 그래프는 SME 상태의 모든 가능한 쌍을 포함한다.
컴파일러는 SME 상태 중 어느 것이 GOT(210)로 서로 쌍으로 형성될 것인지를 식별하기 위해 그래프의 정점을 매칭시키는 것을 찾아낼 수 있다. 즉, 컴파일러는 그래프의 매칭 정점들 사이에 2개의 에지들이 공통 정점을 공유하지 않도록 에지(및 그리하여 정점의 쌍)을 식별한다. 일례에서, 컴파일러는 그래프의 최대 매칭을 찾아낼 수 있다. 다른 예에서, 컴파일러는 그래프의 최대 매칭을 찾아낼 수 있다. 최대 매칭은 최대로 가능한 수의 에지를 포함하는 매칭이다. 많은 최대 매칭이 있을 수 있다. 일반적인 그래프에서 최대 매칭을 찾는 문제는 다항식 시간(polynomial time)으로 해결될 수 있다.
모든 매칭 정점이 (예를 들어, 최대 매칭으로) 식별되면, 매칭 정점에 대응하는 SME 상태의 각 쌍은 GOT 인스턴스로 맵핑된다. 매칭되지 않는 정점에 대응하는 SME 상태는 자기 자신의 GOT 인스턴스로 맵핑된다. 즉, 매칭되지 않는 정점에 대응하는 SME 상태는 GOT 인스턴스에서 SME 위치의 하나로 맵핑되고, GOT 인스턴스에서 다른 SME 위치는 미사용된다. 따라서, 네트리스트(N)와 및 매칭 정점(M)의 대응하는 세트가 주어지면, 사용된 N의 GOT 인스턴스의 수는 ｜Q｜- 1 -｜M｜과 같으며, 여기서 Q는 오토마톤의 상태 세트이고, "-1"은 이 예에서 오토마톤의 시작 상태가 SME 상태에 대응하지 않기 때문이다.
일례에서, 네트리스트(N)는 GOT 인스턴스의 최소 수를 사용하는 G의 최대 매칭 M으로부터 구성된다. 이것은 다음에 의해 입증될 수 있다, 즉 GOT 인스턴스의 더 적은 수를 사용하는 다른 네트리스트(N')가 존재하면 대응하는 매칭을 M'로 표시한다. N'의 GOT 인스턴스의 수는 ｜Q｜ - 1 - ｜M'｜이므로, ｜M｜ < ｜M'｜가 된다. 이것은 M이 최대 매칭이라는 사실과 충돌한다. 그리하여 네트리스트(N)는 GOT 인스턴스의 최소 수를 사용한다.
SME 상태가 GOT 인스턴스로 쌍으로 형성되면, GOT 인스턴스, 카운터 인스턴스, 및 논리 인스턴스는 오토마톤에서 상태들 사이의 전이에 따라 연결된다. 각 GOT(210)는 단일 출력을 가지므로, 네트리스트에서 각 GOT 인스턴스는 다른 인스턴스에 연결하기 위해 단일 출력 포트를 구비한다. 따라서, 제1 GOT 인스턴스에서 SME 상태가 제2 GOT 인스턴스에서 SME 상태를 구동하면, 제1 GOT 인스턴스의 출력 포트는 제2 GOT 인스턴스의 입력에 연결된다.
도 8a 및 도 8b는 도 7a의 균일한 오토마톤(700)으로부터 생성된 예시적인 네트리스트(800, 802)를 도시한다. SME 인스턴스(806, 808, 810, 812, 및 814)는 오토마톤(700)에서 상태(706, 708, 710, 712, 및 714)에 대응한다. 오토마톤에서 시작 상태(704)는 전술된 바와 같이 인스턴스에 대응하지 않는다.
네트리스트(800)는 비최적의 네트리스트의 일례이다. 네트리스트(800)는 미사용된 3개의 SME 인스턴스(818)를 남겨두고 4개의 GOT 인스턴스(816)를 사용한다. 그러나, 네트리스트(802)는 최대 매칭을 식별하기 위해 그래프 이론을 사용하여 생성된 최적의 네트리스트의 일례이다. 네트리스트(802)는 3개의 GOT 인스턴스(816)를 사용하며 단일 미사용된 SME 인스턴스(818)를 구비한다. 네트리스트(802)에서 인스턴스(810)는 (예를 들어, 스위치(240)를 통해) GOT 인스턴스의 내부 연결을 통해 인스턴스(812)에 연결될 수 있다.
블록(610)에서, 일단 네트리스트가 생성되면, 네트리스트는 네트리스트의 각 인스턴스에 대해 타깃 디바이스(예를 들어, SME(204, 205), 다른 요소(224))의 특정 하드웨어 요소를 선택하도록 배치된다. 본 발명의 일 실시형태에 따르면, 배치하는 것은 하드웨어 요소에 대한 일반 입력 및 출력의 제약에 기초하여 하드웨어 요소를 선택한다.
블록(612)에서, 전체적으로 배치된 네트리스트는 네트리스트에 의해 기술된 연결을 달성하기 위해 선택된 하드웨어 요소를 서로 연결하기 위하여 프로그래밍 가능한 스위치(예를 들어, 블록간 스위치(203), 블록 내부 스위치(208), 및 행 내부 스위치(212))에 대한 설정을 결정하도록 라우팅된다. 일례에서, 프로그래밍가능한 스위치에 대한 설정은 프로그래밍가능한 스위치에 대한 설정과, 선택된 하드웨어 요소를 연결하는데 사용될 수 있는 FSM 엔진(200)의 특정 전도체를 결정하는 것에 의해 결정된다. 라우팅은 FSM 엔진(200)에 전도체 및/또는 스위치의 물리적 설계가 주어지면 예를 들어 하드웨어 요소들을 연결하기 위하여 배치 동안 네트리스트 인스턴스의 일부에 대해 선택된 특정 하드웨어 요소를 조절할 수 있다.
네트리스트가 배치되고 라우팅되면, 배치되고 라우팅된 네트리스트는 FSM 엔진(200)의 프로그래밍을 위한 복수의 비트로 변환될 수 있다. 복수의 비트는 본 명세서에서 이미지로 언급된다.
블록(614)에서 이미지는 컴파일러에 의해 발행된다. 이미지는 FSM 엔진(200)의 특정 하드웨어 요소 및/또는 프로그래밍 가능한 스위치를 프로그래밍하기 위한 복수의 비트를 포함한다. 이미지가 복수의 비트(예를 들어, 0 및 1)를 포함하는 실시형태에서, 이미지는 바이너리 이미지라고 언급될 수 있다. 이 비트는 FSM 엔진(200)에 로딩되어 SME(204, 205)의 상태, 특정 목적 요소(224), 및 프로그래밍 가능한 스위치를 프로그래밍하여 프로그래밍된 FSM 엔진(200)이 소스 코드에 의해 기술된 기능을 가지는 FSM을 구현할 수 있게 한다. 배치(블록 610) 및 라우팅(블록 612)은 FSM 엔진(200) 내 특정 위치에 있는 특정 하드웨어 요소를 오토마톤 내 특정 상태로 맵핑할 수 있다. 따라서, 이미지 내 비트는 원하는 기능(들)을 구현하기 위해 특정 하드웨어 요소 및/또는 프로그래밍가능한 스위치를 프로그래밍할 수 있다. 일례에서, 이미지는 기계 코드를 컴퓨터 판독가능한 매체에 저장하는 것에 의해 발행될 수 있다. 다른 예에서, 이미지는 디스플레이 디바이스 상에 이미지를 디스플레이하는 것에 의해 발행될 수 있다. 또 다른 예에서, 이미지는 FSM 엔진(200)에 이미지를 로딩하기 위해 프로그래밍 디바이스와 같은 다른 디바이스에 이미지를 송신하는 것에 의해 발행될 수 있다. 또 다른 예에서, 이미지는 병렬 기계(예를 들어 FSM 엔진(200))에 이미지를 로딩하는 것에 의해 발행될 수 있다.
일례에서, 이미지는 이미지로부터 SME(204, 205) 및 다른 하드웨어 요소(224)로 비트 값을 직접 로딩하는 것에 의해 또는 이미지를 하나 이상의 레지스터에 로딩한 다음 이 레지스터로부터 비트 값을 SME(204, 205) 및 다른 하드웨어 요소(224)에 기록하는 것에 의해 FSM 엔진(200)에 로딩될 수 있다. 일례에서, 프로그래밍가능한 스위치(예를 들어, 블록간 스위치(203), 블록 내부 스위치(208), 및 행 내부 스위치(212))의 상태. 일례에서, FSM 엔진(200)의 하드웨어 요소(예를 들어, SME(204, 205), 다른 요소(224), 프로그래밍가능한 스위치(203, 208, 212))는 프로그래밍 디바이스 및/또는 컴퓨터가 이미지를 하나 이상의 메모리 어드레스에 기록하는 것에 의해 이미지를 FSM 엔진(200)에 로딩할 수 있도록 메모리 맵핑된다.
본 명세서에 설명된 예시적인 방법은 적어도 부분적으로 기계 또는 컴퓨터로 구현될 수 있다. 일부 예는 상기 예에서 설명된 방법을 수행하도록 전자 디바이스를 구성하도록 동작가능한 명령으로 인코딩된 컴퓨터 판독가능한 매체 또는 기계 판독가능한 매체를 포함할 수 있다. 이러한 방법의 구현은 마이크로코드, 어셈블리 언어 코드, 고차 레벨 언어 코드 등과 같은 코드를 포함할 수 있다. 이 코드는 여러 방법을 수행하는 컴퓨터 판독가능한 명령을 포함할 수 있다. 코드는 컴퓨터 프로그램 제품의 일부를 형성할 수 있다. 나아가, 코드는 실행 동안 또는 다른 시간에 하나 이상의 휘발성 또는 비휘발성 컴퓨터 판독가능한 매체에 유형적으로 저장될 수 있다. 이들 컴퓨터 판독가능한 매체는 하드 디스크, 이동식 자기 디스크, 이동식 광 디스크(예를 들어, 콤팩트 디스크 및 디지털 비디오 디스크), 자기 카세트, 메모리 카드 또는 스틱, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM) 등을 포함할 수 있으나 이들로 제한되지 않는다.
도 9는 일반적으로 폰 노이만 아키텍처를 가지는 컴퓨터(900)의 일례를 도시한다. 본 발명의 내용을 판독하고 이해하면 이 기술 분야에 통상의 지식을 가진 자라면 소프트웨어 프로그램이 소프트웨어 프로그램에 한정된 기능을 실행하도록 컴퓨터 기반 시스템에서 컴퓨터 판독가능한 매체로부터 론칭(launched)될 수 있는 방식을 이해될 수 있을 것이다. 이 기술 분야에 통상의 지식을 가진 자라면 여러 프로그래밍 언어들이 본 명세서에 개시된 방법을 구현하고 수행하도록 설계된 하나 이상의 소프트웨어 프로그램을 생성하는데 사용될 수 있다는 것을 이해할 수 있을 것이다. 이 프로그램은 자바(Java), C++ 또는 하나 이상의 다른 언어와 같은 객체 지향 언어(object-oriented language)를 사용하여 객체 지향 포맷으로 구조화될 수 있다. 대안적으로, 프로그램은 어셈블리, C 등과 같은 절차 언어(procedural language)를 사용하여 절차 지향 포맷으로 구조화될 수 있을 것이다. 소프트웨어 성분은 원격 절차 호출 호출 등을 포함하는 애플리케이션 프로그램 인터페이스 또는 프로세스간 통신 기술과 같은 이 기술 분야에 통상의 지식을 가진 자에게 잘 알려진 다수의 메커니즘 중 임의의 것을 사용하여 통신할 수 있다. 여러 실시형태의 개시 내용은 임의의 특정 프로그래밍 언어 또는 환경으로 제한되지 않는다.
따라서, 다른 실시형태들이 실현될 수 있다. 예를 들어, 컴퓨터, 메모리 시스템, 자기 또는 광 디스크, 일부 다른 저장 디바이스, 또는 임의의 유형의 전자 디바이스 또는 시스템과 같은 제조 물품은 하나 이상의 프로세서(902)에 의해 실행될 때 상기 방법에 대하여 전술된 동작 중 어느 것을 수행할 수 있게 하는 명령(924)(예를 들어, 컴퓨터 프로그램 명령)을 저장한 메모리(예를 들어, 이동식 저장 매체 및 전기, 광, 또는 전자기 전도체를 구비하는 임의의 메모리)와 같은 컴퓨터 판독가능한 매체(922)에 연결된 하나 이상의 프로세서(902)를 포함할 수 있다.
컴퓨터(900)는 직접 및/또는 버스(908)를 사용하여 다수의 성분에 연결된 프로세서(902)를 가지는 컴퓨터 시스템의 형태를 취할 수 있다. 이 성분은 메인 메모리(904), 정적 또는 비휘발성 메모리(906), 및 대용량 저장매체(916)를 포함할 수 있다. 프로세서(902)에 연결된 다른 성분은 비디오 디스플레이와 같은 출력 디바이스(910), 키보드와 같은 입력 디바이스(912), 및 마우스와 같은 커서 제어 디바이스(914)를 포함할 수 있다. 프로세서(902) 및 다른 성분을 네트워크(926)에 연결하는 네트워크 인터페이스 디바이스(920)는 버스(908)에 더 연결될 수 있다. 명령(924)은 다수의 잘 알려진 전송 프로토콜(예를 들어, HTTP) 중 어느 하나를 사용하여 네트워크 인터페이스 디바이스(920)를 통해 네트워크(926)를 통해 더 송수신될 수 있다. 버스(908)에 연결된 이들 요소 중 어느 것은 구현될 특정 실시형태에 따라 없을 수도 있거나, 하나만 존재할 수 있거나, 또는 복수 개 존재할 수도 있다.
일례에서, 프로세서(902), 메모리(904, 906), 또는 저장 디바이스(916) 중 하나 이상은 실행될 때 컴퓨터(900)로 하여금 본 명세서에 설명된 방법 중 임의의 하나 이상을 수행할 수 있게 하는 명령(924)을 각각 포함할 수 있다. 대안적인 실시형태에서, 컴퓨터(900)는 독립형 디바이스로서 동작하거나 또는 다른 디바이스에 연결(예를 들어, 네트워킹 연결)될 수 있다. 네트워킹 환경에서, 컴퓨터(900)는 서버-클라이언트 네트워크 환경에서 서버 또는 클라이언트 디바이스의 능력으로 동작하거나 또는 피어 투 피어(또는 분산) 네트워크 환경에서 피어 디바이스로서 동작할 수 있다. 컴퓨터(900)는 퍼스널 컴퓨터(PC), 태블릿 PC, 셋탑 박스(set-top box: STB), PDA(Personal Digital Assistant), 셀폰(cellular telephone), 웹 기기(web appliance), 네트워크 라우터, 스위치 또는 브리지, 또는 이 디바이스에 의해 취해질 동작을 특정하는 명령 세트(순차 또는 그 밖의 것)를 실행할 수 있는 임의의 디바이스를 포함할 수 있다. 나아가, 단일 컴퓨터(900)만이 도시되어 있으나, "컴퓨터"라는 용어는 본 명세서에 설명된 방법 중 임의의 하나 이상을 수행하는 명령 세트(또는 다수의 세트)를 개별적으로 또는 공동으로 실행하는 임의의 디바이스 집합을 포함하는 것으로 또한 해석되어야 한다.
컴퓨터(900)는 하나 이상의 통신 프로토콜(예를 들어, USB(universal serial bus), IEEE 1394 등)을 사용하여 주변 디바이스와 통신하는 출력 제어기(928)를 더 포함할 수 있다. 출력 제어기(928)는 예를 들어, 컴퓨터(900)에 통신가능하게 연결된 프로그래밍 디바이스(930)에 이미지를 제공할 수 있다. 프로그래밍 디바이스(930)는 병렬 기계(예를 들어, 벙렬 기계(100), FSM 엔진(200))를 프로그래밍하도록 구성될 수 있다. 다른 예에서, 프로그래밍 디바이스(930)는 컴퓨터(900)와 통합되고 버스(908)에 연결되거나 또는 네트워크 인터페이스 디바이스(920) 또는 다른 디바이스를 통해 컴퓨터(900)와 통신할 수 있다.
컴퓨터 판독가능한 매체(924)가 단일 매체로 도시되어 있으나, "컴퓨터 판독가능한 매체"라는 용어는 하나 이상의 명령(924) 세트를 저장하는 단일 매체 또는 다수의 매체(예를 들어, 중앙집중된 또는 분산된 데이터베이스, 또는 연관된 캐시 및 서버, 및 또는 여러 유형의 저장 매체, 예를 들어, 프로세서(902), 레지스터, 메모리(904, 906), 및 저장 디바이스(916))를 포함하는 것으로 해석되어야 한다. "컴퓨터 판독가능한 매체"라는 용어는 컴퓨터에 의해 실행하기 위한 명령 세트를 저장, 인코딩 또는 운반할 수 있고, 컴퓨터로 하여금 본 발명의 방법 중 임의의 하나 이상의 것을 수행하게 하거나 또는 이 명령 세트에 의하여 사용되거나 이와 연관된 데이터 구조를 저장, 인코딩 또는 운반할 수 있는 임의의 매체를 포함하는 것으로 해석되어야 한다. "컴퓨터 판독가능한 매체"라는 용어는 솔리드 스테이트 메모리(solid-state memory), 광 매체, 및 자기 매체와 같은 유형적인 매체를 포함하나 이로 제한되지 않는 것으로 해석되어야 한다.
본 명세서의 특성과 개요를 독자들에게 확인할 수 있게 하는 요약을 요구하는 37 C.F.R. 1.72(b)항에 따라 요약이 제공된다. 이 요약은 청구의 범위 또는 의미를 제한하거나 해석하는데 사용되어서는 안 되는 것으로 이해된다. 이하 청구범위는 상세한 설명에 포함되며, 각 청구항은 별개의 실시형태로서 각자 존재한다.
예시적인 실시형태
실시형태 1은 소스 코드로부터 병렬 기계를 프로그래밍하도록 구성된 이미지를 생성하는 컴퓨터로 구현된 방법을 포함한다. 본 방법은, 소스 코드를 복수의 상호연결된 상태를 포함하는 오토마톤으로 변환하는 단계; 상기 오토마톤을 오토마톤의 상태에 대응하는 인스턴스를 포함하는 네트리스트로 변환하는 단계로서, 여기서 상기 인스턴스는 병렬 기계의 하드웨어 요소에 대응하고, 상기 오토마톤을 네트리스트로 변환하는 단계는 병렬 기계의 물리적 설계에 기초하여 상태를 서로 그룹화하는 단계를 포함하는 것인, 상기 네트리스트로 변환하는 단계; 및 상기 네트리스트를 상기 이미지로 변환하는 단계를 포함한다.
실시형태 2는 컴퓨터에 의해 실행될 때 컴퓨터로 하여금 동작을 수행하게 하는 명령을 포함하는 컴퓨터 판독가능한 매체를 포함한다. 이 동작은 소스 코드를 복수의 상호 연결된 상태를 포함하는 오토마톤으로 변환하는 단계; 상기 오토마톤을 상기 오토마톤의 상태에 대응하는 인스턴스를 포함하는 변환하는 단계로서, 상기 인스턴스는 병렬 기계의 하드웨어 요소에 대응하고, 상기 오토마톤을 네트리스트로 변환하는 단계는 병렬 기계의 물리적 설계에 기초하여 상태를 서로 그룹화하는 단계를 포함하는 것인, 상기 네트리스트로 변환하는 단계; 및 상기 네트리스트를 이미지로 변환하는 단계를 포함한다.
실시형태 3은 소프트웨어를 저장하는 메모리; 및 상기 메모리에 통신가능하게 연결된 프로세서를 포함하는 컴퓨터를 포함한다. 여기서 소프트웨어는 프로세서에 의해 실행될 때 프로세서로 하여금, 소스 코드를 복수의 상호 연결된 상태를 포함하는 오토마톤으로 변환하게 하며; 상기 오토마톤을 상기 오토마톤의 상태에 대응하는 인스턴스를 포함하는 네트리스트로 변환하게 하며 - 여기서 인스턴스는 병렬 기계의 하드웨어 요소에 대응하고, 상기 인스턴스는 복수의 제1 인스턴스와 2개 이상의 제1 인스턴스를 포함하는 그룹 인스턴스를 포함하며, 상기 오토마톤을 네트리스트로 변환하는 것은 미사용된 제1 인스턴스의 개수에 기초하여 그룹 인스턴스로 상태를 서로 그룹화하는 것을 포함함 -, 및 상기 네트리스트를 이미지로 변환하게 한다.
실시형태 4는 소스 코드를 복수의 상호연결된 상태를 포함하는 오토마톤으로 변환하며, 상기 오토마톤을 오토마톤의 상태에 대응하는 인스턴스를 포함하는 네트리스트로 변환하며 - 여기서 인스턴스는 병렬 기계의 하드웨어 요소에 대응하고, 상기 인스턴스는 복수의 제1 인스턴스와 2개 이상의 제1 인스턴스를 포함하는 그룹 인스턴스를 포함하며, 상기 오토마톤을 네트리스트로 변환하는 것은 미사용된 제1 인스턴스의 개수에 기초하여 그룹 인스턴스로 상태를 서로 그룹화하는 것을 포함함 -; 및 상기 네트리스트를 이미지로 변환하도록 구성된 컴퓨터를 포함한다. 본 시스템은 이미지를 병렬 기계에 로딩하도록 구성된 디바이스를 더 포함한다.
실시형태 5에서, 실시형태 1 내지 4 중 어느 하나의 주제는 인스턴스가 SME 하드웨어 요소에 대응하는 상태 기계 요소(SME) 인스턴스와, SME 그룹을 포함하는 하드웨어 요소에 대응하는 SME 그룹 인스턴스를 포함하며, 그룹화는 상태를 SME 그룹 인스턴스로 그룹화하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 6에서, 실시형태 1 내지 5 중 어느 하나의 주제는 물리적 설계가 SME의 그룹을 포함하는 하드웨어 요소의 물리적 설계를 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 7에서, 실시형태 1 내지 6 중 어느 하나의 주제는 물리적 설계가 SME 그룹을 포함하는 하드웨어 요소에서 SME에 입력 또는 출력 제한 중 하나를 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 8에서, 실시형태 1 내지 7 중 어느 하나의 주제는 물리적 설계가 SME의 그룹을 포함하는 하드웨어 요소에서 SME가 출력을 공유하는 제한을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 9에서, 실시형태 1 내지 8 중 어느 하나의 주제는 SME 그룹의 인스턴스가 2개의 SME 인스턴스를 포함하는 GOT(group of two) 인스턴스를 포함하고 물리적 설계가 각 GOT에서의 SME가 공통 출력에 연결되는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 10에서, 실시형태 1 내지 9 중 어느 하나의 주제는 오토마톤을 네트리스트로 변환하는 것이 상태 중 어느 것이 GOT 인스턴스로 서로 그룹화될 수 있는 것인지를 결정하고, 이 결정에 기초하여 상태를 쌍으로 형성하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 11에서, 실시형태 1 내지 10 중 어느 하나의 주제는 제1 상태와 제2 상태 중 어느 것도 오토마톤의 최종 상태에 있지 않고 제1 및 제2 상태 중 어느 하나가 제1 또는 제2 상태와는 다른 상태를 구동하지 않을 때 제1 및 제2 상태는 GOT 인스턴스로 서로 쌍으로 형성될 수 있는 것을 선택적으로 포함할 수 있다.
실시형태 12에서, 실시형태 1 내지 11 중 어느 하나의 주제는 제1 상태와 제2 상태 중 어느 것도 오토마톤의 최종 상태에 있지 않고 제1 및 제2 상태 모두가 동일한 외부 상태를 구동할 때 제1 및 제2 상태는 GOT 인스턴스로 서로 쌍으로 형성될 수 있는 것을 선택적으로 포함할 수 있다.
실시형태 13에서, 실시형태 1 내지 12 중 어느 하나의 주제는 제1 및 제2 상태 중 어느 하나가 오토마톤의 최종 상태에 있고 제1 및 제2 상태 중 다른 것은 외부 상태를 구동하지 않을 때 제1 및 제2 상태는 GOT 인스턴스로 서로 쌍으로 형성될 수 있는 것을 선택적으로 포함할 수 있다.
실시형태 14에서, 실시형태 1 내지 13 중 어느 하나의 주제는 제1 및 제2 상태 모두가 오토마톤의 최종 상태에 있고 제1 및 제2 상태 모두가 동일한 외부 상태를 구동할 때 제1 및 제2 상태는 GOT 인스턴스로 서로 쌍으로 형성될 수 있는 것을 선택적으로 포함할 수 있다.
실시형태 15에서 실시형태 1 내지 14 중 어느 하나의 주제는 상태 중 어느 것이 GOT 인스턴스로 서로 그룹화될 수 있는 것인지를 결정하는 것은 상기 상태 중 어느 것이 그래프 이론을 사용하여 GOT 인스턴스로 서로 그룹화될 수 있는 것인지를 결정하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 16에서, 실시형태 1 내지 15 중 어느 하나의 주제는 상기 상태 중 어느 것이 그래프 이론을 사용하여 GOT 인스턴스로 서로 그룹화될 수 있는 것인지를 결정하는 것은 상기 상태 중 어느 것이 최대 매칭을 식별하는 그래프 이론을 사용하여 GOT 인스턴스로 서로 그룹화될 수 있는 것인지를 결정하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 17에서, 실시형태 1 내지 16 중 어느 하나의 주제는 이미지를 발행하는 것을 선택적으로 포함할 수 있다.
실시형태 18에서, 실시형태 1 내지 17 중 어느 하나의 주제는 인스턴스가 일반 목적 인스턴스와 특수 목적 인스턴스를 포함하고, 일반 목적 인스턴스는 오토마톤의 일반 목적 상태에 대응하고 특수 목적 인스턴스는 오토마톤의 특수 목적 상태에 대응하는 것을 선택적으로 포함할 수 있다.
실시형태 19에서, 실시형태 1 내지 18 중 어느 하나의 주제는 일반 목적 인스턴스에 대응하는 하드웨어 요소가 상태 기계 요소(SME)와 GOT를 포함하고 특수 목적 인스턴스에 대응하는 하드웨어 요소가 카운터와 논리 요소를 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 20에서, 실시형태 1 내지 19 중 어느 하나의 주제는 오토마톤이 균일한 오토마톤인 것을 선택적으로 포함할 수 있다.
실시형태 21에서, 실시형태 1 내지 20 중 어느 하나의 주제는 오토마톤을 네트리스트로 변환하는 것은 오토마톤의 각 상태를 하드웨어 요소에 대응하는 인스턴스로 맵핑하고 인스턴스들 사이의 연결을 결정하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 22에서, 실시형태 1 내지 21 중 어느 하나의 주제는 네트리스트는 하드웨어 요소들 간 전도체를 나타내는 인스턴스들 간 복수의 연결을 더 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 23에서, 실시형태 1 내지 22 중 어느 하나의 주제는 오토마톤을 네트리스트로 변환하는 것은 오토마톤을 시작 상태를 제외하고는 오토마톤의 상태에 대응하는 인스턴스를 포함하는 네트리스트로 변환하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 24에서, 실시형태 1 내지 23 중 어느 하나의 주제는 네트리스트의 인스턴스에 대응하는 하드웨어 요소의 병렬 기계의 위치를 결정하는 것을 선택적으로 포함할 수 있다.
실시형태 25에서, 실시형태 1 내지 24 중 어느 하나의 주제는 상태를 서로 그룹화하는 것은 일반 목적 요소의 그룹을 포함하는 하드웨어 요소의 물리적 설계에 기초하여 상태를 서로 그룹화하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 26에서, 실시형태 1 내지 25 중 어느 하나의 주제는 병렬 기계의 전도체 중 어느 것이 하드웨어 요소를 연결하는데 사용될 수 있는 것인지를 결정하고, 이 병렬 기계의 프로그래밍가능한 스위치에 대한 설정을 결정하는 것을 선택적으로 포함하고 상기 프로그래밍가능한 스위치는 하드웨어 요소들을 서로 선택적으로 연결하도록 구성된 것을 선택적으로 포함할 수 있다.
실시형태 27에서, 실시형태 1 내지 26 중 어느 하나의 주제는 그룹 인스턴스가 GOT 인스턴스를 포함하고 상태를 그룹화하는 것은 상태를 쌍을 이루는 상태가 구동하는 상태가 어느 것인지의 함수로서 쌍을 형성하는 것을 선택적으로 포함할 수 있다.
실시형태 28에서, 실시형태 1 내지 27 중 어느 하나의 주제는 다수의 미사용된 제1 인스턴스에 기초하여 상태를 그룹 인스턴스로 그룹화하는 것은 제1 상태와 제2 상태가 다음 경우의 조건, 즉 제1 상태와 제2 상태 중 어느 것도 오토마톤에서 최종 상태에 있지 않고 제1 상태와 제2 상태 중 하나는 제1 또는 제2 상태와는 다른 상태를 구동하지 않는 경우; 제1 상태와 제2 상태 중 어느 것도 오토마톤에서 최종 상태에 있지 않고, 제1 상태와 제2 상태 모두가 동일한 외부 상태를 구동하는 경우; 제1 상태 또는 제2 상태 중 어느 하나는 최종 상태에 있고, 최종 상태에 있지 않는 제1 상태 또는 제2 상태는 제1 상태 또는 제2 상태를 제외하고는 전혀 상태를 구동하지 않는 경우; 제1 상태 및 제2 상태 모두가 최종 상태에 있고 제1 상태와 제2 상태 모두가 동일한 외부 상태를 구동하는 경우의 조건에 기초하여 쌍으로 이루어질 수 있을지를 결정하는 것을 선택적으로 포함할 수 있다.
실시형태 29에서, 실시형태 1 내지 28 중 어느 하나의 주제는 오토마톤을 네트리스트로 변환하는 것은 상태를 그래프로 모델링하고 - 이 그래프의 정점은 상태에 대응하고 이 그래프의 에지는 상태의 가능한 쌍에 대응함 -; 이 그래프에 대해 매칭 정점을 결정하며; 및 매칭 정점에 대응하는 상태를 쌍으로 형성하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 30에서, 실시형태 1 내지 29 중 어느 하나의 주제는 오토마톤을 네트리스트로 변환하는 것은 그래프에 대해 최대 매칭을 결정하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 31에서, 실시형태 1 내지 30 중 어느 하나의 주제는 오토마톤을 네트리스트로 변환하는 것은 매칭 정점에 대응하는 상태의 각 세트를 쌍으로 형성하는 것과; 매칭되지 않은 정점에 대응하는 각 상태를 GOT 인스턴스의 하나의 SME 인스턴스가 미사용된 GOT 인스턴스로 맵핑하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 32에서, 실시형태 1 내지 31 중 어느 하나의 주제는 상태를 서로 그룹화하는 것은 쌍으로 형성된 상태가 구동하는 상태가 어느 것인지의 함수로서 상태를 쌍으로 형성하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 33에서, 실시형태 1 내지 32 중 어느 하나의 주제는 미사용된 제1 인스턴스의 수에 기초하여 그룹 인스턴스로 상태를 서로 그룹화하는 것은 다음 경우의 조건, 즉 제1 상태와 제2 상태 중 어느 것도 오토마톤에서 최종 상태에 있지 않고 제1 상태와 제2 상태 중 어느 하나는 제1 또는 제2 상태와는 다른 상태를 구동하지 않는 경우; 제1 상태와 제2 상태 중 어느 것도 오토마톤에서 최종 상태에 있지 않고 제1 상태와 제2 상태 모두가 동일한 외부 상태를 구동하는 경우; 제1 상태 또는 제2 상태 중 어느 하나는 최종 상태에 있고, 최종 상태에 있지 않는 제1 상태 또는 제2 상태는 이 제1 상태나 제2 상태를 제외하고는 전혀 상태를 구동하지 않는 경우; 및 제1 상태와 제2 상태 모두가 최종 상태에 있고 제1 상태와 제2 상태 모두가 동일한 외부 상태를 구동하는 경우의 조건에 기초하여 제1 상태와 제2 상태가 쌍으로 형성될 수 있는지를 결정하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 34에서, 실시형태 1 내지 33 중 어느 하나의 주제는 미사용된 제1 인스턴스의 수에 기초하여 그룹 인스턴스로 상태를 서로 그룹화하는 것은 상태를 그래프로 모델링하고 - 그래프의 정점은 상태에 대응하고, 그래프의 에지는 상태의 가능한 쌍에 대응함 -; 그래프에 대해 매칭 정점을 결정하고; 및 매칭 정점에 대응하는 상태를 쌍으로 형성하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 35에서, 실시형태 1 내지 34 중 어느 하나의 주제는 미사용된 제1 인스턴스의 수에 기초하여 그룹 인스턴스로 상태를 서로 그룹화하는 것은 그래프에 대해 최대 매칭을 결정하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 36에서, 실시형태 1 내지 35 중 어느 하나의 주제는 미사용된 제1 인스턴스의 수에 기초하여 그룹 인스턴스로 상태를 서로 그룹화하는 것은 매칭하는 정점에 대응하는 각 상태 세트를 쌍으로 형성하고; 매칭되지 않은 정점에 대응하는 각 상태를 GOT 인스턴스의 하나의 SME 인스턴스가 미사용된 GOT 인스턴스로 맵핑하는 것을 포함하는 것을 선택적으로 포함할 수 있다.
실시형태 37에서, 실시형태 1 내지 36 중 어느 하나의 주제는 디바이스가 병렬 기계에서 2개의 하드웨어 요소의 그룹으로 각 상태 쌍을 구현하도록 구성된 것을 선택적으로 포함할 수 있다.
실시형태 38에서, 실시형태 1 내지 37 중 어느 것의 공정에 의하여 생산된 이미지에 의하여 프로그래밍된 병렬 기계를 포함한다.

Claims (38)

  1. 소스 코드로부터 병렬 기계(parallel machine)를 프로그래밍하도록 구성된 이미지를 생성하는 컴퓨터로 구현되는 방법으로서,
    컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드를 복수의 상호연결된 상태를 포함하는 오토마톤(automaton)으로 변환하는 단계;
    상기 오토마톤을 네트리스트(netlist)로 변환하는 단계로서, 상기 네트리스트는 상기 오토마톤의 상태에 대응하는 인스턴스(instance)를 포함하고, 상기 인스턴스는 상기 병렬 기계의 하드웨어 요소에 대응하고, 상기 오토마톤을 네트리스트로 변환하는 단계는 상기 병렬 기계의 물리적 설계에 기초하여 상기 오토마톤의 상태를 함께 그룹화하는 단계를 포함하는 것인, 상기 네트리스트로 변환하는 단계; 및
    상기 네트리스트를 상기 이미지로 변환하는 단계로서, 상기 이미지는 상기 네트리스트의 상기 인스턴스에 대응하도록 상기 병렬 기계를 프로그래밍하기 위한 컴파일된 바이너리 데이터를 포함하여, 상기 이미지가 상기 병렬 기계에 로딩되었을 때 상기 컴파일된 바이너리 데이터는 상기 컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드에 의해 특정된 기능을 제공하기 위해 상기 병렬 기계를 프로그래밍하도록 구성되게 하는 것인, 상기 이미지로 변환하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서, 상기 네트리스트의 상기 인스턴스는 상태 기계 요소(state machine element: SME) 하드웨어 요소에 대응하는 상태 기계 요소(SME) 인스턴스와, SME 그룹을 포함하는 하드웨어 요소에 대응하는 SME 그룹 인스턴스를 포함하고, 상기 오토마톤의 상태를 함께 그룹화하는 단계는 상기 오토마톤의 상태를 SME 그룹 인스턴스로 그룹화하는 단계를 포함하는 것인 방법.
  3. 제2항에 있어서, 상기 오토마톤의 상태를 함께 그룹화하는데 사용되는 상기 물리적 설계는 SME 그룹을 포함하는 상기 하드웨어 요소의 물리적 설계를 포함하는 것인 방법.
  4. 제3항에 있어서, 상기 오토마톤의 상태를 함께 그룹화하는데 사용되는 상기 물리적 설계는 SME 그룹을 포함하는 상기 하드웨어 요소 내 상기 SME에 대해 입력 또는 출력 제한 중 하나를 포함하는 것인 방법.
  5. 제4항에 있어서, 상기 오토마톤의 상태를 함께 그룹화하는데 사용되는 상기 물리적 설계는 SME 그룹을 포함하는 상기 하드웨어 요소 내 상기 SME가 출력을 공유하는 제한을 포함하는 것인 방법.
  6. 제2항에 있어서, SME 그룹 인스턴스는 2개의 SME 인스턴스를 포함하는 2개의 그룹(group of two: GOT) 인스턴스를 포함하고, 상기 오토마톤의 상태를 함께 그룹화하는데 사용되는 상기 물리적 설계는 각 GOT 내 상기 SME가 공통 출력에 연결되는 제한을 포함하는 것인 방법.
  7. 제6항에 있어서, 상기 오토마톤을 네트리스트로 변환하는 단계는,
    상기 오토마톤의 상기 상태 중 어느 것이 GOT 인스턴스로 함께 그룹화될 수 있는 것인지를 결정하는 단계; 및
    상기 결정에 기초하여 상기 오토마톤의 상기 상태를 쌍으로 형성하는 단계를 포함하는 것인 방법.
  8. 제7항에 있어서, 상기 오토마톤의 제1 상태와 제2 상태 중 어느 것도 상기 오토마톤의 최종 상태에 있지 않고 상기 오토마톤의 상기 제1 및 제2 상태 중 어느 하나는 상기 오토마톤의 상기 제1 또는 제2 상태와는 다른 상태를 구동하지 않을 때 상기 오토마톤의 상기 제1 상태와 제2 상태는 GOT 인스턴스로 함께 쌍으로 형성될 수 있는 것인 방법.
  9. 제7항에 있어서, 상기 오토마톤의 제1 상태와 제2 상태 중 어느 것도 상기 오토마톤의 최종 상태에 있지 않고 상기 오토마톤의 상기 제1 및 제2 상태 모두가 동일한 외부 상태를 구동할 때 상기 오토마톤의 상기 제1 및 제2 상태는 GOT 인스턴스로 함께 쌍으로 형성될 수 있는 것인 방법.
  10. 제7항에 있어서, 상기 오토마톤의 제1 상태와 제2 상태 중 어느 하나가 상기 오토마톤의 최종 상태에 있고 상기 오토마톤의 상기 제1 및 제2 상태 중 다른 것은 외부 상태를 구동하지 않을 때 상기 오토마톤의 상기 제1 및 제2 상태는 GOT 인스턴스로 함께 쌍으로 형성될 수 있는 것인 방법.
  11. 제7항에 있어서, 상기 오토마톤의 제1 및 제2 상태 모두가 상기 오토마톤의 최종 상태에 있고 상기 오토마톤의 상기 제1 및 제2 상태 모두가 동일한 외부 상태를 구동할 때 상기 오토마톤의 상기 제1 및 제2 상태는 GOT 인스턴스로 함께 쌍으로 형성될 수 있는 것인 방법.
  12. 제7항에 있어서, 상기 오토마톤의 상기 상태 중 어느 것이 GOT 인스턴스로 함께 그룹화될 수 있는 것인지를 결정하는 단계는 상기 오토마톤의 상기 상태 중 어느 것이 그래프 이론을 사용하여 GOT 인스턴스로 함께 그룹화될 수 있는 것인지를 결정하는 단계를 포함하는 것인 방법.
  13. 제12항에 있어서, 상기 오토마톤의 상기 상태 중 어느 것이 그래프 이론을 사용하여 GOT 인스턴스로 함께 그룹화될 수 있는 것인지를 결정하는 단계는 상기 오토마톤의 상기 상태 중 어느 것이 최대 매칭을 식별하는 그래프 이론을 사용하여 GOT 인스턴스로 함께 그룹화될 수 있는 것인지를 결정하는 단계를 포함하는 것인 방법.
  14. 제1항에 있어서, 이미지를 발행하는 단계를 더 포함하는 방법.
  15. 제1항에 있어서, 상기 네트리스트의 상기 인스턴스는 일반 목적 인스턴스와 특수 목적 인스턴스를 포함하며, 상기 일반 목적 인스턴스는 상기 오토마톤의 일반 목적 상태에 대응하고, 상기 특수 목적 인스턴스는 상기 오토마톤의 특수 목적 상태에 대응하는 것인 방법.
  16. 제15항에 있어서, 상기 일반 목적 인스턴스에 대응하는 상기 하드웨어 요소는 상태 기계 요소(SME)와 GOT를 포함하며, 상기 특수 목적 인스턴스에 대응하는 상기 하드웨어 요소는 카운터와 논리 요소를 포함하는 것인 방법.
  17. 제1항의 방법에 의해 생성된 상기 이미지에 의해 프로그래밍된 병렬 기계.
  18. 일시적 전파 신호(transitory propagating signal)가 아닌 컴퓨터 판독가능한 매체로서, 상기 컴퓨터 판독가능한 매체는 명령을 포함하고, 상기 명령은 컴퓨터에 의해 실행될 때 상기 컴퓨터로 하여금 하기 동작, 즉
    컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드를 복수의 상호연결된 상태를 포함하는 오토마톤(automaton)으로 변환하는 동작;
    상기 오토마톤을 네트리스트로 변환하는 동작으로서, 상기 네트리스트는 상기 오토마톤의 상태에 대응하는 인스턴스를 포함하고, 상기 인스턴스는 병렬 기계의 하드웨어 요소에 대응하고, 상기 오토마톤을 네트리스트로 변환하는 동작은 상기 병렬 기계의 물리적 설계에 기초하여 상기 오토마톤의 상태를 함께 그룹화하는 동작을 포함하는 것인, 상기 네트리스트로 변환하는 동작; 및
    상기 네트리스트를 이미지로 변환하는 동작으로서, 상기 이미지는 상기 네트리스트의 상기 인스턴스에 대응하도록 상기 병렬 기계를 프로그래밍하기 위한 컴파일된 바이너리 데이터를 포함하여, 상기 이미지가 상기 병렬 기계에 로딩되었을 때 상기 컴파일된 바이너리 데이터는 상기 컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드에 의해 특정된 기능을 제공하기 위해 상기 병렬 기계를 프로그래밍하도록 구성되게 하는 것인, 상기 이미지로 변환하는 동작
    을 수행하게 하는 것인 컴퓨터 판독가능한 매체.
  19. 제18항에 있어서, 상기 오토마톤은 균일한 오토마톤인 것인 컴퓨터 판독가능한 매체.
  20. 제18항에 있어서, 상기 오토마톤을 네트리스트로 변환하는 동작은 상기 오토마톤의 각 상태를 상기 하드웨어 요소에 대응하는 인스턴스로 맵핑하는 동작과, 상기 인스턴스들 간에 연결을 결정하는 동작을 포함하는 것인 컴퓨터 판독가능한 매체.
  21. 제18항에 있어서, 상기 네트리스트는 상기 하드웨어 요소들 사이의 전도체를 나타내는 상기 인스턴스들 사이의 복수의 연결부를 더 포함하는 것인 컴퓨터 판독가능한 매체.
  22. 제18항에 있어서, 상기 오토마톤을 네트리스트로 변환하는 동작은 상기 오토마톤을, 시작 상태를 제외하고는 상기 오토마톤의 상태에 대응하는 인스턴스를 포함하는 네트리스트로 변환하는 동작을 포함하는 것인 컴퓨터 판독가능한 매체.
  23. 제18항에 있어서, 상기 명령은, 상기 컴퓨터로 하여금, 상기 네트리스트의 인스턴스에 대응하는 상기 하드웨어 요소의 상기 병렬 기계 내 위치를 결정하는 동작을 수행하게 하는 것인 컴퓨터 판독가능한 매체.
  24. 제23항에 있어서, 상기 오토마톤의 상기 상태를 함께 그룹화하는 동작은 일반 목적 요소의 그룹을 포함하는 하드웨어 요소의 물리적 설계에 기초하여 상기 오토마톤의 상기 상태를 함께 그룹화하는 동작을 포함하는 것인 컴퓨터 판독가능한 매체.
  25. 제23항에 있어서, 상기 명령은, 상기 컴퓨터로 하여금,
    상기 병렬 기계의 전도체 중 어느 것이 상기 하드웨어 요소를 연결하는데 사용될 것인지를 결정하는 동작; 및
    상기 병렬 기계의 프로그래밍가능한 스위치에 대한 설정을 결정하는 동작을 수행하게 하며,
    상기 프로그래밍 가능한 스위치는 상기 하드웨어 요소를 서로 선택적으로 연결하도록 구성되는 것인 컴퓨터 판독가능한 매체.
  26. 컴퓨터로서,
    소프트웨어를 저장한 메모리; 및
    상기 메모리에 통신가능하게 연결된 프로세서를 포함하며,
    상기 소프트웨어는, 상기 프로세서에 의해 실행될 때, 상기 프로세서로 하여금,
    컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드를 복수의 상호연결된 상태를 포함하는 오토마톤으로 변환하는 동작;
    상기 오토마톤을 네트리스트로 변환하는 동작으로서, 상기 네트리스트는 상기 오토마톤의 상태에 대응하는 인스턴스를 포함하고, 상기 인스턴스는 병렬 기계의 하드웨어 요소에 대응하고, 상기 인스턴스는 복수의 제1 인스턴스와 2개 이상의 제1 인스턴스를 포함하는 그룹 인스턴스를 포함하고, 상기 오토마톤을 네트리스트로 변환하는 동작은 미사용된 제1 인스턴스의 수에 기초하여 그룹 인스턴스로 상기 오토마톤의 상태를 함께 그룹화하는 동작을 포함하는 것인, 상기 네트리스트로 변환하는 동작; 및
    상기 네트리스트를 이미지로 변환하는 동작으로서, 상기 이미지는 상기 네트리스트의 상기 인스턴스에 대응하도록 상기 병렬 기계를 프로그래밍하기 위한 컴파일된 바이너리 데이터를 포함하여, 상기 이미지가 상기 병렬 기계에 로딩되었을 때 상기 컴파일된 바이너리 데이터는 상기 컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드에 의해 특정된 기능을 제공하기 위해 상기 병렬 기계를 프로그래밍하도록 구성되게 하는 것인, 상기 이미지로 변환하는 동작
    을 수행하게 하는 것인 컴퓨터.
  27. 제26항에 있어서, 상기 그룹 인스턴스는 2개의 그룹(group of two: GOT) 인스턴스를 포함하고, 상기 오토마톤의 상태를 그룹화하는 동작은 쌍을 이루는 상태가 구동하는 상태가 어느 것인지에 대한 함수로서 상기 오토마톤의 상태를 쌍으로 형성하는 동작을 포함하는 것인 컴퓨터.
  28. 제27항에 있어서, 미사용된 제1 인스턴스의 수에 기초하여 그룹 인스턴스로 상기 오토마톤의 상태를 그룹화하는 동작은,
    하기 경우의 조건, 즉
    제1 상태와 제2 상태 중 어느 것도 상기 오토마톤에서 최종 상태에 있지 않고 상기 제1 상태와 제2 상태 중 어느 하나는 상기 제1 또는 제2 상태와는 다른 상태를 구동하지 않는 경우;
    상기 제1 상태와 제2 상태 중 어느 것도 상기 오토마톤에서 최종 상태에 있지 않고 상기 제1 상태와 제2 상태 모두가 동일한 외부 상태를 구동하는 경우;
    상기 제1 상태 또는 제2 상태 중 어느 하나가 최종 상태에 있고 최종 상태에 있지 않은 상기 제1 상태 또는 제2 상태는 상기 제1 상태 또는 제2 상태를 제외하고는 상태를 전혀 구동하지 않는 경우; 및
    상기 제1 상태와 제2 상태 모두가 최종 상태에 있고, 상기 제1 상태와 제2 상태 모두는 동일한 외부 상태를 구동하는 경우의 조건에 기초하여 상기 오토마톤의 상기 제1 상태와 제2 상태가 쌍으로 형성될 수 있는지 여부를 결정하는 동작을 포함하는 것인 컴퓨터.
  29. 제26항에 있어서, 상기 오토마톤을 네트리스트로 변환하는 동작은,
    상기 오토마톤의 상기 상태를 그래프로 모델링하는 동작;
    상기 그래프에 대해 매칭 정점을 결정하는 동작; 및
    상기 매칭 정점에 대응하는 상기 오토마톤의 상태를 쌍으로 형성하는 동작을 포함하며,
    상기 그래프의 정점은 상태에 대응하고, 상기 그래프의 에지는 상기 오토마톤의 상기 상태의 가능한 쌍에 대응하는 것인 컴퓨터.
  30. 제29항에 있어서, 상기 오토마톤을 네트리스트로 변환하는 동작은 상기 그래프에 대한 최대 매칭을 결정하는 동작을 포함하는 것인 컴퓨터.
  31. 제30항에 있어서, 상기 오토마톤을 네트리스트로 변환하는 동작은,
    매칭 정점에 대응하는 상기 오토마톤의 각 상태 세트를 쌍으로 형성하는 동작; 및
    매칭되지 않은 정점에 대응하는 상기 오토마톤의 각 상태를 GOT 인스턴스의 하나의 SME 인스턴스가 미사용된 GOT 인스턴스로 맵핑하는 동작을 포함하는 것인 컴퓨터.
  32. 시스템으로서,
    컴퓨터와 디바이스를 포함하되,
    상기 컴퓨터는,
    컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드를 복수의 상호연결된 상태를 포함하는 오토마톤으로 변환하는 동작;
    상기 오토마톤을 네트리스트로 변환하는 동작으로서, 상기 네트리스트는 상기 오토마톤의 상태에 대응하는 인스턴스를 포함하고, 상기 인스턴스는 병렬 기계의 하드웨어 요소에 대응하고, 상기 인스턴스는 복수의 제1 인스턴스와 2개 이상의 제1 인스턴스를 포함하는 그룹 인스턴스를 포함하며, 상기 오토마톤을 네트리스트로 변환하는 동작은 미사용된 제1 인스턴스의 수에 기초하여 상기 오토마톤의 상태를 그룹 인스턴스로 함께 그룹화하는 동작을 포함하는 것인, 상기 네트리스트로 변환하는 동작; 및
    상기 네트리스트를 이미지로 변환하는 동작으로서, 상기 이미지는 상기 네트리스트의 상기 인스턴스에 대응하도록 상기 병렬 기계를 프로그래밍하기 위한 컴파일된 바이너리 데이터를 포함하여, 상기 이미지가 상기 병렬 기계에 로딩되었을 때 상기 컴파일된 바이너리 데이터는 상기 컴파일되지 않은 실행가능한 소프트웨어 애플리케이션의 소스 코드에 의해 특정된 기능을 제공하기 위해 상기 병렬 기계를 프로그래밍하도록 구성되게 하는 것인, 상기 이미지로 변환하는 동작
    을 수행하도록 구성되고,
    상기 디바이스는 상기 이미지를 상기 병렬 기계에 로딩하도록 구성된 것인 시스템.
  33. 제32항에 있어서, 상태를 함께 그룹화하는 동작은 쌍을 이루는 상태가 구동하는 상태가 어느 것인지에 대한 함수로서 상기 오토마톤의 상태를 쌍으로 형성하는 동작을 포함하는 것인 시스템.
  34. 제32항에 있어서, 미사용된 제1 인스턴스의 수에 기초하여 상기 오토마톤의 상태를 그룹 인스턴스로 함께 그룹화하는 동작은,
    하기 경우의 조건, 즉
    제1 상태와 제2 상태 중 어느 것도 상기 오토마톤에서 최종 상태에 있지 않고 상기 제1 상태와 제2 상태 중 어느 하나는 상기 제1 또는 제2 상태와는 다른 상태를 구동하지 않는 경우;
    상기 제1 상태와 제2 상태 중 어느 것도 상기 오토마톤에서 최종 상태에 있지 않고, 상기 제1 상태와 제2 상태 모두는 동일한 외부 상태를 구동하는 경우;
    상기 제1 상태 또는 제2 상태 중 어느 하나는 최종 상태에 있고 최종 상태에 있지 않은 상기 제1 상태 또는 제2 상태는 상기 제1 상태 또는 제2 상태를 제외하고는 상태를 전혀 구동하지 않는 경우; 및
    상기 제1 상태와 제2 상태 모두가 최종 상태에 있고 상기 제1 상태와 제2 상태 모두는 동일한 외부 상태를 구동하는 경우의 조건
    에 기초하여 상기 오토마톤의 제1 상태와 상기 오토마톤의 제2 상태가 쌍으로 형성될 수 있는지 여부를 결정하는 동작을 포함하는 것인 시스템.
  35. 제32항에 있어서, 미사용된 제1 인스턴스의 수에 기초하여 상기 오토마톤의 상태를 그룹 인스턴스로 함께 그룹화하는 동작은,
    상기 상태를 그래프로 모델링하는 동작으로서, 상기 그래프의 정점은 상태에 대응하고, 상기 그래프의 에지는 상기 상태의 가능한 쌍에 대응하는 것인, 모델링하는 동작;
    상기 그래프에 대한 매칭 정점을 결정하는 동작; 및
    상기 매칭 정점에 대응하는 상태를 쌍으로 형성하는 동작을 포함하는 것인 시스템.
  36. 제35항에 있어서, 미사용된 제1 인스턴스의 수에 기초하여 상기 오토마톤의 상태를 그룹 인스턴스로 함께 그룹화하는 동작은 상기 그래프에 대한 최대 매칭을 결정하는 동작을 포함하는 것인 시스템.
  37. 제36항에 있어서, 미사용된 제1 인스턴스의 수에 기초하여 상기 오토마톤의 상태를 그룹 인스턴스로 함께 그룹화하는 동작은,
    매칭 정점에 대응하는 상기 오토마톤의 각 상태 세트를 쌍으로 형성하는 동작; 및
    매칭되지 않는 정점에 대응하는 상기 오토마톤의 각 상태를 GOT 인스턴스의 하나의 SME 인스턴스가 미사용된 GOT 인스턴스로 맵핑하는 동작을 포함하는 것인 시스템.
  38. 제32항에 있어서, 상기 디바이스는 상기 병렬 기계의 2개의 그룹(GOT) 하드웨어 요소로 상기 오토마톤의 상태의 각 쌍을 구현하도록 구성된 것인 시스템.
KR1020137021925A 2011-01-25 2012-01-24 요소 이용을 위한 상태 그룹화 KR101551045B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161436075P 2011-01-25 2011-01-25
US61/436,075 2011-01-25
PCT/US2012/022444 WO2012103151A2 (en) 2011-01-25 2012-01-24 State grouping for element utilization

Publications (2)

Publication Number Publication Date
KR20140005258A KR20140005258A (ko) 2014-01-14
KR101551045B1 true KR101551045B1 (ko) 2015-09-07

Family

ID=46545132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137021925A KR101551045B1 (ko) 2011-01-25 2012-01-24 요소 이용을 위한 상태 그룹화

Country Status (7)

Country Link
US (2) US8788991B2 (ko)
EP (1) EP2668576B1 (ko)
JP (1) JP5763784B2 (ko)
KR (1) KR101551045B1 (ko)
CN (1) CN103430148B (ko)
TW (1) TWI512625B (ko)
WO (1) WO2012103151A2 (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
US7970964B2 (en) 2008-11-05 2011-06-28 Micron Technology, Inc. Methods and systems to accomplish variable width data input
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US8402188B2 (en) 2008-11-10 2013-03-19 Micron Technology, Inc. Methods and systems for devices with a self-selecting bus decoder
US9348784B2 (en) 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US9164945B2 (en) 2008-12-01 2015-10-20 Micron Technology, Inc. Devices, systems, and methods to synchronize parallel processing of a single data stream
US8140780B2 (en) 2008-12-31 2012-03-20 Micron Technology, Inc. Systems, methods, and devices for configuring a device
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US9836555B2 (en) 2009-06-26 2017-12-05 Micron Technology, Inc. Methods and devices for saving and/or restoring a state of a pattern-recognition processor
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US9323994B2 (en) * 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
JP5763783B2 (ja) 2011-01-25 2015-08-12 マイクロン テクノロジー， インク． 正規表現をコンパイルするための方法および装置
CN103443767B (zh) 2011-01-25 2016-01-20 美光科技公司 展开量化以控制自动机的入度和/或出度
EP2668574B1 (en) 2011-01-25 2021-11-24 Micron Technology, INC. Utilizing special purpose elements to implement a fsm
WO2012103151A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. State grouping for element utilization
US9443156B2 (en) 2011-12-15 2016-09-13 Micron Technology, Inc. Methods and systems for data analysis in a state machine
US8593175B2 (en) 2011-12-15 2013-11-26 Micron Technology, Inc. Boolean logic in a state machine lattice
US8680888B2 (en) 2011-12-15 2014-03-25 Micron Technologies, Inc. Methods and systems for routing in a state machine
US8782624B2 (en) 2011-12-15 2014-07-15 Micron Technology, Inc. Methods and systems for detection in a state machine
US8648621B2 (en) 2011-12-15 2014-02-11 Micron Technology, Inc. Counter operation in a state machine lattice
US20130275709A1 (en) 2012-04-12 2013-10-17 Micron Technology, Inc. Methods for reading data from a storage buffer including delaying activation of a column select
US9235798B2 (en) 2012-07-18 2016-01-12 Micron Technology, Inc. Methods and systems for handling data received by a state machine engine
US9304968B2 (en) 2012-07-18 2016-04-05 Micron Technology, Inc. Methods and devices for programming a state machine engine
US9524248B2 (en) 2012-07-18 2016-12-20 Micron Technology, Inc. Memory management for a hierarchical memory system
US9389841B2 (en) 2012-07-18 2016-07-12 Micron Technology, Inc. Methods and systems for using state vector data in a state machine engine
US9501131B2 (en) 2012-08-31 2016-11-22 Micron Technology, Inc. Methods and systems for power management in a pattern recognition processing system
US9075428B2 (en) 2012-08-31 2015-07-07 Micron Technology, Inc. Results generation for state machine engines
US9063532B2 (en) 2012-08-31 2015-06-23 Micron Technology, Inc. Instruction insertion in state machine engines
GB2511072A (en) * 2013-02-22 2014-08-27 Ibm Non-deterministic finite state machine module for use in a regular expression matching system
US9448965B2 (en) 2013-03-15 2016-09-20 Micron Technology, Inc. Receiving data streams in parallel and providing a first portion of data to a first state machine engine and a second portion to a second state machine
US9703574B2 (en) 2013-03-15 2017-07-11 Micron Technology, Inc. Overflow detection and correction in state machine engines
US11366675B2 (en) 2014-12-30 2022-06-21 Micron Technology, Inc. Systems and devices for accessing a state machine
US10430210B2 (en) 2014-12-30 2019-10-01 Micron Technology, Inc. Systems and devices for accessing a state machine
WO2016109571A1 (en) 2014-12-30 2016-07-07 Micron Technology, Inc Devices for time division multiplexing of state machine engine signals
US10691964B2 (en) 2015-10-06 2020-06-23 Micron Technology, Inc. Methods and systems for event reporting
US10846103B2 (en) 2015-10-06 2020-11-24 Micron Technology, Inc. Methods and systems for representing processing resources
US10977309B2 (en) 2015-10-06 2021-04-13 Micron Technology, Inc. Methods and systems for creating networks
US10146555B2 (en) 2016-07-21 2018-12-04 Micron Technology, Inc. Adaptive routing to avoid non-repairable memory and logic defects on automata processor
US10268602B2 (en) 2016-09-29 2019-04-23 Micron Technology, Inc. System and method for individual addressing
US10019311B2 (en) 2016-09-29 2018-07-10 Micron Technology, Inc. Validation of a symbol response memory
US10929764B2 (en) 2016-10-20 2021-02-23 Micron Technology, Inc. Boolean satisfiability
US10592450B2 (en) 2016-10-20 2020-03-17 Micron Technology, Inc. Custom compute cores in integrated circuit devices
US9996328B1 (en) * 2017-06-22 2018-06-12 Archeo Futurus, Inc. Compiling and optimizing a computer code by minimizing a number of states in a finite machine corresponding to the computer code
US10481881B2 (en) * 2017-06-22 2019-11-19 Archeo Futurus, Inc. Mapping a computer code to wires and gates
DE102018100423A1 (de) * 2018-01-10 2019-07-11 Dspace Digital Signal Processing And Control Engineering Gmbh Inkrementelles Generieren einer FPGA Implementierung mit Graphen-basierter Ähnlichkeitssuche
TWI755112B (zh) * 2020-10-23 2022-02-11 財團法人工業技術研究院 電腦程式碼之優化方法、優化系統及應用其之電子裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784298A (en) 1993-10-15 1998-07-21 International Business Machines Corporation Apparatus and method for using finite state machines (FSMs) to monitor a serial data stream for characteristic patterns
US20030145304A1 (en) 2002-01-22 2003-07-31 Carter Richard J. Algorithm-to-hardware system and method for creating a digital circuit
US20050268258A1 (en) 2004-06-01 2005-12-01 Tera Systems, Inc. Rule-based design consultant and method for integrated circuit design
US20100325633A1 (en) 2009-06-19 2010-12-23 Microsoft Corporation Searching Regular Expressions With Virtualized Massively Parallel Programmable Hardware

Family Cites Families (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081608A (en) 1988-04-18 1992-01-14 Matsushita Electric Industrial Co., Ltd. Apparatus for processing record-structured data by inserting replacement data of arbitrary length into selected data fields
JP3130326B2 (ja) 1991-03-20 2001-01-31 富士通株式会社 階層ネットワーク構成演算素子
US5537580A (en) 1994-12-21 1996-07-16 Vlsi Technology, Inc. Integrated circuit fabrication using state machine extraction from behavioral hardware description language
US5831853A (en) 1995-06-07 1998-11-03 Xerox Corporation Automatic construction of digital controllers/device drivers for electro-mechanical systems using component models
US5729678A (en) 1996-03-04 1998-03-17 Ag Communication Systems Corporation Bus monitor system
AU5355098A (en) * 1996-11-14 1998-06-03 Alcatel Usa Sourcing, L.P. Generic software state machine and method of constructing dynamic objects for an application program
US5966534A (en) 1997-06-27 1999-10-12 Cooke; Laurence H. Method for compiling high level programming languages into an integrated processor with reconfigurable logic
US6748588B1 (en) 1999-03-31 2004-06-08 Microsoft Corporation One-pass greedy-pattern-matching finite-state-machine code generation
US6262594B1 (en) * 1999-11-05 2001-07-17 Ati International, Srl Apparatus and method for configurable use of groups of pads of a system on chip
US6564336B1 (en) 1999-12-29 2003-05-13 General Electric Company Fault tolerant database for picture archiving and communication systems
US7140018B1 (en) 2000-06-20 2006-11-21 International Business Machines Corporation Method of using a distinct flow of computational control as a reusable abstract data object
US6507903B1 (en) 2000-06-20 2003-01-14 International Business Machines Corporation High performance non-blocking parallel storage manager for parallel software executing on coordinates
US6832378B1 (en) 2000-06-20 2004-12-14 International Business Machines Corporation Parallel software processing system
GB2367917A (en) 2000-10-12 2002-04-17 Qas Systems Ltd Retrieving data representing a postal address from a database of postal addresses using a trie structure
US7020850B2 (en) 2001-05-02 2006-03-28 The Mathworks, Inc. Event-based temporal logic
JP4846924B2 (ja) 2001-05-31 2011-12-28 キヤノン株式会社 パターン認識装置
US7546354B1 (en) 2001-07-06 2009-06-09 Emc Corporation Dynamic network based storage with high availability
JP2003044184A (ja) 2001-08-01 2003-02-14 Canon Inc データ処理装置及び電力制御方法
US7170891B2 (en) 2001-08-30 2007-01-30 Messenger Terabit Networks, Inc. High speed data classification system
US6957371B2 (en) 2001-12-04 2005-10-18 Intellitech Corporation Method and apparatus for embedded built-in self-test (BIST) of electronic circuits and systems
US20040127207A1 (en) 2002-09-25 2004-07-01 Interdigital Technology Corporation Programmable radio interface
US7171561B2 (en) 2002-10-17 2007-01-30 The United States Of America As Represented By The Secretary Of The Air Force Method and apparatus for detecting and extracting fileprints
US7464254B2 (en) * 2003-01-09 2008-12-09 Cisco Technology, Inc. Programmable processor apparatus integrating dedicated search registers and dedicated state machine registers with associated execution hardware to support rapid application of rulesets to data
CN1894559A (zh) 2003-03-17 2007-01-10 索尼电子有限公司 执行使命引擎的方法和装置
JP4620944B2 (ja) 2003-10-16 2011-01-26 キヤノン株式会社 積和演算回路及びその方法
US7487542B2 (en) 2004-01-14 2009-02-03 International Business Machines Corporation Intrusion detection using a network processor and a parallel pattern detection engine
US20050283743A1 (en) 2004-06-07 2005-12-22 Mulholland Philip J Method for generating hardware information
WO2006013428A1 (en) 2004-07-26 2006-02-09 Nokia Corporation, System and method for searching for content stored by one or more media servers
US8135652B2 (en) 2004-10-29 2012-03-13 Nec Laboratories America, Inc. Parallel support vector method and apparatus
US7392229B2 (en) 2005-02-12 2008-06-24 Curtis L. Harris General purpose set theoretic processor
US7761851B2 (en) 2005-05-31 2010-07-20 International Business Machines Corporation Computer method and system for integrating software development and deployment
US7805301B2 (en) 2005-07-01 2010-09-28 Microsoft Corporation Covariance estimation for pattern recognition
CN101099147B (zh) 2005-11-11 2010-05-19 松下电器产业株式会社 对话支持装置
US8065249B1 (en) 2006-10-13 2011-11-22 Harris Curtis L GPSTP with enhanced aggregation functionality
US7774286B1 (en) 2006-10-24 2010-08-10 Harris Curtis L GPSTP with multiple thread functionality
US20080168013A1 (en) 2006-12-05 2008-07-10 Paul Cadaret Scalable pattern recognition system
US8656381B2 (en) 2006-12-07 2014-02-18 International Business Machines Corporation Presenting machine instructions in a machine-independent tree form suitable for post-link optimizations
US7899977B2 (en) 2006-12-08 2011-03-01 Pandya Ashish A Programmable intelligent search memory
CN101013452A (zh) 2007-02-05 2007-08-08 江苏大学 一种符号化的模型检测方法
CN101360088B (zh) 2007-07-30 2011-09-14 华为技术有限公司 正则表达式编译、匹配系统及编译、匹配方法
US8561037B2 (en) 2007-08-29 2013-10-15 Convey Computer Compiler for generating an executable comprising instructions for a plurality of different instruction sets
JP4957500B2 (ja) 2007-10-12 2012-06-20 日本電気株式会社 文字列照合回路
CN101499065B (zh) 2008-02-01 2011-11-02 华为技术有限公司 基于fa的表项压缩方法及装置、表项匹配方法及装置
CN101339501B (zh) 2008-08-12 2012-07-18 北京航空航天大学 基于有向图的ws-bpel控制环路检测方法
WO2010018710A1 (ja) 2008-08-13 2010-02-18 日本電気株式会社 有限オートマトン生成装置、パターンマッチング装置、有限オートマトン回路生成方法およびプログラム
US8095494B2 (en) 2008-10-16 2012-01-10 International Business Machines Corporation Rules-based cross-FSM transition triggering
US8938590B2 (en) 2008-10-18 2015-01-20 Micron Technology, Inc. Indirect register access method and system
US8209521B2 (en) 2008-10-18 2012-06-26 Micron Technology, Inc. Methods of indirect register access including automatic modification of a directly accessible address register
WO2010051542A2 (en) 2008-10-31 2010-05-06 Melodis Corporation Melodis crystal decoder method and device
US7970964B2 (en) 2008-11-05 2011-06-28 Micron Technology, Inc. Methods and systems to accomplish variable width data input
US7917684B2 (en) 2008-11-05 2011-03-29 Micron Technology, Inc. Bus translator
US9639493B2 (en) 2008-11-05 2017-05-02 Micron Technology, Inc. Pattern-recognition processor with results buffer
US20100118425A1 (en) 2008-11-11 2010-05-13 Menachem Rafaelof Disturbance rejection in a servo control loop using pressure-based disc mode sensor
US9164945B2 (en) 2008-12-01 2015-10-20 Micron Technology, Inc. Devices, systems, and methods to synchronize parallel processing of a single data stream
US9348784B2 (en) 2008-12-01 2016-05-24 Micron Technology, Inc. Systems and methods for managing endian mode of a device
US20100138575A1 (en) 2008-12-01 2010-06-03 Micron Technology, Inc. Devices, systems, and methods to synchronize simultaneous dma parallel processing of a single data stream by multiple devices
US10007486B2 (en) 2008-12-01 2018-06-26 Micron Technology, Inc. Systems and methods to enable identification of different data sets
US8140780B2 (en) 2008-12-31 2012-03-20 Micron Technology, Inc. Systems, methods, and devices for configuring a device
US20100174887A1 (en) 2009-01-07 2010-07-08 Micron Technology Inc. Buses for Pattern-Recognition Processors
US8281395B2 (en) 2009-01-07 2012-10-02 Micron Technology, Inc. Pattern-recognition processor with matching-data reporting module
US8214672B2 (en) 2009-01-07 2012-07-03 Micron Technology, Inc. Method and systems for power consumption management of a pattern-recognition processor
US8843523B2 (en) 2009-01-12 2014-09-23 Micron Technology, Inc. Devices, systems, and methods for communicating pattern matching results of a parallel pattern search engine
US9836555B2 (en) 2009-06-26 2017-12-05 Micron Technology, Inc. Methods and devices for saving and/or restoring a state of a pattern-recognition processor
US9501705B2 (en) 2009-12-15 2016-11-22 Micron Technology, Inc. Methods and apparatuses for reducing power consumption in a pattern recognition processor
US8489534B2 (en) 2009-12-15 2013-07-16 Paul D. Dlugosch Adaptive content inspection
US9323994B2 (en) 2009-12-15 2016-04-26 Micron Technology, Inc. Multi-level hierarchical routing matrices for pattern-recognition processors
US8601013B2 (en) 2010-06-10 2013-12-03 Micron Technology, Inc. Analyzing data using a hierarchical structure
US8766666B2 (en) 2010-06-10 2014-07-01 Micron Technology, Inc. Programmable device, hierarchical parallel machines, and methods for providing state information
EP2668574B1 (en) 2011-01-25 2021-11-24 Micron Technology, INC. Utilizing special purpose elements to implement a fsm
CN103443767B (zh) 2011-01-25 2016-01-20 美光科技公司 展开量化以控制自动机的入度和/或出度
JP5763783B2 (ja) 2011-01-25 2015-08-12 マイクロン テクノロジー， インク． 正規表現をコンパイルするための方法および装置
WO2012103151A2 (en) 2011-01-25 2012-08-02 Micron Technology, Inc. State grouping for element utilization

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5784298A (en) 1993-10-15 1998-07-21 International Business Machines Corporation Apparatus and method for using finite state machines (FSMs) to monitor a serial data stream for characteristic patterns
US20030145304A1 (en) 2002-01-22 2003-07-31 Carter Richard J. Algorithm-to-hardware system and method for creating a digital circuit
US20050268258A1 (en) 2004-06-01 2005-12-01 Tera Systems, Inc. Rule-based design consultant and method for integrated circuit design
US20100325633A1 (en) 2009-06-19 2010-12-23 Microsoft Corporation Searching Regular Expressions With Virtualized Massively Parallel Programmable Hardware

Also Published As

Publication number Publication date
CN103430148B (zh) 2016-09-28
EP2668576B1 (en) 2024-04-24
JP5763784B2 (ja) 2015-08-12
TW201239765A (en) 2012-10-01
US9104828B2 (en) 2015-08-11
EP2668576A2 (en) 2013-12-04
US20120192166A1 (en) 2012-07-26
US8788991B2 (en) 2014-07-22
WO2012103151A3 (en) 2012-11-15
US20150046889A1 (en) 2015-02-12
JP2014508996A (ja) 2014-04-10
CN103430148A (zh) 2013-12-04
WO2012103151A2 (en) 2012-08-02
KR20140005258A (ko) 2014-01-14
TWI512625B (zh) 2015-12-11
EP2668576A4 (en) 2016-05-18

Similar Documents

Publication Publication Date Title
KR101551045B1 (ko) 요소 이용을 위한 상태 그룹화
US10089086B2 (en) Method and apparatus for compiling regular expressions
US11928590B2 (en) Methods and systems for power management in a pattern recognition processing system
KR101606622B1 (ko) Fsm을 구현하기 위한 특수 목적 요소의 이용
KR101607736B1 (ko) 오토마톤의 진입 차수 및/또는 진출 차수를 제어하기 위한 양화 언롤링
JP6126127B2 (ja) ステートマシンにおけるルーティング用の方法およびシステム
JP6082753B2 (ja) ステートマシンにおけるデータ解析用の方法およびシステム
JP6106752B2 (ja) 状態機械エンジンのための結果生成
US20140025905A1 (en) Methods and systems for handling data received by a state machine engine

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190823

Year of fee payment: 5