JP2009284647A - 複合型変圧器、および電力変換回路 - Google Patents

Abstract

【課題】磁気結合度を高めて小型軽量化する。
【解決手段】第１および第２のインダクタ４，５とトランス６とが構成される複合型変圧器１であって、第１および第２の巻線２，３の一部が巻き回しされる磁脚部６１ａと、磁脚部６１ａを固定する基部６２と、を有するトランス用コア６１と、第１の巻線２の一部が巻き回しされる磁脚部４１ａと、磁脚部４１ａを固定する基部４２と、を有する第１のインダクタ用コア４１と、第２の巻線２の一部が巻き回しされる磁脚部５１ａと、磁脚部５１ａを固定する基部５２と、を有する第２のインダクタ用コア５１と、を備え、第１および第２の巻線２，３は、磁束方向が互いに打ち消しあう向きに巻かれ、トランス用コア６１の磁脚部６１ａにおいては、互いに交互に重なるように巻き回しされ、第１および第２のインダクタ用コア４１，５１の磁脚部４１ａ，５１ａにおいては、磁束が互いに干渉しないように離隔されている。
【選択図】図２

Description

本発明は、複合型変圧器、および複合型変圧器を有する電力変換回路に係り、特に、磁気結合度を高めて小型軽量化された複合型変圧器、および複合型変圧器を有する電力変換回路に関する。

従来、例えば、電気自動車等において、電力量が確保しやすい小型軽量化された種々の昇圧回路が知られている（例えば、特許文献１）。
特許文献１に記載されたＤＣ／ＤＣコンバータは、図２３に示すように、磁気エネルギーを蓄積するためのインダクタ２３０と（図２３（ａ））、インダクタ２３０に接続されるトランス２４０と（図２３（ｂ））、を備えて構成されている。

インダクタ２３０は、図２３（ａ）に示すように、扁平な巻線２３６をコア２３２に巻き回しして、コア２３２と巻線とを絶縁体２３４で絶縁して構成されている。そして、巻線２３６には、端子２３６ａ，２３６ｂが設けられている。

一方、トランス２４０は、図２３（ｂ）に示すように、インダクタ２３０とは別体として構成され、コア２４２と巻線２４４，２４６とを備えている。トランス２４０は、コア２４２の中心部に設けられた図示しないセンタコアに一次巻線２４４および二次巻線２４６が絶縁した状態で巻き回しされて構成されている。そして、一次巻線２４４および二次巻線２４６には、それぞれ端子２４４ａ，２４４ｂ、および端子２４６ａ，２４６ｂが設けられている。
特開２００６−１４９０５４号公報

しかしながら、インダクタ２３０とトランス２４０とを別体として構成すると、インダクタ２３０の巻線２３６とトランス２４０の巻線２４４，２４６とを接続しなければならないため、接続部のスペース等により小型化および軽量化が困難となるという問題があった。また、インダクタ２３０とトランス２４０との巻線の接続部の電気抵抗による損失があるため、電力変換効率が低下するという問題もあった。

本発明に係る複合型変圧器、および複合型変圧器を有する電力変換回路は、このような背景に鑑みてなされたものであり、磁気結合度を高めることにより漏れ磁束を低減し、トランスにおける直流残留磁束を低減して小型軽量化することを課題とする。

前記課題を解決するため、請求項１に係る発明は、通電時に磁束を生じる第１の巻線および第２の巻線が巻かれて、第１のインダクタおよび第２のインダクタとトランスとが構成される複合型変圧器であって、前記第１の巻線および第２の巻線の一部が巻き回しされる磁脚部と、この磁脚部を固定する基部と、を有するトランス用コアと、前記第１の巻線の一部が巻き回しされる磁脚部と、この磁脚部を固定する基部と、を有する第１のインダクタ用コアと、前記第２の巻線の一部が巻き回しされる磁脚部と、この磁脚部を固定する基部と、を有する第２のインダクタ用コアと、を備え、前記第１の巻線および第２の巻線は、当該巻線により生じる磁束の磁束方向が互いに打ち消しあう向きに巻かれ、前記第１の巻線および第２の巻線は、前記トランス用コアの磁脚部においては、当該巻線が互いに交互に重なるように巻き回しされ、前記第１のインダクタおよび第２のインダクタ用コアの磁脚部においては、当該巻線により生じる磁束が互いに干渉しないように離隔されて巻き回しされていること、を特徴とする。

請求項１に係る発明によれば、第１の巻線と第２の巻線が巻かれて第１および第２のインダクタとトランスとを構成し、インダクタとトランスの巻線を共用することで、インダクタとトランスとの巻線の接合部を排除することができるため、接合部のスペースや電気抵抗の影響を排除することができる。
また、第１の巻線および第２の巻線は、該巻線により生じる磁束の磁束方向が互いに打ち消しあう向きに巻かれ、トランス用コアの磁脚部においては、当該巻線が互いに交互に重なるように巻き回しされていることで、第１の巻線と第２の巻線の磁気結合度を高め、直流残留磁束を低減し、トランス用コアの磁気飽和を防止することができる。
そして、第１および第２のインダクタ用コアの磁脚部においては、該巻線により生じる磁束が互いに干渉しないように離隔されて巻き回しされているため、閉磁路を生じさせてインダクタの機能を効果的に発揮させることができる。
このようにして、本発明に係る複合型変圧器は、小型軽量化することが可能となる。

請求項２に係る発明は、請求項１に記載の複合型変圧器であって、前記第１の巻線と第２の巻線は、それぞれ同じ巻線長を有することを特徴とする。

かかる構成によれば、巻線抵抗を等しくすることができるため、第１の巻線と第２の巻線の電流バランスをとることで、磁束相殺量を均一にすることができる。また、巻線抵抗のアンバランスによる発熱ムラを低減することができる。

請求項３に係る発明は、請求項１または請求項２に記載の複合型変圧器であって、前記第１の巻線と第２の巻線は、それぞれ同じ巻線幅を有することを特徴とする。

かかる構成によれば、巻線抵抗を等しくすることができるため、第１の巻線と第２の巻線の電流バランスをとることで、磁束相殺量を均一にすることができる。また、巻線抵抗のアンバランスによる発熱ムラを低減することができる。

請求項４に係る発明は、請求項１から請求項３のいずれか１項に記載の複合型変圧器であって、前記トランス用コアは、分割コアからなり、前記分割コアは分割面に対して対称であることを特徴とする。

かかる構成によれば、トランス用コアにおける磁束密度を均一にして、磁束相殺量を均一にすることで、トランス用コアの磁気飽和を低減して小型軽量化することができる。

請求項５に係る発明は、請求項１から請求項４に記載の複合型変圧器を有する電力変換回路であって、第１および第２の正極端子と、負極となる共通基準端子と、からそれぞれなる第１および第２の入出力端子を有し、前記第１の入出力端子となる前記第１の正極端子に前記第１および第２の巻線の一端が接続され、一端が前記第１の巻線の他端に接続され、他端が前記共通基準端子に接続された第１のスイッチ素子と、一端が前記第１の巻線の他端に接続され、他端が前記第２の入出力端子となる前記第２の正極端子に接続された第２のスイッチ素子と、一端が前記第２の巻線の他端に接続され、他端が前記共通基準端子に接続された第３のスイッチ素子と、一端が前記第２の巻線の他端に接続され、他端が前記第２の正極端子に接続された第４のスイッチ素子と、を備えたことを特徴とする。

本発明に係る電力変換回路によれば、昇圧動作と降圧動作を行なう昇降圧回路を構成することができる。
すなわち、昇圧動作においては、例えば、第１のスイッチ素子と第３のスイッチ素子とを交互にオン・オフ動作させて、第２のスイッチ素子と第４のスイッチ素子をオフ状態で保持することで、第１および第２の巻線には、それぞれ交互に励磁電流および相互誘導作用に基づく負荷電流が流れて昇圧動作を行うことができる。昇圧動作においては、第１の入出力端子に入力電圧が印加され、第２の入出力端子に出力電圧が出力される。

一方、降圧動作においては、例えば、第２のスイッチ素子と第４のスイッチ素子とを交互にオン・オフ動作させて、第１のスイッチ素子と第３のスイッチ素子をオフ状態で保持することで、第１および第２の巻線には、それぞれ交互に励磁電流および相互誘導作用に基づく負荷電流が流れて降圧動作を行うことができる。降圧動作においては、第２の入出力端子に入力電圧が印加され、第１の入出力端子に出力電圧が出力される。

請求項６に係る発明は、請求項１から請求項４に記載の複合型変圧器を有する電力変換回路であって、第１および第２の正極端子と、負極となる共通基準端子と、からなる入力端子および出力端子と、を有し、前記入力端子となる前記第１の正極端子に前記第１および第２の巻線の一端が接続され、一端が前記第１の巻線の他端に接続され、他端が前記共通基準端子に接続された第１のスイッチ素子と、一端が前記第１の巻線の他端に接続され、他端が前記出力端子となる前記第２の正極端子に接続され、前記第１の巻線の他端から前記第２の正極端子に向かって順方向になるように設けられた第１のダイオードと、一端が前記第２の巻線の他端に接続され、他端が前記共通基準端子に接続された第２のスイッチ素子と、一端が前記第２の巻線の他端に接続され、他端が前記第２の正極端子に接続され、前記第２の巻線の他端から前記第２の正極端子に向かって順方向になるように設けられた第２のダイオードと、を備えたことを特徴とする。

すなわち、請求項６に係る発明における電力変換回路は、請求項５に係る発明における電力変換回路において、第２および第４のスイッチ素子をそれぞれ第１および第２のダイオードに換装した構成に相当する。

本発明に係る電力変換回路によれば、例えば、第１のスイッチ素子と第２のスイッチ素子とを交互にオン・オフ動作させることで、第１および第２の巻線には、それぞれ交互に励磁電流および相互誘導作用に基づく負荷電流が流れて昇圧動作を行なう昇圧回路を構成することができる。

請求項７に係る発明は、請求項１から請求項４に記載の複合型変圧器を有する電力変換回路であって、第１および第２の正極端子と、負極となる共通基準端子と、からなる出力端子および入力端子と、を有し、前記出力端子となる前記第１の正極端子に前記第１および第２の巻線の一端が接続され、一端が前記第１の巻線の他端に接続され、他端が前記共通基準端子に接続され、前記共通基準端子から前記第１の巻線の他端に向かって順方向になるように設けられた第１のダイオードと、一端が前記第１の巻線の他端に接続され、他端が前記入力端子となる前記第２の正極端子に接続された第１のスイッチ素子と、一端が前記第２の巻線の他端に接続され、他端が前記共通基準端子に接続され、前記共通基準端子から前記第２の巻線の他端に向かって順方向になるように設けられた第２のダイオードと、一端が前記第２の巻線の他端に接続され、他端が前記第２の正極端子に接続された第２のスイッチ素子と、を備えたことを特徴とする。

すなわち、請求項７に係る発明における電力変換回路は、請求項５に係る発明における電力変換回路において、第１および第３のスイッチ素子をそれぞれ第１および第２のダイオードに換装した構成に相当する。

本発明に係る電力変換回路によれば、第１のスイッチ素子と第２のスイッチ素子とを交互にオン・オフ動作させることで、第１および第２の巻線には、それぞれ交互に励磁電流および相互誘導作用に基づく負荷電流が流れて降圧動作を行なう降圧回路を構成することができる。

請求項８に係る発明は、請求項５から請求項７のいずれか１項に記載の電力変換回路であって、前記スイッチ素子は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする。かかる構成によれば、大電流および高耐圧に対する適切な対応が可能である。

請求項９に係る発明は、請求項５から請求項７のいずれか１項に記載の電力変換回路であって、前記スイッチ素子は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であることを特徴とする請求項５から７のいずれか１項に記載の電力変換回路。かかる構成によれば、高周波対応が可能である。

本発明に係る複合型変圧器、および複合型変圧器を有する電力変換回路は、磁気結合度を高めることにより漏れ磁束を低減し、トランスにおける直流残留磁束を低減して小型軽量化することができる。

本発明の実施形態に係る複合型変圧器について、適宜図面を参照しながら詳細に説明する。参照する図面において、図１は本発明の実施形態に係る複合型変圧器の外観を示す斜視図であり、図２は第１の巻線と第２の巻線の組み合わせた状態を説明するための分解斜視図であり、図３は第１の巻線と第２の巻線の構成を説明するための分解斜視図である。

本発明の実施形態に係る複合型変圧器１は、図１および図２に示すように、扁平な矩形断面を有する第１の巻線２および第２の巻線３がそれぞれ第１のインダクタ用コア４１および第２のインダクタ用コア５１、ならびにトランス用コア６１にコイル状に巻かれて、磁気エネルギーを蓄積するための第１のインダクタ４および第２のインダクタ５と、トランス６と、が構成され、昇降圧動作（昇圧動作と降圧動作）を行なう。

第１の巻線２および第２の巻線３は、図２に示すように、それぞれ平面視で矩形の螺旋状に巻かれ（図３参照）、トランス６を構成する領域Ｓ３が重なるようにコイル状に交互に重ね合わされている。

具体的には、トランス６を構成する第１の巻線２の領域Ｓ３と第２の巻線３の領域Ｓ３とは、磁気結合度を高めるために、中央部分で互いに交互に重なるように巻き回しされている。
一方、第１および第２のインダクタ４，５を構成する第１の巻線２の領域Ｓ１と第２の巻線３の領域Ｓ２は、発生する磁束が互いに干渉しないようにトランス６を構成する領域Ｓ３を介在させることで、離隔されて巻き回しされている。

かかる構成により、第１の巻線２の一部である領域Ｓ１に対応する巻線部分が第１のインダクタ４として機能し、第２の巻線３の一部である領域Ｓ２に対応する巻線部分が第２のインダクタ５として機能する。
そして、第１の巻線２の一部である領域Ｓ３と第２の巻線３の一部である領域Ｓ３に対応する巻線部分がトランス６として機能する。
従前、３つの巻線部品を必要としたものを、２つの巻線で構成することができるため、部品点数の削減、軽量化、ひいてはコスト低減を図ることができる。

なお、本実施形態においては、第１の巻線２および第２の巻線３は、扁平な矩形断面を有し、平面視で矩形の環状にコイル状に巻かれて構成されているが、これに限定されるものではなく、断面が円であってもよいし、円環状に巻き回しされたものでもよい。
また、第１の巻線２および第２の巻線３の材質は、一般には銅、軽量化を図ることができるアルミニウム、電気抵抗の小さい銀、その他の伝導性部材を採用することができる。

第１の巻線２は、図３に示すように、上側に位置する入力端子２ａと、下側に位置する出力端子２ｂと、を備え、平面視において、入力端子２ａから出力端子２ｂへ向かって反時計回りに上から下へ巻き回しされている。
一方、第２の巻線３は、第１の巻線２とは端子の位置が異なり、下側に位置する入力端子３ａと、上側に位置する出力端子３ｂと、を備え、平面視において、入力端子３ａから出力端子３ｂへ向かって時計回りに下から上へ巻き回しされている。

なお、入力端子２ａ，３ａ、および出力端子２ｂ，３ｂは、説明の便宜上、昇圧動作における入出力を基準として呼称したものであり、接続方法や用途を限定する意味ではなくそれぞれ「入力端子」または「出力端子」のいずれにも使用できる。

ここで、第１の巻線２と第２の巻線３は、図３に示すように、それぞれ巻線幅ｗおよび巻線長（巻線の全長）が同じになるように構成している。そして、第１の巻線２と第２の巻線３とが交互に重ね合わされた領域Ｓ３では、巻線幅ｗが一致して重なるように揃えることで、磁気結合度を高めることができる。
また、第１の巻線２と第２の巻線３の巻線幅ｗおよび巻線長がそれぞれ同じであれば、巻線抵抗を等しくすることができため、第１の巻線２と第２の巻線３の電流バランスをとることで、磁束相殺量を均一にすることができる。また、巻線抵抗のアンバランスによる発熱ムラを低減することができる。

第１のインダクタ４は、図３に示すように、対象のＥ字形の形状をなす分割構造の第１のインダクタ用コア４１，４１を備えている（いわゆるＥＥ型コア）。
第１のインダクタ用コア４１，４１は、それぞれ第１の巻線２の領域Ｓ１に対応する巻線部分が巻き回しされる中央磁脚部４１ａと、中央磁脚部４１ａの外側に位置する外側磁脚部４１ｂと、これらの磁脚部４１ａ，４１ｂを固定する基部４２と、を備えている。
そして、中央磁脚部４１ａと外側磁脚部４１ｂの間に形成された溝４３に収まるように第１の巻線２が巻き回しされている。このため、中央磁脚部４１ａと外側磁脚部４１ｂとを通って閉磁路が形成される（図５（ｃ）参照）。

第２のインダクタ５は、図３に示すように、対象のＥ字形の形状をなす分割構造の第２のインダクタ用コア５１，５１を備えている（いわゆるＥＥ型コア）。
第２のインダクタ用コア５１，５１は、第１のインダクタ４と同様に、それぞれ第２の巻線３の領域Ｓ２に対応する巻線部分が巻き回しされる中央磁脚部５１ａと、中央磁脚部５１ａの外側に位置する外側磁脚部５１ｂと、これらの磁脚部５１ａ，５１ｂを固定する基部５２と、を備えている。
そして、中央磁脚部５１ａと外側磁脚部５１ｂの間に形成された溝５３に収まるように第２の巻線３が巻き回しされている。このため、中央磁脚部５１ａと外側磁脚部５１ｂとを通って閉磁路が形成される（図５（ａ）参照）。

トランスは、図３に示すように、対象のＥ字形の形状をなす分割構造のトランス用コア６１，６１を備えている（いわゆるＥＥ型コア）。
トランス用コア６１，６１は、それぞれ第１の巻線２の領域Ｓ３に対応する巻線部分と第２の巻線３の領域Ｓ３に対応する巻線部分とが交互に巻き回しされる中央磁脚部６１ａと、中央磁脚部６１ａの外側に位置する外側磁脚部６１ｂと、これらの磁脚部６１ａ，６１ｂを固定する基部６２と、を備えている。
そして、中央磁脚部６１ａと外側磁脚部６１ｂの間に形成された溝６３に収まるように第１および第２の巻線２，３が巻き回しされている。このため、中央磁脚部６１ａと外側磁脚部６１ｂとを通って閉磁路が形成される（図５（ｂ）参照）。

続いて、本発明の実施形態に係る複合型変圧器１の動作について、主として図４と図５を参照しながら説明する。参照する図４は本発明の実施形態に係る複合型変圧器の動作を説明するための平面図であり、（ａ）は第２の巻線から生じる磁束を示し、（ｂ）は第１および第２の巻線から生じる磁束を組み合わせた状態を示し、（ｃ）は第１の巻線から生じる磁束を示す。図５は図４（ａ）〜（ｃ）にそれぞれ対応する断面図であり、（ａ）は第２の巻線から生じる磁束を示し、（ｂ）は第１および第２の巻線から生じる磁束を組み合わせた状態を示し、（ｃ）は第２の巻線から生じる磁束を示す。

第１の巻線２の入力端子２ａから出力端子２ｂに向かうように電流ｉ１が流れた場合には、図４（ｃ）に示すように、電流ｉ１の進む方向に対して右ねじが回転する方向に磁束が生じるから、平面視で第１の巻線２の内側から外側に向かう方向に磁束Ｆ１が生じる。
具体的には、第１のインダクタ４においては、上側に位置する入力端子２ａから下側に位置する出力端子２ｂに向かうように電流ｉ１が流れた場合には、図５（ｃ）に示すように、第１のインダクタ４として機能する第１の巻線２の領域Ｓ１に対応する巻線部分Ｃ２１〜Ｃ２６の経路で電流ｉ１が流れ、図の右側の領域では時計回りに磁束Ｆ１が生じ、図の左側の領域では反時計回りに磁束Ｆ１が生じる。

このとき、トランス６として機能する第１の巻線２の領域Ｓ３においては、図５（ｂ）に示すように、領域Ｓ３に対応する巻線部分Ｔ２１〜Ｔ２６の経路で電流ｉ１が流れ、図の右側の領域では時計回りに磁束Ｆ１が生じ、図の左側の領域では反時計回りに磁束Ｆ１が生じる。

一方、第２の巻線３の入力端子３ａから出力端子３ｂに向かうように電流ｉ２が流れた場合には、図４（ａ）に示すように、電流ｉ２の進む方向に対して右ねじが回転する方向に磁束が生じるから、平面視で第２の巻線３の外側から内側に向かう方向に磁束Ｆ２が生じる。

具体的には、第２のインダクタ５においては、下側に位置する入力端子３ａから上側に位置する出力端子３ｂに向かうように電流ｉ２が流れた場合には、図５（ａ）に示すように、第２のインダクタ５として機能する第２の巻線３の領域Ｓ２に対応する巻線部分Ｃ３１〜Ｃ３６の経路で電流ｉ２が流れ、第１のインダクタ４の場合とは逆に図の右側の領域では反時計回りに磁束Ｆ２が生じ、図の左側の領域では時計回りに磁束Ｆ２が生じる。

このとき、トランス６として機能する第２の巻線２の領域Ｓ３においては、図５（ｂ）に示すように、領域Ｓ３に対応する巻線部分Ｔ３１〜Ｔ３６の経路で電流ｉ２が流れ、図の右側の領域では反時計回りに磁束Ｆ２が生じ、図の左側の領域では時計回りに磁束Ｆ１が生じる。
そして、第１の巻線２と第２の巻線３とは、互いに交互に重なるように巻き回しされることで、第１の巻線２から生じる磁束Ｆ１と第２の巻線３から生じる磁束Ｆ２は、近接して配設されるため密接に影響し合って磁気結合度を高めるように作用する。

以上のように、第１の巻線２の入力端子２ａから出力端子２ｂに向かうように電流が流れた場合と、第２の巻線３の入力端子３ａから出力端子３ｂに向かうように電流が流れた場合を対比すると、トランス用コア６１においては、第１の巻線２により生じる磁束と第２の巻線３により生じる磁束とが逆向きになっている。
そして、第１の巻線２および第２の巻線３は、該巻線により生じる磁束の磁束方向が互いに打ち消し合う向きに巻かれ、トランス用コア６１の中央磁脚部６１ａ（図３）においては、該巻線が互いに交互に重なるように巻き回しされていることで、第１の巻線２と第２の巻線３の磁気結合度を高め、漏れ磁束を低減し、直流残留磁束を低減し、トランス用コア６１の磁気飽和を防止することができる。

一方、第１のインダクタ用コア４１および第２のインダクタ用コア５１の中央磁脚部４１ａ，５１ａにおいては、該巻線により生じる磁束が互いに干渉しないように離隔されて巻き回しされているため、独立した閉磁路を生じさせてインダクタの機能を効果的に発揮させることができる。

また、第１の巻線２と第２の巻線３が巻かれて第１および第２のインダクタ４，５とトランス６とを構成し、インダクタ４，５とトランス６の巻線を共用することで、インダクタ４，５とトランス６との巻線の接合部を排除することができるため、接合部のスペースや電気抵抗の影響を排除することができる。

このようにして、本発明に係る複合型変圧器１は、小型軽量化することが可能となる。
なお、以上の電気磁気的関係は、第１の巻線２および第２の巻線３に流れる電流が逆向きになれば、磁束の向きも逆になる。

以上のように構成された複合型変圧器１は、等価回路で表現すると図６のようになる。図６は複合型変圧器の等価回路を図５の構成に基づいて示した回路図である。
複合型変圧器１の等価回路は、第１および第２の巻線２，３と、第１および第２のインダクタ４，５と、トランス６と、を含んで表現されている。

第１の巻線２に対応する回路要素については、入力端子２ａと出力端子２ｂとの間は、第１のインダクタ４に寄与する領域Ｓ１（図２）と、トランス６に寄与する領域Ｓ３（図２）と、に分けられる。第１のインダクタ４に寄与する領域Ｓ１に対応するのは、巻線部分Ｃ２１〜Ｃ２６である（図５（ｃ）参照）。そして、トランス６に寄与する領域Ｓ３に対応するのは、巻線部分Ｔ２１〜Ｔ２６である（図５（ｂ）参照）。

一方、第２の巻線３に対応する回路要素については、入力端子３ａと出力端子３ｂとの間は、第２のインダクタ５に寄与する領域Ｓ２（図２）と、トランス６に寄与する領域Ｓ３（図２）と、に分けられる。第２のインダクタ５に寄与する領域Ｓ２に対応するのは、巻線部分Ｃ３１〜Ｃ３６である（図５（ａ）参照）。そして、トランス６に寄与する領域Ｓ３に対応するのは、巻線部分Ｔ３１〜Ｔ３６である（図５（ｂ）参照）。

続いて、本実施形態に係る複合型変圧器１を利用した昇降圧回路（電力変換回路）であるＤＣ／ＤＣコンバータ１６の回路構成について図７を参照しながら説明する。図７は、本実施形態に係る複合型変圧器を利用した昇降圧回路を説明するためのＤＣ／ＤＣコンバータの回路図である。
ＤＣ／ＤＣコンバータ１６は、図７に示すように、２ポート回路（４端子回路）として示され、昇圧型のＤＣ／ＤＣコンバータとして使用する場合には、左側ポートが低圧側の入力ポートとなり、右側ポートが高圧側の出力ポートとなる。また、降圧型のＤＣ／ＤＣコンバータとして使用する場合には、高圧側の出力ポートが入力ポートとなり、低圧側の左側ポートが出力ポートとなり、昇圧型の場合と反対になる。

ＤＣ／ＤＣコンバータ１６は、平滑コンデンサＣ１と、インダクタ（コイル）Ｌ１１，Ｌ１２と、トランス（変圧器）Ｔ１と、４つのスイッチ素子ＳＷ１、ＳＷ２，ＳＷ３，ＳＷ４と、平滑コンデンサＣ２とから構成される。

インダクタＬ１１，Ｌ１２とトランスＴ１から成る回路部分には、上記の複合型変圧器１が用いられている。インダクタＬ１１，Ｌ１２はそれぞれ第１および第２のインダクタ４，５に相当し、トランスＴ１はトランス６に相当している。インダクタＬ１１，Ｌ１２の接続点Ｐ１は、図６に示した左端の接続点Ｐ１と一致している。

平滑コンデンサＣ１は共通基準端子（通常ではアース端子）Ｅ１と端子ＴＡ１との間に接続され、平滑コンデンサＣ２は共通基準端子Ｅ１と端子ＴＡ２との間に接続されている。端子ＴＡ１に直流電圧Ｖ１が入力されると、端子ＴＡ２には直流電圧Ｖ２が出力される。直流電圧Ｖ１，Ｖ２の間の大小関係はＶ１＜Ｖ２である。端子ＴＡ１，ＴＡ２は共に正極（プラス）端子である。

トランスＴ１はコア（フェライトコア、鉄心等）２１と１次巻線Ｌ１と２次巻線Ｌ２とによって構成される。コア２１は上記のトランス用コア６１に相当し、１次巻線Ｌ１は第１の巻線２に相当し、２次巻線Ｌ２は第２の巻線３に相当する。１次巻線Ｌ１と２次巻線Ｌ２は逆巻き結線による接続関係で接続される。１次巻線Ｌ１と２次巻線Ｌ２の巻き数比は好ましくは１：１である。図７で示す１次巻線Ｌ１と２次巻線Ｌ２の各々に付されたドット記号は電圧が誘起されたときの高電位側を示している。コア２１としてフェライトコアを使用すると、高周波に対応できかつコア部を軽量化することができる。

上記のトランスＴ１では、コア２１を介して１次巻線Ｌ１と２次巻線Ｌ２が磁気的に結合されている。また１次巻線Ｌ１と２次巻線Ｌ２の巻数比が１：１であるので、一方の巻線に励磁電流が流れると、他方の巻線には１次、２次巻き線の比に対応した電圧が誘起される。例えばスイッチ素子ＳＷ１がオンして、入力電圧Ｖ１に基づきインダクタＬ１１と１次巻線Ｌ１に電流が流れると、その変化に応じてインダクタＬ１１と１次巻線Ｌ１に電圧が誘起される。さらに１次巻線Ｌ１に励磁電流が流れると、相互誘導作用で２次巻線Ｌ２にも電圧が誘起される。従って端子ＴＡ２側に対しては、入力電圧Ｖ１とインダクタＬ
１２の電圧と２次巻線Ｌ２の誘起電圧が加算された電圧が生じ、昇圧動作が行われる。以上のことは、トランスＴ１の２次巻線Ｌ２に通電を行うためのスイッチ素子ＳＷ３をオンするときにも同様である。但し、この場合には、インダクタＬ１２の代わりにインダクタＬ１１の電圧が適用される。

上記４つのスイッチ素子ＳＷ１〜ＳＷ４のそれぞれには、例えば大電流および高耐圧が可能なＩＧＢＴ（ｌｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｍｏｄｅ Ｔｒａｎｓｉｓｔｏｒ）が用いられる（図７（ａ）参照）。スイッチ素子ＳＷ１〜ＳＷ４はコレクタ、エミッタ、ゲートの端子を有する。また各スイッチ素子ＳＷ１〜ＳＷ４のコレクタ・エミッタ間にはエミッタからコレクタに向かって順方向のダイオード２２が並列に設けられている。
ここで、本実施形態においてはＩＧＢＴを使用したが、高周波域での動作が必要な場合等、必要に応じて、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を使用してもよい（図７（ｂ）におけるスイッチ素子ＳＷ１′〜ＳＷ４′参照）。なお、ＭＯＳＦＥＴの場合には、寄生ダイオードの通電方向を図７（ａ）におけるダイオード２２の方向と一致するように接続される。

端子ＴＡ１すなわち平滑コンデンサＣ１の上端子にはインダクタＬ１１，Ｌ１２の一端が接続され、インダクタＬ１１の他端にはトランスＴ１における１次巻線Ｌ１の一端子が接続され、インダクタＬ１２の他端にはトランスＴ１における２次巻線Ｌ２の一端子が接続される。端子ＴＡ１と端子ＴＡ２との間には並列Ｔ型回路が設けられる。この並列Ｔ型回路は、インダクタＬ１１と１次巻線Ｌ１とスイッチ素子ＳＷ１，ＳＷ２とから成る第１のＴ型回路と、インダクタＬ１２と２次巻線Ｌ２とスイッチ素子ＳＷ３，ＳＷ４とから成る第２のＴ型回路とによって形成される。

上記第１のＴ型回路で、１次巻線Ｌ１の端子ａと共通基準端子Ｅ１との間にはスイッチ素子ＳＷ１のコレクタ・エミッタ間が接続され、同端子ａと端子ＴＡ２との間にはスイッチ素子ＳＷ２のエミッタ・コレクタ間が接続される。また第２のＴ型回路で、２次巻線Ｌ２の端子ｂと共通基準端子Ｅ１との間にはスイッチ素子ＳＷ３のコレクタ・エミッタ間が接続され、同端子ｂと端子ＴＡ２との間にはスイッチ素子ＳＷ４のエミッタ・コレクタ間が接続される。４つのスイッチ素子ＳＷ１〜ＳＷ４のゲートＧ１，Ｇ２，Ｇ３，Ｇ４には図示しない制御装置から各スイッチ素子のオン・オフ動作を制御するためのゲート信号Ｓ
Ｇ１，ＳＧ２，ＳＧ３，ＳＧ４が与えられる。

次に上記の昇降圧型のＤＣ／ＤＣコンバータ１６の動作を説明する。図８〜図１３を参照して昇圧動作を説明し、図１４〜図１９を参照して降圧動作を簡易に説明する。

最初に図８〜図１３を参照して昇圧動作を説明する。ＤＣ／ＤＣコンバータ１６が昇圧動作を行うには、図８に示されるように、スイッチ素子ＳＷ１，ＳＷ３の各ゲートに前述のゲート信号ＳＧ１，ＳＧ３を与え、スイッチ素子ＳＷ１，ＳＷ３をオン・オフ動作させる。また昇圧時、スイッチ素子ＳＷ２，ＳＷ４の各ゲートにはオフ信号（ＯＦＦ）のみを与え、スイッチ素子ＳＷ２，ＳＷ４は常にオフ状態に保持される。昇圧型ＤＣ／ＤＣコンバータ１６では、図８に示すごとく直流電圧Ｖ１が入力電圧となる。昇圧動作は、左側の端子ＴＡ１に入力された直流電圧Ｖ１が変換され、右側の端子ＴＡ２からＶ１以上の電圧
値の直流電圧Ｖ２が出力される。ＤＣ／ＤＣコンバータ１６において昇圧動作は、左側の低電圧側から右側の高電圧側に向かって順方向に行われる。

上記のゲート信号ＳＧ１，ＳＧ３の信号波形図を図９に示す。ゲート信号ＳＧ１，ＳＧ３は同じ周期（ｔ１）および同じデューティ（ＤＵＴＹ：ｔ２）のパルス波形の信号であり、かつ位相は半周期ずらして設定されている。ゲート信号ＳＧ１，ＳＧ３によってスイッチ素子ＳＷ１，ＳＷ３は交互にオン・オフ動作を繰り返す。スイッチ素子ＳＷ１，ＳＷ３のオン動作時間を決めるデューティ（ｔ２）は、スイッチ素子ＳＷ１，ＳＷ３を５０％以下で任意に変化させることにより、出力電圧Ｖ２は入力電圧Ｖ１の１〜２倍の範囲で昇圧される。なお、デューティ比は５０％以上として、スイッチＳＷ１，ＳＷ３が同時にオンになるラップ時間が存在するようなスイッチング制御を行ってもよい。この場合、インダクタＬ１１，Ｌ１２の性能（インダクタ定数など）に応じて２倍を超える昇圧率を達成することも可能である。

次に図１０〜図１３を参照して昇圧動作を詳述する。図１０は、ＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ１のみをオンしてトランスＴ１の１次巻線Ｌ１に通電させるときの回路各部の電流の流れを示している。また図１２はＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ３のみをオンしてトランスＴ１の２次巻線Ｌ２に通電させるときの回路各部の電流の流れを示している。

図１０に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ１のゲートにはスイッチ素子ＳＷ１をオン・オフさせるゲート信号ＳＧ１が供給される。図１１に示すごとくゲート信号ＳＧ１がオン（ＯＮ）であるとき、スイッチ素子ＳＷ１はオン動作する。端子ＴＡ１には直流電圧Ｖ１が入力されているので、スイッチ素子ＳＷ１がオン動作すると、トランスＴ１の１次巻線Ｌ１には励磁電流Ｉ１が流れる。この励磁電流Ｉ１は、端子ＴＡ１、インダクタＬ１１、１次巻線Ｌ１、スイッチ素子ＳＷ１のルートを流れる。ゲート信号ＳＧ１がオンである間、励磁電流Ｉ１は次第に増加する。ゲート信号ＳＧ１がオフ
（ＯＦＦ）になると、電流Ｉ１は減少する。図１１に示した電流Ｉ１における破線部分Ｉ１−１はインダクタＬ１１で蓄積されたエネルギーが放出された結果流れる電流部分である。破線部分Ｉ１−１の電流は、インダクタＬ１１のインダクタンスが大きいほど、時間をかけて減少する。この電流は、１次巻線Ｌ１、スイッチ素子ＳＷ２のダイオード２２を通って端子ＴＡ２へ流れる。

トランスＴ１の１次巻線Ｌ１に上記のごとき励磁電流Ｉ１が流れると、２次巻線Ｌ２に相互誘導作用に基づき負荷電流Ｉ２が生じる。負荷電流Ｉ２はスイッチ素子ＳＷ４のダイオード２２を経由して端子ＴＡ２へ流れる。２次巻線Ｌ２の負荷電流Ｉ２は、図１１に示すごとく励磁電流Ｉ１と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ２によって平滑コンデンサＣ２は充電され、その結果、端子ＴＡ２には電流Ｉ２に基づき直流電圧Ｖ２が出力される。

次に図１２の動作例を説明する。図１２に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ３のゲートにはスイッチ素子ＳＷ３をオン・オフさせるゲート信号ＳＧ３が供給される。図１３に示すごとくゲート信号ＳＧ３がオン（ＯＮ）であるとき、スイッチ素子ＳＷ３はオン動作する。端子ＴＡ１には直流電圧Ｖ１が入力されており、スイッチ素子ＳＷ３がオン動作すると、トランスＴ１の２次巻線Ｌ２には励磁電流Ｉ３が流れる。この励磁電流Ｉ３は、端子ＴＡ１、インダクタＬ１２、２次巻線Ｌ２、スイッチ素子ＳＷ３のルートを流れる。ゲート信号ＳＧ３がオンである間、励磁電流Ｉ３は次第に増加する。ゲート信号ＳＧ３がオフ（ＯＦＦ）になると、電流Ｉ３は減少する。図１３に示した電流Ｉ３における破線部分Ｉ３−１はインダクタＬ１２で蓄積されたエネルギーが放出された結果流れる電流部分である。破線部分Ｉ３−１の電流は、インダクタＬ１２のインダクタンスが大きいほど、時間をかけて減少する。この電流は、２次巻線Ｌ２、スイッチ素子ＳＷ４のダイオード２２を通って端子ＴＡ２へ流れる。

トランスＴ１の２次巻線Ｌ２に上記のごとき励磁電流Ｉ３が流れると、１次巻線Ｌ１に相互誘導作用に基づき負荷電流Ｉ４が流れる。１次巻線Ｌ１の負荷電流Ｉ４は、図１３に示すごとく電流Ｉ３と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ４によって平滑コンデンサＣ２は充電され、その結果、端子ＴＡ２には励起電流Ｉ４に基づき直流電圧Ｖ２が出力される。

以上のごとく、上記ＤＣ／ＤＣコンバータ１６の昇圧動作によれば、磁気相殺型の回路構成部（Ｌ１，Ｌ２，２１）を有するため、第１に、スイッチ素子ＳＷ１がオンし、かつスイッチ素子３がオフすると、１次巻線Ｌ１には励磁電流が流れ、２次巻線Ｌ２には負荷電流が流れる。第２に、スイッチ素子ＳＷ３がオンし、かつスイッチ素子ＳＷ１がオフすると２次巻線Ｌ２には励磁電流が流れ、１次巻線Ｌ１には負荷電流が流れる。このようにトランスＴ１には正負交互に励磁が行われることになり、コアの磁束密度領域をより多く使用することができる。従って従来に比較し小さいコアであってもより大きな電力を扱う
ことができる。すなわち昇圧型ＤＣ／ＤＣコンバータ１６の小型化を達成することができる。加えて、インダクタＬ１１，Ｌ１２およびトランスＴ１の電気回路部分に前述の複合型トランス１を使用したため、トランス部分の小型化および軽量化を達成することができる。

次に図１４〜図１９を参照してＤＣ／ＤＣコンバータ１６の降圧動作を説明する。ＤＣ／ＤＣコンバータ１６が降圧動作を行うには、図１４に示されるように、スイッチ素子ＳＷ２，ＳＷ４の各ゲートに前述のゲート信号ＳＧ２，ＳＧ４を与え、スイッチ素子ＳＷ２，ＳＷ４をオン・オフ動作させる。また降圧時、スイッチ素子ＳＷ１，ＳＷ３の各ゲートにはオフ信号（ＯＦＦ）のみを与え、スイッチ素子ＳＷ１，ＳＷ３は常にオフ状態に保持される。降圧型ＤＣ／ＤＣコンバータ１６では、図１４に示すごとく直流電圧Ｖ２が入力電圧となる。降圧動作は、右側の端子ＴＡ２に入力された直流電圧Ｖ２が変換され、左側
の端子ＴＡ１からＶ２以下の電圧値の直流電圧Ｖ１が出力される。ＤＣ／ＤＣコンバータ１６において降圧動作は、右側の高電圧側から左側の低電圧側に向かって逆方向に行われる。

上記のゲート信号ＳＧ２，ＳＧ４の信号波形図を図１５に示す。ゲート信号ＳＧ２，ＳＧ４は同じ周期（ｔ１）および同じデューティ（ＤＵＴＹ：ｔ２）のパルス波形の信号であり、かつスイッチ素子ＳＷ２，ＳＷ４が同時にオンにならないように位相はずらして設定されている。ゲート信号ＳＧ２，ＳＧ４によってスイッチ素子ＳＷ２，ＳＷ４は交互にオン・オフ動作を繰り返す。スイッチ素子ＳＷ２，ＳＷ４のオン動作時間を決めるデューティ（ｔ２）は、５０％以下の場合、出力電圧Ｖ１は入力電圧Ｖ２の１倍〜０．５倍の範囲、５０％以上の場合、出力電圧Ｖ１は入力電圧Ｖ２の０．５倍以下の範囲で所望の値に降圧させることが可能である。

次に図１６〜図１９を参照して降圧動作を詳述する。図１６は、ＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ２のみをオンして変圧器Ｔ１の１次巻線Ｌ１に通電させるときの回路各部の電流の流れを示している。また図１８はＤＣ／ＤＣコンバータ１６でスイッチ素子ＳＷ４のみをオンしてトランスＴ１の２次巻線Ｌ２に通電させるときの回路各部の電流の流れを示している。

図１６に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ２のゲートにはスイッチ素子ＳＷ２をオン・オフさせるゲート信号ＳＧ２が供給される。図１７に示すごとくゲート信号ＳＧ２がオン（ＯＮ）であるとき、スイッチ素子ＳＷ２はオン動作する。端子ＴＡ２には直流電圧Ｖ２が入力されているので、スイッチ素子ＳＷ２がオン動作すると、トランスＴ１の１次巻線Ｌ１には励磁電流Ｉ１１が流れる。この励磁電流Ｉ１１は、端子ＴＡ２、スイッチ素子ＳＷ２、１次巻線Ｌ１、インダクタＬ１１、端子ＴＡ１のルートを流れる。ゲート信号ＳＧ２がオンである間、励磁電流Ｉ１１は次第に増加する。ゲー
ト信号ＳＧ２がオフ（ＯＦＦ）になると、電流Ｉ１１は減少する。図１７に示した電流Ｉ１１における破線部分Ｉ１１−１はインダクタＬ０で蓄積されたエネルギーが放出された結果流れる電流部分である。破線部分Ｉ１１−１の励磁電流は、インダクタＬ１１のインダクタンスが大きいほど、時間をかけて減少する。この励磁電流は、スイッチ素子ＳＷ１のダイオード２２、１次巻線Ｌ１、インダクタＬ１１を通って端子ＴＡ１へ流れる。

トランスＴ１の１次巻線Ｌ１に上記のごとき励磁電流Ｉ１１が流れるとき、Ｖ２−Ｖ１＞Ｖ１の場合には２次巻線Ｌ２に相互誘導作用に基づき負荷電流Ｉ１２が生じ、Ｖ２−Ｖ１＜Ｖ１の場合には負荷電流は生じない。負荷電流Ｉ１２は、スイッチ素子ＳＷ３のダイオード２２を経由して端子ＴＡ１へ流れる。２次巻線Ｌ２の負荷電流Ｉ１２は、図１７に示すごとく励磁電流Ｉ１１と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ１２によって平滑コンデンサＣ１は充電され、その結果、端子ＴＡ１には電流Ｉ１２に基づき直流電圧Ｖ１が出力される。

次に図１８の動作例を説明する。図１８に示したＤＣ／ＤＣコンバータ１６において、スイッチ素子ＳＷ４のゲートにはスイッチ素子ＳＷ４をオン・オフさせるゲート信号ＳＧ４が供給される。図１９に示すごとくゲート信号ＳＧ４がオン（ＯＮ）であるとき、スイッチ素子ＳＷ４はオン動作する。端子ＴＡ２には直流電圧Ｖ２が入力されており、スイッチ素子ＳＷ４がオン動作すると、トランスＴ１の２次巻線Ｌ２には励磁電流Ｉ１３が流れる。この励磁電流Ｉ１３は、端子ＴＡ２、スイッチ素子ＳＷ４、２次巻線Ｌ２、インダクタＬ１２のルートを流れる。ゲート信号ＳＧ４がオンである間、励磁電流Ｉ１３は次第に
増加する。ゲート信号ＳＧ４がオフ（ＯＦＦ）になると、電流Ｉ１３は減少し、最後にゼロになる。図１９に示した電流Ｉ１３における破線部分Ｉ１３−１はインダクタＬ１２で蓄積されたエネルギーが放出された結果流れる電流部分である。破線部分Ｉ１３−１の電流は、インダクタＬ１２のインダクタンスが大きいほど、時間をかけて減少する。この電流は、スイッチＳＷ３のダイオード２２、２次巻線Ｌ２、インダクタＬ１２を通って端子ＴＡ１へ流れる。

トランスＴ１の２次巻線Ｌ２に上記のごとき励磁電流Ｉ１３が流れるとき、Ｖ２−Ｖ１
＞Ｖ１の場合には１次巻線Ｌ１に相互誘導作用に基づき負荷電流Ｉ１４が生じ、Ｖ２−Ｖ
１＜Ｖ１の場合には負荷電流は生ぜず、０になる。１次巻線Ｌ１の負荷電流Ｉ１４は、図１９に示すごとく励磁電流Ｉ１３と実質的に同形の変化特性で生じ、かつ巻数比（１：１）に基づき実質的に同じ値で生じる。負荷電流Ｉ１４によって平滑コンデンサＣ１は充電され、その結果、端子ＴＡ１には電流Ｉ１４に基づき直流電圧Ｖ１が出力される。

以上のごとく、上記ＤＣ／ＤＣコンバータ１６の降圧動作によれば、磁気相殺型の回路構成部（Ｌ１，Ｉ２，２１）を有するため、第１に、スイッチ素子ＳＷ２がオンし、かつスイッチ素子４がオフすると、１次巻線Ｌ１には励磁電流が流れ、２次巻線Ｌ２には負荷電流が流れる。第２に、スイッチ素子ＳＷ４がオンし、かつスイッチ素子ＳＷ２がオフすると２次巻線Ｌ２には励磁電流が流れ、１次巻線Ｌ１には負荷電流が流れる。このようにトランスＴ１には正負交互に励磁が行われることになり、コアの磁束密度領域をより多く使用することができる。従って、従来に比較し小さい巻線（コイル）であってもより大き
な電力を扱うことができる。すなわち降圧型ＤＣ／ＤＣコンバータ１６の小型化を達成することができる。

図２０は、図７に示したＤＣ／ＤＣコンバータ１６の等価的な回路である。図２０のような回路を構成する場合、通常、インダクタとトランスの部分は別々に形成される。すなわち、図２０のＢ１のブロック部分（インダクタＬ２２）とＢ２のブロック部分（トランス）は別構成とされる。しかしながら、本発明の複合型トランス１によれば、図７に示すごとくインダクタＬ１１，Ｌ１２とトランスＴ１とがコンパクトに一体形成されるため、図２０の回路に比して、部品減（コイルの数等）や回路全体のサイズや重量が低減されたＤＣ／ＤＣコンバータ１６を実現することができる。

また端子ＴＡ１から出力される直流電圧Ｖ１は、入力電圧Ｖ２に対する出力電圧Ｖ１の降圧機能により、インダクタＬ１２に基づく電圧と、トランスＴ１の２次巻線Ｌ２による電圧との和として実現される。その結果、ＤＣ／ＤＣコンバータ１６による降圧動作は、ゲート信号ＳＷ２，ＳＷ４のデューティ（ｔ２）を５０％以下の場合、出力電圧Ｖ１は入力電圧Ｖ２の１倍〜０．５倍の範囲、５０％以上の場合、出力電圧Ｖ１は入力電圧Ｖ２の０．５倍以下の範囲で所望の値に降圧させることが可能である。

以上の実施形態で説明された構成、形状、大きさおよび配置関係については本発明が理解・実施できる程度に概略的に示したものにすぎず、また数値および各構成の組成（材質）については例示にすぎない。従って本発明は、説明された実施形態に限定されるものではなく、特許請求の範囲に示される技術的思想の範囲を逸脱しない限り様々な形態に変更することができる。

例えば、本実施形態に係る電力変換回路である昇降圧回路におけるＤＣ／ＤＣコンバータ１６は、４つのスイッチ素子ＳＷ１〜ＳＷ４としてＩＧＢＴを用いて構成したが、これに限定されるものではなく、例えば、昇圧回路として使用する場合には、スイッチ素子ＳＷ２，ＳＷ４であるＩＧＢＴに代えてそれぞれ第１および第２のダイオードを用いて構成することができる。
具体的には、スイッチ素子ＳＷ２に代えて第１のダイオードを換装し、第１のダイオードは、第１の巻線２との接続端から第２の正極端子（ＴＡ２との接続端）に向かって順方向になるように設けるとともに、スイッチ素子ＳＷ４に代えて第２のダイオードを換装し、第２のダイオードは、第２の巻線３との接続端から第２の正極端子（ＴＡ２との接続端）になるように設けることで電力変換回路である昇圧回路を構成することができる。
このように、スイッチ素子ＳＷ２，ＳＷ４のＩＧＢＴに代えてそれぞれ第１および第２のダイオードを用いて構成することで、構成を簡素化することができる。

また、電力変換回路である降圧回路として使用する場合には、スイッチ素子ＳＷ１，ＳＷ３であるＩＧＢＴに代えてそれぞれ第１および第２のダイオードを用いて構成することができる。
具体的には、スイッチ素子ＳＷ１に代えて第１のダイオードを換装し、第１のダイオードは、共通基準端子Ｅ１との接続端から第１の巻線２との接続端に向かって順方向になるように設けるとともに、スイッチ素子ＳＷ４に代えて第２のダイオードを換装し、第２のダイオードは、共通基準端子Ｅ１との接続端から第２の巻線３との接続端に向かって順方向になるように設けることで昇圧回路を構成することができる。
このように、スイッチ素子ＳＷ１，ＳＷ３のＩＧＢＴに代えてそれぞれ第１および第２のダイオードを用いて構成することで、構成を簡素化することができる。

本実施形態においては、第１の巻線２および第２の巻線３が、それぞれ平面視で矩形の螺旋状に巻かれ（図３参照）、矩形の長手方向の軸線が互いに同じ方向で重なる（第１のインダクタ４とトランス６と第２のインダクタ５とが直線状に配置される）ように交互に重ね合わされているが、これに限定されるものではなく、それぞれ矩形の長手方向の軸線が交差する方向ないし直交する方向で重ね合わせて第１のインダクタ４と第２のインダクタ５とがトランス６を介在させることで、離隔されているような配置であってもよい。

本発明に係る複合型トランスは、電気自動車等の電源部に使用されるＤＣ／ＤＣコンバータ内のインダクタおよびトランスの電気回路要素として利用される。

本発明の実施形態に係る複合型変圧器の外観を示す斜視図である。 第１の巻線と第２の巻線の組み合わせた上体を説明するための分解斜視図である。 第１の巻線と第２の巻線の構成を説明するための分解斜視図である。 本発明の実施形態に係る複合型変圧器の動作を説明するための平面図であり、（ａ）は第２の巻線から生じる磁束を示し、（ｂ）は第１および第２の巻線から生じる磁束を組み合わせた状態を示し、（ｃ）は第１の巻線から生じる磁束を示す。 図４（ａ）〜（ｃ）にそれぞれ対応する断面図であり、（ａ）は第２の巻線から生じる磁束を示し、（ｂ）は第１および第２の巻線から生じる磁束を組み合わせた状態を示し、（ｃ）は第２の巻線から生じる磁束を示す。 本発明の実施形態に係る複合型変圧器の電気的な等価回路を図５の構成に基づいて示した回路図である。 複合型変圧器を利用したＤＣ／ＤＣコンバータの実施例を示す電気回路図であり、（ａ）はスイッチ素子にＩＧＢＴを使用した場合を示し、（ｂ）はスイッチ素子にＭＯＳＦＥＴを使用した場合を示す。 ＤＣ／ＤＣコンバータを昇圧型として用いる場合の構成図である。 ＤＣ／ＤＣコンバータを昇圧型として用いる場合のゲート信号ＳＧ１，ＳＧ３の波形図である。 ＤＣ／ＤＣコンバータの昇圧動作を説明するための第１の昇圧動作を示す図である。 ＤＣ／ＤＣコンバータの第１の昇圧と動作例における波形図である。 ＤＣ／ＤＣコンバータの昇圧動作を説明するための第２の昇圧動作例を示す図である。 ＤＣ／ＤＣコンバータの第２の昇圧動作例における波形図である。 ＤＣ／ＤＣコンバータを降圧型として用いる場合の構成図である。 ＤＣ／ＤＣコンバータを降圧型として用いる場合のゲート信号ＳＧ２，ＳＧ４の波形図である。 ＤＣ／ＤＣコンバータの降圧動作を説明するための第１の降圧動作例を示す図である。 ＤＣ／ＤＣコンバータの第１の降圧動作例における波形図である。 ＤＣ／ＤＣコンバータの降圧動作を説明するための第２の降圧動作例を示す図である。 ＤＣ／ＤＣコンバータの第２の降圧動作例における波形図である。 図７に示したＤＣ／ＤＣコンバータの等価的な回路を示す電気回路図である。 従来のＤＣ／ＤＣコンバータを示す電気回路図である。 従来の他のＤＣ／ＤＣコンバータを示す電気回路図である。 （ａ）は従来のＤＣ／ＤＣコンバータに適用される周知のインダクタを示す斜視図であり、（ｂ）は従来のＤＣ／ＤＣコンバータに適用される周知のインダクタを示す斜視図である。

符号の説明

１ 複合型変圧器
２ 第１の巻線
２ａ 入力端子（入出力端子）
２ｂ 出力端子（入出力端子）
３ 第２の巻線
３ａ 入力端子（入出力端子）
３ｂ 出力端子（入出力端子）
４ 第１のインダクタ
５ 第２のインダクタ
６ トランス
４１ 第１のインダクタ用コア
４１ａ 中央磁脚部（磁脚部）
４１ｂ 外側磁脚部（磁脚部）
４２ 基部
５１ 第２のインダクタ用コア
５１ａ 中央磁脚部（磁脚部）
５１ｂ 外側磁脚部（磁脚部）
５２ 基部
６１ トランス用コア
６１ａ 中央磁脚部（磁脚部）
６１ｂ 外側磁脚部（磁脚部）
６２ 基部
ＳＷ１〜４ スイッチ素子
ＴＡ１ 端子
ＴＡ２ 端子
ｗ 巻線幅

Claims (9)

1. 通電時に磁束を生じる第１の巻線および第２の巻線が巻かれて、第１のインダクタおよび第２のインダクタとトランスとが構成される複合型変圧器であって、
   前記第１の巻線および第２の巻線の一部が巻き回しされる磁脚部と、この磁脚部を固定する基部と、を有するトランス用コアと、
   前記第１の巻線の一部が巻き回しされる磁脚部と、この磁脚部を固定する基部と、を有する第１のインダクタ用コアと、
   前記第２の巻線の一部が巻き回しされる磁脚部と、この磁脚部を固定する基部と、を有する第２のインダクタ用コアと、を備え、
   前記第１の巻線および第２の巻線は、当該巻線により生じる磁束の磁束方向が互いに打ち消しあう向きに巻かれ、
   前記第１の巻線および第２の巻線は、前記トランス用コアの磁脚部においては、該巻線が互いに交互に重なるように巻き回しされ、前記第１のインダクタおよび第２のインダクタ用コアの磁脚部においては、当該巻線により生じる磁束が互いに干渉しないように離隔されて巻き回しされていること、を特徴とする複合型変圧器。
2. 前記第１の巻線と第２の巻線は、それぞれ同じ巻線長を有することを特徴とする請求項１に記載の複合型変圧器。
3. 前記第１の巻線と第２の巻線は、それぞれ同じ巻線幅を有することを特徴とする請求項１または請求項２に記載の複合型変圧器。
4. 前記トランス用コアは、分割コアからなり、前記分割コアは分割面に対して対称であること
   を特徴とする請求項１から請求項３のいずれか１項に記載の複合型変圧器。
5. 請求項１から請求項４に記載の複合型変圧器を有する電力変換回路であって、
   第１および第２の正極端子と、負極となる共通基準端子と、からそれぞれなる第１および第２の入出力端子を有し、
   前記第１の入出力端子となる前記第１の正極端子に前記第１および第２の巻線の一端が接続され、一端が前記第１の巻線の他端に接続され、他端が前記共通基準端子に接続された第１のスイッチ素子と、
   一端が前記第１の巻線の他端に接続され、他端が前記第２の入出力端子となる前記第２の正極端子に接続された第２のスイッチ素子と、
   一端が前記第２の巻線の他端に接続され、他端が前記共通基準端子に接続された第３のスイッチ素子と、
   一端が前記第２の巻線の他端に接続され、他端が前記第２の正極端子に接続された第４のスイッチ素子と、
   を備えたことを特徴とする電力変換回路。
6. 請求項１から請求項４に記載の複合型変圧器を有する電力変換回路であって、
   第１および第２の正極端子と、負極となる共通基準端子と、からなる入力端子および出力端子と、を有し、
   前記入力端子となる前記第１の正極端子に前記第１および第２の巻線の一端が接続され、一端が前記第１の巻線の他端に接続され、他端が前記共通基準端子に接続された第１のスイッチ素子と、
   一端が前記第１の巻線の他端に接続され、他端が前記出力端子となる前記第２の正極端子に接続され、前記第１の巻線の他端から前記第２の正極端子に向かって順方向になるように設けられた第１のダイオードと、
   一端が前記第２の巻線の他端に接続され、他端が前記共通基準端子に接続された第２のスイッチ素子と、
   一端が前記第２の巻線の他端に接続され、他端が前記第２の正極端子に接続され、前記第２の巻線の他端から前記第２の正極端子に向かって順方向になるように設けられた第２のダイオードと、
   を備えたことを特徴とする電力変換回路。
7. 請求項１から請求項４に記載の複合型変圧器を有する電力変換回路であって、
   第１および第２の正極端子と、負極となる共通基準端子と、からなる出力端子および入力端子と、を有し、
   前記出力端子となる前記第１の正極端子に前記第１および第２の巻線の一端が接続され、一端が前記第１の巻線の他端に接続され、他端が前記共通基準端子に接続され、前記共通基準端子から前記第１の巻線の他端に向かって順方向になるように設けられた第１のダイオードと、
   一端が前記第１の巻線の他端に接続され、他端が前記入力端子となる前記第２の正極端子に接続された第１のスイッチ素子と、
   一端が前記第２の巻線の他端に接続され、他端が前記共通基準端子に接続され、前記共通基準端子から前記第２の巻線の他端に向かって順方向になるように設けられた第２のダイオードと、
   一端が前記第２の巻線の他端に接続され、他端が前記第２の正極端子に接続された第２のスイッチ素子と、
   を備えたことを特徴とする電力変換回路。
8. 前記スイッチ素子は、ＩＧＢＴであることを特徴とする請求項５から請求項７のいずれか１項に記載の電力変換回路。
9. 前記スイッチ素子は、ＭＯＳＦＥＴであることを特徴とする請求項５から請求項７のいずれか１項に記載の電力変換回路。

Images