JP2009278196A - 近接センサ - Google Patents

Abstract

【課題】被検知体の存在検知に加え、被検知体との距離も検知できる近接センサを提供することにある。
【解決手段】近接センサは、被検知体の検知用の検知コイル１０を有するＬＣ共振回路部１と、ＬＣ共振回路部１を発振させる発振回路部２と、ＬＣ共振回路部１の発振振幅を検出するモニタ部３と、モニタ部３で検出した発振振幅に基づいて発振回路部２の負性コンダクタンスをＬＣ共振回路部１が発振可能な臨界値に設定する制御部４と、被検知体と検知コイル１０との距離を示す検知信号を作成する信号処理部５とを備え、発振回路部２は制御部４で設定されたデジタルコードに対応した出力電流を帰還電流としてＬＣ共振回路部１に供給するＤ／Ａコンバータよりなる電流調整部２３を有し、制御部４は発振回路部２の負性コンダクタンスが臨界値となるようにデジタルコードを設定し、信号処理部５は制御部４で設定されたデジタルコードに基づいて検知信号を作成する。
【選択図】図１

Description

本発明は、高周波発振型の近接センサに関するものである。

従来から、非接触で金属体（導電体）や磁性体などからなる被検知体を検知する近接センサとして、高周波発振型の近接センサが提案されている。

上記高周波発振型の近接センサは、検知コイルとコンデンサとの並列回路よりなるＬＣ共振回路部を有している。この近接センサでは、ＬＣ共振回路部を構成する検知コイルに被検知体が接近した際に、電磁誘導作用によって渦電流損が生じて検知コイルの実効抵抗値（インピーダンス）が変化するという現象を利用して被検知体の検知を行っている。つまり、検知コイルのインピーダンスが変化するとＬＣ共振回路部の発振条件も変化するため、ＬＣ共振回路部を発振させている状態から、ＬＣ共振回路部の発振が停止または発振振幅が所定値以上減衰した際に、被検知体が存在していると判定する（例えば、特許文献１参照）。
特開２００５−２９５２４８号公報

上述した従来の近接センサは、被検知体と検知コイルとの距離が、ＬＣ共振回路部の発振が停止または発振振幅が所定値未満になる距離（検知距離）より長ければ、被検知体が検知コイルの検知範囲内に存在しないと判定し、上記検知距離より短ければ、被検知体が検知コイルの検知範囲内に存在すると判定するから、近接センサから出力される検知信号は、被検知体が存在しているか否かの２値しかないデジタル（ディジタル）な値である。

このように従来の近接センサでは、被検知体と検知コイルとの距離が上記検知距離より短くなれば、被検知体が存在していると判定する、つまり、被検知体が検知コイルの検知範囲内に存在するか否かを検知するだけであるから、被検知体が存在しているか否かのデジタルな検知信号を得ることはできていたが、被検知体が検知コイルに対してどの程度接近しているかまでは検知することができないため、被検知体と検知コイルとの距離を示すようなアナログな検知信号を得ることはできなかった。

本発明は上述の点に鑑みて為されたもので、その目的は、被検知体の存在検知に加え、被検知体との距離も検知できる近接センサを提供することにある。

上記の課題を解決するために、請求項１の発明では、被検知体の検知に用いられる検知コイルおよびコンデンサからなるＬＣ共振回路部と、ＬＣ共振回路部を発振させる発振回路部と、ＬＣ共振回路部の発振振幅を検出するモニタ部と、モニタ部で検出した発振振幅に基づいて発振回路部の負性コンダクタンスをＬＣ共振回路部が発振可能な臨界値に設定する制御部と、被検知体と検知コイルとの距離を示す検知信号を作成する信号処理部とを備え、発振回路部は、制御部で設定されたデジタルコードに対応した出力電流を出力するＤ／Ａコンバータよりなる電流調整部を有し、当該電流調整部の出力電流に正比例する帰還電流をＬＣ共振回路部に供給し、制御部は、発振回路部の負性コンダクタンスが上記臨界値となるようにデジタルコードを設定し、信号処理部は、上記制御部で設定されたデジタルコードに基づいて上記検知信号を作成することを特徴とする。

請求項１の発明によれば、ＬＣ共振回路部が発振する条件は、発振回路部の負性コンダクタンスの絶対値が、検知コイルのコンダクタンスの絶対値以上であることであるから、発振回路部の負性コンダクタンスがＬＣ共振回路部が発振可能な臨界値である場合、当該負性コンダクタンスの絶対値は、検知コイルのコンダクタンスの絶対値に等しいと考えることができ、ここで、検知コイルのコンダクタンスは、被検知体と検知コイルとの距離に起因する渦電流損の変化、つまり検知コイルと被検知体との距離に応じて変化し、検知コイルのコンダクタンスに等しい発振回路部の負性コンダクタンスは、ＬＣ共振回路部に供給される帰還電流とＬＣ共振回路部の発振振幅によって決定され、ＬＣ共振回路部に供給される帰還電流は電流調整部の出力電流に正比例するので、制御部で設定されたデジタルコードを用いて検知コイルと被検知体との距離を検出することができるから、従来例のような被検知体が存在しているか否かのデジタルな検知信号ではなく、被検知体と検知コイルとの距離を示すアナログな検知信号を得ることができ、また検知信号を閾値処理することにより被検知体が存在しているか否かのデジタルな検知信号も得ることができて、被検知体の存在検知に加え、被検知体との距離も検知できる。加えて、デジタルコードを用いることによって、各種通信やＰＷＭなどに使用するデジタル信号を容易に得ることが可能になる（すなわちデジタル信号の親和性が高くなる）。しかも、デジタル信号を取り扱う回路は微細パターンでの小型化が容易であるため、制御部や発振回路部などをＩＣ化する際に低コスト化を図ることができ、またセンサ特性にＩＣばらつきによる影響が生じてしまうことを抑制することができる。

請求項２の発明では、請求項１の発明において、上記発振回路部は、上記電流調整部の上記出力電流を上記帰還電流として上記ＬＣ共振回路部に供給し、上記電流調整部は、上記ＬＣ共振回路部の発振電圧に応じた電流を基準電流とする入力側カレントミラートランジスタ、および基準電流に比例した大きさのミラー電流を基準電源から上記ＬＣ共振回路部に供給させる複数の出力側カレントミラートランジスタを有し、基準電源から上記ＬＣ共振回路部に供給されるミラー電流を加算して上記出力電流を作成するカレントミラー回路部と、上記デジタルコードに基づいて制御されミラー電流を上記ＬＣ共振回路部に供給するか否かを決定する複数のスイッチとを有していることを特徴とする。

請求項２の発明によれば、カレントミラー回路部とＤ／Ａコンバータとを別個に設ける場合に比べれば、回路規模を小型化することができ、低コスト化が図れる。

請求項３の発明では、請求項２の発明において、上記スイッチは、上記出力側カレントミラートランジスタと上記入力側カレントミラートランジスタとの間、あるいは上記出力側カレントミラートランジスタと上記基準電源との間に挿入されていることを特徴とする。

請求項３の発明によれば、出力電流を小さくする際には、ミラー電流が遮断されるから（出力側カレントミラートランジスタにはミラー電流が流れないから）、低消費電力化を図ることができる。

請求項４の発明では、請求項２の発明において、上記ミラー電流を上記ＬＣ共振回路部に供給する供給路と、上記ミラー電流を上記ＬＣ共振回路部に供給しない非供給路とを有し、供給路と非供給路とのいずれに上記ミラー電流が流れるかは上記スイッチにより選択されることを特徴とする。

請求項４の発明によれば、供給路と非供給路とのいずれにミラー電流が流れるかによって出力電流が調整されるので、出力側カレントミラートランジスタにはスイッチの制御状態に関係なくミラー電流が流れるから、ミラー電流の供給開始や供給停止に伴う出力側カレントミラートランジスタにおける電流変動によって、入力側カレントミラートランジスタの基準電流が変動してしまうことを抑制することができ、安定した動作が行える。

請求項５の発明では、請求項２〜４のうちいずれか１項の発明において、上記複数の出力側カレントミラートランジスタのうちの少なくとも１つはトランジスタサイズが他と異なっていることを特徴とする。

請求項５の発明によれば、出力側カレントミラートランジスタの数が同じであれば、出力側カレントミラートランジスタのトランジスタサイズがいずれも同じ（出力側カレントミラートランジスタのミラー電流が全て同じ）である場合に比べて、出力可能な出力電流の値を増やすことができるから、出力電流を細かく設定することができて、被検知体と検知コイルとの距離の分解能（位置精度）を向上することができる。

請求項６の発明では、請求項２〜４のうちいずれか１項の発明において、上記カレントミラー回路部は、上記複数の出力側カレントミラートランジスタそれぞれと上記基準電源との間に個別に挿入された複数のミラー電流制限用の抵抗部を備え、複数の抵抗部のうちの少なくとも１つは抵抗値が他と異なっていることを特徴とする。

請求項６の発明によれば、出力側カレントミラートランジスタの数が同じであれば、ミラー電流制限用の抵抗部の抵抗値がいずれも同じ（出力側カレントミラートランジスタのミラー電流が全て同じ）である場合に比べて、出力可能な出力電流の値を増やすことができるから、出力電流を細かく設定することができて、被検知体と検知コイルとの距離の分解能（位置精度）を向上することができる。

請求項７の発明では、請求項６の発明において、上記スイッチは、上記抵抗と上記基準電源との間に挿入されていることを特徴とする。

請求項７の発明によれば、出力電流を小さくする際には、ミラー電流が遮断されるから（出力側カレントミラートランジスタにはミラー電流が流れないから）、低消費電力化を図ることができる。

請求項８の発明では、請求項１〜７のうちいずれか１項の発明において、上記複数のスイッチそれぞれは、上記デジタルコードのビットと一対一で関係付けられ、上記制御部は、上記スイッチに関係付けられたビットの値に基づいて上記スイッチを制御し、上記デジタルコードにおいてビット番号が０であるビットに関係付けられた上記スイッチにより上記ＬＣ共振回路部に供給するか否かが決定されるミラー電流を基準ミラー電流とした場合に、ビット番号が０以外であるビットに関係付けられた上記スイッチにより上記ＬＣ共振回路部に供給するか否かが決定されるミラー電流と基準ミラー電流との比が、当該スイッチに対応するビットのビット番号を指数として２を累乗した値であることを特徴とする。

請求項８の発明によれば、ストレート・バイナリコードなどの２進数のデジタルコードによって出力電流を調整することができるから、出力側カレントミラートランジスタおよびスイッチの数を少なくしながらも、被検知体と検知コイルとの距離の分解能（位置精度）を向上することができ、またハードウェア構成を簡単にすることができて、小型化や低コスト化を図ることができる。

請求項９の発明では、請求項２〜８のうちいずれか１項の発明において、上記カレントミラー回路部は、上記デジタルコードのビットの値に関係なく上記ミラー電流を基準電源から上記ＬＣ共振回路部に供給させるオフセット用の出力側カレントミラートランジスタを有していることを特徴とする。

請求項９の発明によれば、出力電流にオフセットを設けることができるから、オフセットを設けない場合に比べて、被検知体と検知コイルとの距離の分解能（位置精度）を向上することができる。

請求項１０の発明では、請求項１の発明において、上記発振回路部は、上記電流調整部の上記出力電流を基準電流とする入力側カレントミラートランジスタと、基準電流に比例した大きさの帰還電流を基準電源から上記ＬＣ共振回路部に供給させる出力側カレントミラートランジスタとを有したカレントミラー回路部を有し、上記電流調整部は、上記ＬＣ共振回路部の発振電圧に応じた増幅電流を基準電源から入力側カレントミラートランジスタに供給させる複数の増幅回路を有し、基準電源から上記入力側カレントミラートランジスタに供給される増幅電流を加算して上記出力電流を作成する増幅部と、上記デジタルコードに基づいて制御され増幅電流を入力側カレントミラートランジスタに供給するか否かを決定する複数のスイッチとを有していることを特徴とする。

請求項１０の発明によれば、増幅部とＤ／Ａコンバータとを別個に設ける場合に比べれば、回路規模を小型化することができ、低コスト化が図れる。

請求項１１の発明では、請求項１０の発明において、上記発振回路部は、上記ＬＣ共振回路部の発振電圧をレベルシフトするレベルシフト回路を有し、上記増幅回路は、一対の被制御電極の一方が上記入力側カレントミラートランジスタに、上記一対の被制御電極の他方が基準電位に、上記一対の被制御電極間の通電量を制御する制御電極がレベルシフト回路の出力端にそれぞれ電気的に接続された増幅用トランジスタを有し、上記スイッチは、基準電位と上記他方の被制御電極との間、あるいはレベルシフト回路の出力端と制御電極との間に挿入されていることを特徴とする。

請求項１１の発明によれば、出力電流を小さくする際には、増幅電流が遮断されるから（増幅回路には増幅電流が流れないから）、低消費電力化を図ることができる。

請求項１２の発明では、請求項１０の発明において、上記増幅電流を上記入力側カレントミラートランジスタに供給する供給路と、上記増幅電流を上記入力側カレントミラートランジスタに供給しない非供給路とを有し、供給路と非供給路とのいずれに上記増幅電流が流れるかは上記スイッチにより選択されることを特徴とする。

請求項１２の発明によれば、供給路と非供給路とのいずれに増幅電流が流れるかによって出力電流が調整されるので、増幅回路にはスイッチの制御状態に関係なく増幅電流が流れるから、増幅電流の供給開始や供給停止に伴う増幅回路における電流変動によって、入力側カレントミラートランジスタの基準電流が変動してしまうことを抑制することができ、安定した動作が行える。

請求項１３の発明では、請求項１０〜１２のうちいずれか１項の発明において、上記発振回路部は、上記ＬＣ共振回路部の発振電圧をレベルシフトするレベルシフト回路を有し、上記増幅回路は、一対の被制御電極の一方が上記入力側カレントミラートランジスタに、上記一対の被制御電極の他方が基準電位に、上記一対の被制御電極間の通電量を制御する制御電極がレベルシフト回路の出力端にそれぞれ電気的に接続された増幅用トランジスタと、増幅用トランジスタの上記他方の被制御電極と基準電位との間に挿入された増幅電流制限用の抵抗部とを有し、複数の抵抗部のうちの少なくとも１つは抵抗値が他と異なっていることを特徴とする。

請求項１３の発明によれば、増幅回路の数が同じであれば、増幅電流制限用の抵抗部の抵抗値がいずれも同じ（増幅回路の増幅電流が全て同じ）である場合に比べて、出力可能な出力電流の値を増やすことができるから、出力電流を細かく設定することができて、被検知体と検知コイルとの距離の分解能（位置精度）を向上することができる。

請求項１４の発明では、請求項１３の発明において、上記複数のスイッチそれぞれは、上記デジタルコードのビットと一対一で関係付けられ、上記制御部は、上記スイッチに関係付けられたビットの値に基づいて上記スイッチを制御し、上記デジタルコードにおいてビット番号が０であるビットに関係付けられた上記スイッチにより上記入力側カレントミラートランジスタに供給するか否かが決定される増幅電流を基準増幅電流とした場合に、ビット番号が０以外であるビットに関係付けられた上記スイッチにより上記入力側カレントミラートランジスタに供給するか否かが決定される増幅電流と基準増幅電流との比が、当該スイッチに対応するビットのビット番号を指数として２を累乗した値であることを特徴とする。

請求項１４の発明によれば、ストレート・バイナリコードなどの２進数のデジタルコードによって出力電流を調整することができるから、増幅回路およびスイッチの数を少なくしながらも、被検知体と検知コイルとの距離の分解能（位置精度）を向上することができ、またハードウェア構成を簡単にすることができて、小型化や低コスト化を図ることができる。

請求項１５の発明では、請求項１０〜１４の発明において、上記増幅部は、上記デジタルコードのビットの値に関係なく上記増幅電流を上記入力側カレントミラートランジスタに供給させるオフセット用の増幅回路を有していることを特徴とする。

請求項１５の発明によれば、出力電流にオフセットを設けることができるから、オフセットを設けない場合に比べれば、被検知体と検知コイルとの距離の分解能（位置精度）を向上できる。

請求項１６の発明では、請求項１〜１５のうちいずれか１項の発明において、上記モニタ部は、上記ＬＣ共振回路部の発振振幅を検出し発振振幅を示すアナログ信号を出力する検出部と、当該検出部が出力した発振振幅を示すアナログ信号をデジタル信号に変換して上記制御部に出力するＡ／Ｄコンバータとを備えていることを特徴とする。

請求項１６の発明によれば、アナログ回路により発振回路部の帰還電流を変更する場合に比べれば、処理速度（可変抵抗部の抵抗値の変化の応答性、追随性）を向上でき、被検知体の移動速度が速い場合であっても、迅速に、発振回路部の負性コンダクタンスをＬＣ共振回路部が発振可能な臨界値に設定することができる。

請求項１７の発明では、請求項１〜１６のうちいずれか１項の発明において、上記電流調整部は、上記デジタルコードに応じて上記出力電流を単調増加させ、上記制御部は、上記モニタ部で検出した発振振幅と所定の閾値を越えているか否かを判定する比較判定部と、比較判定部により上記所定の閾値を越えていると判定されると上記デジタルコードを変更し、比較判定部により上記所定の閾値を越えていないと判定されると上記デジタルコードを変更しない演算処理部とを有し、演算処理部は、上記デジタルコードを変更するにあたっては、上記デジタルコードの最下位ビットに１を加算あるいは減算することを特徴とする。

請求項１７の発明によれば、デジタルコードの最下位ビットに１を加算あるいは減算することによってデジタルコードを変更するので、出力電流の調整時に、オーバーシュートやアンダーシュートが生じてしまうことを防止でき、また、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済むから、比較判定部としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なコンパレータを用いることができるようになって、低コスト化が図れる。

請求項１８の発明では、請求項１〜１６のうちいずれか１項の発明において、上記電流調整部は、上記デジタルコードに応じて上記出力電流を単調増加させ、上記制御部は、上記発振振幅の上限となる上限閾値と下限となる下限閾値とを有し、上記モニタ部で検出した発振振幅が上限閾値を越えているか、下限閾値を下回っているか、上限閾値と下限閾値との間に収まっているかを判定する比較判定部と、比較判定部により上限閾値を越えていると判定されると上記デジタルコードを減少させ、下限閾値を下回っていると判定されると上記デジタルコードを増加させ、上限閾値と下限閾値との間に収まっていると判定されると上記デジタルコードを変更しない演算処理部とを有し、演算処理部は、上記デジタルコードを減少させるにあたっては、上記デジタルコードの最下位ビットより１を減算し、上記デジタルコードを増加させるにあたっては、上記デジタルコードの最下位ビットに１を加算することを特徴とする。

請求項１８の発明によれば、デジタルコードの最下位ビットに１を加算あるいは減算することによってデジタルコードを変更するので、出力電流の調整時に、オーバーシュートやアンダーシュートが生じてしまうことを防止でき、また、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済むから、比較判定部としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なウィンドウコンパレータを用いることができるようになって、低コスト化が図れる。

請求項１９の発明では、請求項１〜１８のうちいずれか１項の発明において、上記制御部は、上記デジタルコードを上記電流調整部に与えるタイミングを指示する信号を所定周波数で出力するタイミング回路を有し、上記所定周波数は、上記ＬＣ共振回路部の発振周波数より低いことを特徴とする。

請求項１９の発明によれば、出力電流を変更したことに起因するＬＣ共振回路部の発振を防止でき、安定した制御が行えるようになる。

請求項２０の発明では、請求項１〜１９のうちいずれか１項の発明において、上記信号処理部は、上記デジタルコードに所定の加算値を加算するオフセット処理と、上記デジタルコードに所定の乗算値を乗算するゲイン処理との少なくとも一方を実行可能な出力調整部を有していることを特徴とする。

請求項２０の発明によれば、検知信号の値を所望の範囲内の値とすることができる。

請求項２１の発明では、請求項２０の発明において、上記加算値あるいは上記乗算値は変更可能であることを特徴とする。

請求項２１の発明によれば、製品毎に、検知コイルの特性や、検知コイルと被検知体との相対位置、発振回路部などの回路の特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値の範囲が異なってしまうことを防止でき、いずれの製品においても検知信号の値を所望の範囲内の値とすることが可能となる。

請求項２２の発明では、請求項１〜２１のうちいずれか１項の発明において、周囲の温度を検知する温度検知部を備え、上記信号処理部は、上記デジタルコードに温度検知部で検知した温度に対応する補正温度係数を乗じることで温度補償を行う温度補償部を有していることを特徴とする。

請求項２２の発明によれば、検知コイルや、被検知体、発振回路部などの回路の温度特性に起因する検知精度の悪化を防止でき、検知精度の向上が図れる。

請求項２３の発明では、請求項２２の発明において、上記補正温度係数は変更可能であることを特徴とする。

請求項２３の発明によれば、製品毎に、検知コイルの特性や、検知コイルと被検知体との相対位置、発振回路部などの回路の温度特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値が異なってしまうことを防止でき、いずれの製品においても所望の検知信号を得ることが可能となる。

請求項２４の発明では、請求項１〜２３のうちいずれか１項の発明において、上記発振回路部と、上記モニタ部と、上記制御部と、上記信号処理部とはモノリシックＩＣとして一体化されていることを特徴とする。

請求項２４の発明によれば、発振回路部、モニタ部、制御部、および信号処理部をそれぞれ別のＩＣにより構成する場合に比べれば、小型化が図れるとともに低コスト化が図れ、さらに耐ノイズ性能を向上できる。

本発明は、制御部で設定されたデジタルコードを用いて検知コイルと被検知体との距離を検出することができるから、従来例のような被検知体が存在しているか否かのデジタルな検知信号ではなく、被検知体と検知コイルとの距離を示すアナログな検知信号を得ることができ、また検知信号を閾値処理することにより被検知体が存在しているか否かのデジタルな検知信号も得ることができて、被検知体の存在検知に加え、被検知体との距離も検知できる。

（実施形態１）
本実施形態の近接センサは、図１に示すように、被検知体（図示せず）の検知に用いられる検知コイル１０およびコンデンサ１１の並列回路からなるＬＣ共振回路部１と、ＬＣ共振回路部１を発振させる発振回路部２と、ＬＣ共振回路部１の発振振幅（ＬＣ共振回路部１の発振電圧の最大値と最小値との差）を検出するモニタ部３と、モニタ部３で検出した発振振幅に基づいて発振回路部２の負性コンダクタンスをＬＣ共振回路部１が発振可能な臨界値に設定する制御部４と、被検知体と検知コイル１０との距離を示す検知信号を作成する信号処理部５とを備えている。

ＬＣ共振回路部１の発振電圧の周波数は、検知コイル１０のインダクタンスとコンデンサ１１の静電容量とにより決定される。検知コイル１０は、例えば導線（絶縁被覆電線など）を円筒状のコイルボビン（図示せず）の外周面に当該コイルボビンの軸方向に巻軸方向を沿わせた形で巻回することにより構成される。上記被検知体は、例えば金属体などの導電体よりパイプ状に形成され、検知コイル１０の巻軸方向に沿って検知コイル１０のすぐ外側を通る形に配置される。なお、上述した検知コイル１０および被検知体の構成は一例に過ぎず、例えば、被検知体は磁性体により形成されたものであってもよく、本発明の趣旨を逸脱しない範囲で変更できる。

本実施形態の近接センサでは、発振回路部２と、モニタ部３と、制御部４と、信号処理部５とはモノリシックＩＣとして一体化されている。

発振回路部２は、内部電源である基準電源ＶｃｃよりＬＣ共振回路１に一定のバイアス電流を供給する定電流源であるバイアス回路２０を有する。また、ＬＣ共振回路部１の発振を維持するためには、ＬＣ共振回路部１に電流を正帰還させる必要があり、発振回路部２はＬＣ共振回路部１に帰還電流Ｉｆｂを供給するための構成として、ＬＣ共振回路部１の発振電圧（ＬＣ共振回路部１の両端電圧）をレベルシフトするレベルシフト回路２１と、ＬＣ共振回路部１の発振電圧に応じた電流（増幅電流）Ｉｂを出力する増幅回路２２と、制御部４で設定されたデジタルコードに対応した出力電流Ｉｏを出力する電流調整部２３とを有する。

レベルシフト回路２１は、ｎｐｎ形のトランジスタ２１０により構成される。トランジスタ２１０のコレクタはバイアス回路２０の出力端に接続され、エミッタは一端が接地されたＬＣ共振回路部１の他端に接続される。図示例ではトランジスタ２１０のエミッタと基準電位（グラウンド）との間に検知コイル１０とコンデンサ１１とからなる並列回路が挿入されている。また、トランジスタ２１０のコレクタはベースに接続されている。つまり、レベルシフト回路２１においては、トランジスタ２１０のエミッタの電位はＬＣ共振回路部１の発振電圧に等しい。

増幅回路２２は、ｎｐｎ形のトランジスタよりなる増幅用トランジスタＢＴｒを有する。増幅用トランジスタＢＴｒのベースはレベルシフト回路２１のトランジスタ２１０のベースに接続される。したがって、増幅用トランジスタＢＴｒのベースには、レベルシフト回路２１によりレベルシフトされたトランジスタ２１０のエミッタの電位、すなわちレベルシフト回路２１により生成されたレベルシフト電圧が入力される。

ここで、レベルシフト回路２１は、増幅用トランジスタＢＴｒのベース−エミッタ間電圧の分だけ発振電圧をレベルシフトするように構成されており、これによって、増幅用トランジスタＢＴｒのエミッタとグラウンドとの間に、発振の正の半サイクルのみ、ＬＣ共振回路部１の発振電圧に等しい電圧が印加されるようにしている。

一方、増幅用トランジスタＢＴｒのエミッタはエミッタ電位設定用（増幅電流制限用）の抵抗器である抵抗部Ｒｂを介してグラウンド（グランド）に接続され（接地され）ている。すなわち、増幅回路２２は、所謂エミッタフォロワ（エミッタホロワ）回路である。

したがって、増幅回路２２からは、ＬＣ共振回路部１の発振電圧に応じた電流である増幅電流Ｉｂが出力される。なお、増幅回路２２としては、エミッタフォロワ回路の代わりに、ＭＯＳＦＥＴを利用したソースフォロワ（ソースホロワ）回路を採用することができる。

電流調整部２３は、入力側カレントミラートランジスタ（以下、「入力側トランジスタ」と略称する）ＩＴｒと、複数の出力側カレントミラートランジスタ（以下、「出力側トランジスタ」と略称する）ＯＴｒとを有するカレントミラー回路部２３０を備える。入力側トランジスタＩＴｒおよび出力側トランジスタＯＴｒはいずれもｐｎｐ形のトランジスタよりなる。

入力側トランジスタＩＴｒのコレクタは、増幅回路２２の増幅用トランジスタＢＴｒのコレクタに接続され、エミッタは基準電源Ｖｃｃに接続されている。また、入力側トランジスタＩＴｒのコレクタとベースとは相互に接続される。一方、出力側トランジスタＯＴｒのエミッタは、スイッチＳＷを介して基準電源Ｖｃｃに接続され、コレクタはトランジスタ２１０のエミッタとコンデンサ１１との間に接続される。また、複数の出力側トランジスタＯＴｒのベースそれぞれは、入力側トランジスタＩＴｒのベースに共通に接続される。なお、以下の説明では、複数の出力側トランジスタＯＴｒを区別するために、必要に応じて符号ＯＴｒ_１〜ＯＴｒ_４で表す。また、出力側トランジスタＯＴｒ_１〜ＯＴｒ_４それぞれに対応するミラー電流Ｉｍを必要に応じて符号Ｉｍ_１〜Ｉｍ_４で表し、出力側トランジスタＯＴｒ_１〜ＯＴｒ_４それぞれに対応するスイッチＳＷを必要に応じて符号ＳＷ_１〜ＳＷ_４で表す。

カレントミラー回路部２３０では、ＬＣ共振回路部１の発振電圧に応じた電流である増幅電流Ｉｂが基準電流として入力側トランジスタＩＴｒに与えられ、各出力側トランジスタＯＴｒを通じて基準電流に比例した大きさのミラー電流Ｉｍが基準電源ＶｃｃからＬＣ共振回路部１に供給される。したがって、ミラー電流Ｉｍ_ｎの大きさは、ミラー比（ミラー電流Ｉｍ_ｎの基準電流に対する比）をＭ_ｎとすれば、次式（１）で表すことができる。

なお、本実施形態では、入力側トランジスタＩＴｒと各出力側トランジスタＯＴｒとのトランジスタサイズはいずれも同じにしている。そのため、入力側トランジスタＩＴｒと各出力側トランジスタＯＴｒとでは、エミッタサイズ（エミッタ面積）はいずれも同じであり（すなわちＭ_ｎ＝１）、ミラー電流Ｉｍ_１〜Ｉｍ_４の大きさはいずれも基準電流（本実施形態の場合は増幅電流Ｉｂ）の大きさに等しい。

スイッチＳＷは、例えばトランジスタやサイリスタなどの半導体スイッチング素子よりなり、オン時に基準電源Ｖｃｃと出力側トランジスタＯＴｒのエミッタとを接続し、オフ時に基準電源Ｖｃｃと出力側トランジスタＯＴｒのエミッタとを非接続とする（基準電源Ｖｃｃと出力側トランジスタＯＴｒとの間の電路を遮断する）。そのため、スイッチＳＷがオフであるときには、ミラー電流ＩｍがＬＣ共振回路部１に供給されない。このスイッチＳＷの制御状態（オン・オフ）によって、ミラー電流がＬＣ共振回路部１に供給されるか否かが決まる。

電流調整部２３は、入力されたデジタル信号のデジタルコードに応じてスイッチを制御するスイッチ制御部２３１を有する。スイッチ制御部２３１は、例えば所定のプログラムを実行するマイクロコンピュータやロジック回路などにより構成される。

上記のデジタルコードは、例えば右端を最下位ビット（ＬＳＢ、あるいはＬＳＢｉｔ）、左端を最上位ビット（ＭＳＢ、あるいはＭＳＢｉｔ）とする４ビットのストレート・バイナリコードであり、複数のスイッチＳＷそれぞれはデジタルコードの各ビットと一対一で関係付けられている。例えば、デジタルコードの最下位ビットである第０ビット（ビット番号が０であるビット）はスイッチＳＷ_１に、第１ビット（ビット番号が１であるビット）はスイッチＳＷ_２に、第２ビット（ビット番号が２であるビット）はスイッチＳＷ_３に、最上位ビットである第３ビット（ビット番号が３であるビット）はスイッチＳＷ_４にそれぞれ対応する。

スイッチ制御部２３１は、デジタルコードのビットの値が”０”であれば、スイッチＳＷをオフ、”１”であればスイッチＳＷをオンにする。したがって、スイッチＳＷは、制御部４で設定されるデジタルコードに基づいて制御される。

例えば、デジタルコードが”１０１０”（ただし、右から順に第０ビット、第１ビット、第２ビット、第３ビットとする）であれば、スイッチ制御部２３１は、スイッチＳＷ_２，ＳＷ_４をオン、スイッチＳＷ_１，ＳＷ_３をオフとする。この場合、ＬＣ共振回路部１には、ミラー電流Ｉｍ_２，Ｉｍ_４が供給されるから、電流調整部２３の出力電流Ｉｏの大きさは、ミラー電流Ｉｍ_２とミラー電流Ｉｍ_４とを加算した大きさになる。

つまり、カレントミラー回路部２３０は、基準電源ＶｃｃからＬＣ共振回路部１に供給されるミラー電流Ｉｍを加算して出力電流Ｉｏを作成するから、出力電流Ｉｏは、次式（２）で表すことができる。なお、δ_ｎは、スイッチＳＷ_ｎのオン・オフを示す関数であり、スイッチＳＷ_ｎがオンであればδ_ｎ＝１、スイッチＳＷ_ｎがオフであればδ_ｎ＝０とする。

本実施形態の場合、ミラー電流Ｉｍは全て等しいため、出力電流Ｉｏは、オンになっているスイッチＳＷの数によって決定される。したがって、本実施形態における出力電流Ｉｏは、０、Ｉｂ、２Ｉｂ、３Ｉｂ、４Ｉｂの５つの値をとり得る。

このように発振回路部２は、制御部４で設定されたデジタルコード（電流調整部２３に入力されたデジタル信号のデジタルコード）に対応した出力電流Ｉｏを出力するＤ／Ａコンバータよりなる電流調整部２３を有しており、当該電流調整部２３の出力電流Ｉｏが帰還電流ＩｆｂとしてＬＣ共振回路部１に供給される。すなわち、本実施形態においては、Ｉｆｂ＝Ｉｏが成立する。

ここで、発振回路部２の負性コンダクタンスをＧｏｓｃ（ただしＧｏｓｃの値は負である）、ＬＣ共振回路部１の発振振幅をＶＴとすると、負性コンダクタンスＧｏｓｃは、次式（３）で表すことができる。

すなわち、発振回路部２の負性コンダクタンスＧｏｓｃは、発振振幅ＶＴに対してどれだけの帰還電流Ｉｆｂを与えるかによって決定される。そして、増幅用トランジスタＢＴｒのエミッタとグラウンドとの間には、発振の正の半サイクルのみ、ＬＣ共振回路部１の発振電圧に等しい電圧が印加されるから、上記の式（１）〜（３）により、負性コンダクタンスＧｏｓｃは、次式（４）で表すことができる。なお、Ｒはエミッタ電位設定用の抵抗部Ｒｂの抵抗値である。

上記の式（４）より明らかなように、電流調整部２３のスイッチＳＷのオン・オフ、すなわち電流調整部２３に入力するデジタルコードによって、発振回路部２の負性コンダクタンスＧｏｓｃの値を調整することができる。

ここで、ＬＣ共振回路部１が発振する条件は、発振回路部２の負性コンダクタンスＧｏｓｃの絶対値が、検知コイル１０のコンダクタンスの絶対値以上であること、すなわち、検知コイル１０のコンダクタンスをＧｃｏｉｌとすれば、負性コンダクタンスＧｏｓｃとコンダクタンスＧｃｏｉｌとが、Ｇｃｏｉｌ≦｜Ｇｏｓｃ｜の関係にあるときである。

したがって、振回路部２の負性コンダクタンスＧｏｓｃが、Ｇｃｏｉｌ＝｜Ｇｏｓｃ｜であるときに、負性コンダクタンスＧｏｓｃは、ＬＣ共振回路部１が発振可能な最大値となる。そのため、検知コイルのコンダクタンスＧｃｏｉｌの負の値である−Ｇｃｏｉｌが、発振回路部２の負性コンダクタンスＧｏｓｃの上述の臨界値となる。そうすると、負性コンダクタンスＧｏｓｃが臨界値である場合には、コンダクタンスＧｃｏｉｌは次式（５）で表すことができる。

そして、検知コイル１０のコンダクタンスＧｃｏｉｌは、被検知体と検知コイル１０との距離に起因する渦電流損の変化、つまり検知コイル１０と被検知体との距離に応じて変化するから、負性コンダクタンスＧｏｓｃが上記臨界値である限り、検知コイル１０のコンダクタンスＧｃｏｉｌとデジタルコードとは対応関係にある（制御部４で設定されるデジタルコードのビットパターンは、検知コイル１０と被検知体との距離によって変化する）。

モニタ部３は、ｎｐｎ形のトランジスタ３０と、抵抗３１と、コンデンサ３２とで構成された検波回路からなる。トランジスタ３０は、コレクタが基準電源Ｖｃｃに接続され、ベースがＬＣ共振回路部１に接続され、エミッタが抵抗３１およびコンデンサ３２に接続されている。そして、トランジスタ３０のコレクタ−エミッタ間には、ベースに入力される電圧（ＬＣ共振回路部１の発振電圧）に応じた電流が流れ、この電流によってコンデンサ３２が充電される。本実施形態におけるモニタ部３では、このコンデンサ３２の両端電圧をＬＣ共振回路部１の発振振幅を示す値として検出する。

制御部４は、例えば所定のプログラムを実行するマイクロコンピュータやロジック回路などにより構成される。制御部４は、モニタ部３より得た発振振幅ＶＴが所定値、すなわち負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値が等しいときの発振振幅ＶＴの値（つまりは発振回路部２の負性コンダクタンスＧｏｓｃが臨界値）となるようにデジタルコードを設定する。制御部４は、デジタルコードを設定した後は、当該デジタルコードをデジタル信号により電流調整部２３のスイッチ制御部３２１と、信号処理部５との双方に送信する。

ここで、負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値とは一致させるのが好ましいが、必ずしも一致させる必要はなく、負性コンダクタンスＧｏｓｃの絶対値がコンダクタンスＧｃｏｉｌの絶対値におおよそ等しいとみなせる範囲（例えば上記臨界値よりやや小さい値）であれば問題はない。したがって、本実施形態では、制御部４は、モニタ部３より得た発振振幅ＶＴが所定の範囲内の値（負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値とがおおよそ等しいとみなせる範囲における発振振幅ＶＴの値）になるように、デジタルコードを設定する。

信号処理部５は、入力されたデジタル信号（制御部４より出力されたデジタル信号）からデジタルコードを取得する機能を備え、当該機能により取得したデジタルコードに基づいてアナログ形式の電気信号からなる検知信号（例えば、被検知体と検知コイル１０との距離に比例して値が大きくなる信号）を作成し、図示しない外部機器（例えば、パーソナルコンピュータやプログラマブルコントローラなどの制御装置）に出力する。上記検知信号は、例えば、デジタルコード（のビットパターン）と、被検知体と検知コイル１０との距離との関係を示すデータテーブルや、デジタルコードにより表される値（本実施形態の場合であれば、値が”１”であるビットの総数）を被検知体と検知コイル１０との距離に変換する演算式などを利用することができる。なお、デジタルコードにより表される値としては、デジタルコードを１０進数に変換した値を採用することもできる。この種のデータテーブルや上記演算式は、実際の測定結果などから求めることができる
上述したように信号処理部５は、デジタルコードに基づいて検知信号を作成し出力するが、当該検知信号を閾値処理することで、被検知体が存在しているか否かのデジタルな検知信号を作成し出力するようにしてもよい。例えば、信号処理部５は、検知信号（アナログな検知信号）の値が所定の閾値以上である場合に、被検知体が検知コイル１０の検知範囲内に存在し、所定の閾値未満である場合に、被検知体が検知コイル１０の検知範囲外に存在すると判断して、被検知体の存否を示す検知信号（デジタルな検知信号）を出力するように構成されていてもよい。このようにすれば、被検知体との距離に加えて、被検知体の存在検知も同時に行えるようになる。

本実施形態の近接センサは上述した構成を有しており、以下にその動作について簡単に説明する。近接センサが動作を開始すると、ＬＣ共振回路部１の両端には所定周波数（検知コイル１０のインダクタンスとコンデンサ１１の静電容量とで決定される周波数）の発振電圧が生じる。ＬＣ共振回路部１の発振は、発振回路部２より供給される帰還電流Ｉｆｂによって維持される。

ＬＣ共振回路部１の発振振幅ＶＴはモニタ部３により検出され、制御部４はモニタ部３にて検出した発振振幅ＶＴに基づき、発振回路部２の負性コンダクタンスＧｏｓｃが上記臨界値となるようにデジタルコードを設定し、当該デジタルコードをデジタル信号により電流調整部２３に送信して出力電流Ｉｏ（＝帰還電流Ｉｆｂ）の大きさを調整する。制御部４が出力するデジタル信号は信号処理部５にも入力され、信号処理部５では入力されたデジタル信号のデジタルコードに基づいて検知信号が作成される。

ここで、被検知体が検知コイル１０に接近し、検知コイル１０における渦電流損が大きくなると、検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値が負性コンダクタンスＧｏｓｃの絶対値より大きくなる。そのため、上記発振条件を満たさなくなって、ＬＣ共振回路部１の発振が停止しようとし、発振振幅ＶＴが小さくなる。制御部４は、モニタ部３で検出した発振振幅ＶＴが上記所定範囲内の値にならなくなると、発振振幅ＶＴが上記所定範囲内の値となるように出力電流Ｉｏを調整する（負性コンダクタンスＧｏｓｃを調整する）。上記の場合、制御部４は、負性コンダクタンスＧｏｓｃの絶対値を大きくするために、出力電流Ｉｏが大きくなるようにデジタルコードを設定する。そして、信号処理部５は、制御部４により新たに設定されたデジタルコードに基づいて検知信号を作成して出力する。

上記とは逆に被検知体が検知コイル１０から離れ、検知コイル１０における渦電流損が小さくなると、検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値が負性コンダクタンスＧｏｓｃの絶対値より小さくなり、その結果、発振振幅ＶＴが大きくなる。制御部４は、モニタ部３で検出した発振振幅ＶＴが上記所定範囲内の値にならなくなると、発振振幅ＶＴが上記所定範囲内の値となるように出力電流Ｉｏを調整するから、上記の場合、負性コンダクタンスＧｏｓｃの絶対値を小さくするために、出力電流Ｉｏが小さくなるようにデジタルコードを設定する。そして、信号処理部５は、制御部４により新たに設定されたデジタルコードに基づいて上記検知信号を作成して出力する。

上述したように信号処理部５からは、制御部４で設定されたデジタルコードに基づく検知信号が出力され、当該検知信号をモニタすることによって、被検知体と検知コイル１０との距離、つまり位置関係を知ることができる。

以上述べたように、発振回路部２は、制御部４で設定されたデジタルコードに対応した出力電流Ｉｏを出力するＤ／Ａコンバータよりなる電流調整部２３を有し、当該電流調整部の出力電流Ｉｏに正比例する帰還電流Ｉｆｂ（本実施形態の場合は出力電流Ｉｏと帰還電流Ｉｆｂとは等しい）をＬＣ共振回路部１に供給し、制御部４は、発振回路部２の負性コンダクタンスＧｏｓｃが臨界値となるようにデジタルコードが設定されたデジタル信号を電流調整部２３に出力し、信号処理部５は、制御部４より出力されたデジタル信号のデジタルコードに基づいて検知信号を作成する。

そして、ＬＣ共振回路部１が発振する条件は、発振回路部２の負性コンダクタンスＧｏｓｃの絶対値が、検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値以上であることであるから、発振回路部２の負性コンダクタンスＧｏｓｃがＬＣ共振回路部１が発振可能な臨界値である場合、当該負性コンダクタンスＧｏｓｃの絶対値は、検知コイル１０のコンダクタンスＧｃｏｉｌの絶対値に等しいと考えることができ、ここで、検知コイル１０のコンダクタンスＧｃｏｉｌは、被検知体と検知コイル１０との距離に起因する渦電流損の変化、つまり検知コイル１０と被検知体との距離に応じて変化し、検知コイル１０のコンダクタンスＧｃｏｉｌに等しい発振回路部２の負性コンダクタンスＧｏｓｃは、ＬＣ共振回路部１に供給される帰還電流ＩｆｂとＬＣ共振回路部１の発振振幅ＶＴによって決定される。

そして、本実施形態の近接センサでは、ＬＣ共振回路部１に供給される帰還電流Ｉｆｂは電流調整部２３の出力電流Ｉｏに正比例するので、電流調整部２３に入力するデジタル信号のデジタルコードにより検知コイル１０と被検知体との距離を求めることができるから、デジタルコードを用いることで、従来例のような被検知体が存在しているか否かのデジタルな検知信号ではなく、被検知体と検知コイル１０との距離を示すアナログな検知信号を得ることができる。また、検知信号を閾値処理することで、被検知体が存在しているか否かのデジタルな検知信号も得ることもできる。

したがって、本実施形態の近接センサによれば、被検知体の存在検知に加え、被検知体との距離も検知できる。また、デジタルコードを用いるために、各種通信やＰＷＭなどに使用するデジタル信号を容易に得ることができる（すなわちデジタル信号の親和性が高くなる）。しかも、デジタル信号を取り扱う回路は微細パターンでの小型化が容易であるため、制御部や発振回路部などをＩＣ化する際に低コスト化を図ることができ、またセンサ特性にＩＣばらつきによる影響が生じてしまうことを抑制することができる。

また、信号処理部５は、制御部４からデジタルコードを取得し、当該デジタルコードを用いて検知信号を作成するので、例えば、負性コンダクタンスＧｏｓｃの大きさを得るために帰還電流Ｉｆｂなどを利用する場合とは異なり、帰還電流Ｉｆｂの大きさを検出する検出回路などが必要なくなるから、回路構成を簡素化することができて、小型化、製造コストの低減などが図れる。

特に、本実施形態における発振回路部２は、電流調整部２３の出力電流Ｉｏを帰還電流ＩｆｂとしてＬＣ共振回路部１に供給しており、また電流調整部２３はＬＣ共振回路部１の発振電圧ＶＴに応じた電流（増幅電流Ｉｂ）を基準電流とする入力側トランジスタＩＴｒ、および基準電流に比例した大きさのミラー電流Ｉｍを基準電源ＶｃｃからＬＣ共振回路部１に供給させる複数の出力側トランジスタＯＴｔを有し、ミラー電流Ｉｍを加算して出力電流Ｉｏを作成するカレントミラー回路部２３０と、ミラー電流ＩｍをＬＣ共振回路部１に供給するか否かを決定するスイッチＳＷと、入力されたデジタル信号のデジタルコードに応じてスイッチを制御するスイッチ制御部２３１とを有してなるので、カレントミラー回路部とＤ／Ａコンバータとを別個に設ける場合に比べれば、回路規模を小型化することができ、低コスト化が図れる。

また、スイッチＳＷは、出力側トランジスタＯＴｒ（のエミッタ）と基準電源Ｖｃｃとの間に挿入されているので、出力電流Ｉｏを小さくする際（スイッチＳＷをオフにした際）には、ミラー電流Ｉｍが遮断されるから（出力側トランジスタＯＴｒにはミラー電流Ｉｍが流れないから）、低消費電力化を図ることができる。なお、スイッチＳＷは、出力側トランジスタＯＴｒ（のベース）と入力側トランジスタＩＴｒ（のベース）との間に挿入するようにしてもよく、このようにした場合であっても、出力電流Ｉｏを小さくする際（スイッチＳＷをオフにした際）には、出力側トランジスタＯＴｒにミラー電流Ｉｍが流れなくなるから、低消費電力化を図ることができる。すなわち、スイッチＳＷは、出力側トランジスタＯＴｒと入力側トランジスタＩＴｒとの間、あるいは出力側トランジスタＯＴｒと基準電源Ｖｃｃとの間のいずれかに挿入されていればよい。

また、発振回路部２と、モニタ部３と、制御部４と、信号処理部５とはモノリシックＩＣとして一体化されているので、発振回路部２と、モニタ部３と、制御部４と、信号処理部５とをそれぞれ別のＩＣなどにより構成する場合に比べれば、小型化が図れるとともに低コスト化が図れ、さらに耐ノイズ性能を向上できる。

なお、本実施形態における発振回路部２や、モニタ部３の回路構成はあくまでも一例であって、本発明の趣旨を逸脱しない程度に変更することができる。例えば、発振回路部２の出力側トランジスタＯＴｒおよびスイッチＳＷの数は、図示例の４つに限定されず、例えば、８、１６、３２などの４より大きい数、あるいは２、３などの４より小さい数であってもよい。当然ながら出力側トランジスタＯＴｒおよびスイッチＳＷの数が多いほど出力電流Ｉｏの変化範囲や、変化幅を細かく設定することができるから、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。このような点は、後述する実施形態２〜６においても同様である。

ところで、モニタ部３としては、発振振幅を示す値として、図１に示すような発振電圧のピーク値を検出する構成の他に、発振電圧の積分値を検出する構成や、発振電圧の実効値を検出する構成であってもよく、このように交流成分のみを検波し、それが一定になるように制御する方式にすると、バイアス電流や検知コイル１０の直流抵抗分の影響（当然、それらの温度特性も）を排除することが可能になるという利点がある。ところで、本実施形態の近接センサは、常時はＬＣ共振回路部１が発振しており、被検知体の接近によってＬＣ共振回路部１の発振が停止する近接センサを利用しているが、常時はＬＣ共振回路部１の発振が停止しており、被検知体の接近によってＬＣ共振回路部１が発振する近接センサを利用するようにしてもよい。ところで、本実施形態における検知コイル１０のコンダクタンスＧｃｏｉｌは、被検知体との距離のほかに、ＬＣ共振回路部１の発振周波数によっても変化する。つまり、コンデンサ１１の容量が変化した場合であっても、検知コイル１０のコンダクタンスＧｃｏｉｌが変化する。したがって、本実施形態の近接センサは、静電容量センサとしても利用することができ、この場合であっても、制御部４が設定するデジタルコードをセンサの出力として利用することができる。また、本実施形態では、トランジスタ２１０や、増幅用トランジスタＢＴｒ、入力側トランジスタＩＴｒ、出力側トランジスタＯＴｒとして、バイポーラトランジスタを利用した近接センサの回路の構成例を示しているが、トランジスタとしてはＭＯＳトランジスタ（ＭＯＳＦＥＴ）を利用してもよい。このような点は、後述する実施形態２〜１４においても同様である。

（実施形態２）
本実施形態の近接センサは、図２に示すように、発振回路部２の電流調整部２３の構成が実施形態１と異なっており、その他の構成は実施形態１と同様であるから、同様の構成については実施形態１と同一の符号を付して説明を省略する。

本実施形態における電流調整部２３では、出力側トランジスタＯＴｒのコレクタそれぞれとＬＣ共振回路部１との間に逆流阻止用のダイオードＤが挿入されている。また、スイッチＳＷは、上記実施形態１では出力側トランジスタＯＴｒのエミッタと基準電源Ｖｃｃとの間に挿入されていたが、本実施形態では出力側トランジスタＯＴｒのエミッタと基準電位との間に挿入されている。なお、ダイオードＤのアノードは出力側トランジスタＯＴｒにカソードはＬＣ共振回路部１に接続されている。

上記構成の本実施形態における電流調整部２３では、スイッチＳＷがオンであれば、出力側トランジスタＯＴｒのエミッタが基準電位に接続されて、ミラー電流Ｉｍは基準電位に流れる。一方、スイッチＳＷがオフであれば、出力側トランジスタＯＴｒのエミッタと基準電位との間は遮断されて、ミラー電流ＩｍはダイオードＤを経由してＬＣ共振回路部１に流れる。

つまり、本実施形態における電流調整部２３は、ミラー電流ＩｍをＬＣ共振回路部１に供給する供給路（ダイオードＤを通る電路）と、ミラー電流ＩｍをＬＣ共振回路部１に供給しない非供給路（スイッチＳＷを通る電路）とを有する。そして、供給路と非供給路とのいずれにミラー電流Ｉｍが流れるかは、スイッチＳＷがオンであるかオフであるかによって決定される（すなわち、スイッチＳＷにより選択される）。

本実施形態の近接センサでは、供給路と非供給路との切り換えによって出力電流Ｉｏが調整されるので、出力側トランジスタＯＴｒにはスイッチＳＷの制御状態（オン・オフ）に関わらずミラー電流Ｉｍが流れる。そのため、本実施形態の近接センサによれば、実施形態１のようにスイッチＳＷがオンであるときだけ、出力側トランジスタＯＴｒにミラー電流Ｉｍが流れるものとは異なり、ミラー電流Ｉｍの供給開始や供給停止に伴う出力側トランジスタＯＴｒにおける電流変動が生じることがないから、このような電流変動によって、入力側トランジスタＩＴｒの基準電流が変動してしまうことを防止することができ、安定した動作が可能になる。本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。

なお、ミラー電流ＩｍをＬＣ共振回路部１に供給する供給路と、ミラー電流ＩｍをＬＣ共振回路部１に供給しない非供給路との構成は図示例のものに限定されず、使用形態などに応じて適宜変更することができる。

（実施形態３）
本実施形態の近接センサは、発振回路部２の電流調整部２３、特にカレントミラー回路部２３０の構成が実施形態１と異なっており、その他の構成は実施形態１と同様であるから、同様の構成については実施形態１と同一の符号を付して図示および説明を省略する。

本実施形態におけるカレントミラー回路部２３０は、出力側トランジスタＯＴｒ_１〜ＯＴｒ_４のエミッタサイズがいずれも異なっている。さらに詳しく説明すると、出力側トランジスタＯＴｒ_１は入力側トランジスタＩＴｒとエミッタサイズが等しいが、出力側トランジスタＯＴｒ_２〜Ｔｒ_４それぞれのエミッタサイズは入力側トランジスタＩＴｒのエミッタサイズの２倍、４倍、８倍としている。

そのため、本実施形態におけるカレントミラー回路部２３０では、ミラー電流Ｉｍ_１は基準電流（＝増幅電流Ｉｂ）に等しいが、ミラー電流Ｉｍ_２は２×Ｉｂ、ミラー電流Ｉｍ_３は４×Ｉｂ、ミラー電流Ｉｍ_４は８×Ｉｂ）になる。

つまり、ミラー比Ｍ_ｎは一律に１ではなく、Ｍ_ｎ＝２^ｎ−１である。ここで、スイッチＳＷ_１〜ＳＷ_４それぞれは第０〜第３ビットそれぞれに対応しているから、ミラー比Ｍ_ｎは、スイッチＳＷ_ｎに関係付けられたビットのビット番号を指数として２を累乗した値である。

換言すれば、本実施形態におけるカレントミラー回路２３０では、ビット番号が０であるビットに関係付けられたスイッチＳＷ_１によりＬＣ共振回路部１に供給するか否かが決定されるミラー電流（スイッチＳＷ_１に対応するミラー電流）Ｉｍ_１を基準ミラー電流とすると、ビット番号が０以外、例えばビット番号１であるビットに関係付けられたスイッチＳＷ_２に対応するミラー電流Ｉｍ_２と基準ミラー電流Ｉｍ_１との比（＝Ｉｍ_２／Ｉｍ_１）は、スイッチＳＷ_２に対応するビットのビット番号（すなわち１）を指数として２を累乗した値（＝２）である。同様に、スイッチＳＷ_３，ＳＷ_４それぞれに対応するミラー電流Ｉｍ_３，Ｉｍ_４と基準ミラー電流Ｉｍ_１との比（＝Ｉｍ_３／Ｉｍ_１、あるいはＩｍ_４／Ｉｍ_１）は、スイッチＳＷ_３，ＳＷ_４に対応するビットのビット番号（すなわち２，３）を指数として２を累乗した値（＝４，８）である。

例えば、デジタルコードが”０００１”であればＩｏ＝１×Ｉｂになり、”０１０１”であればＩｏ＝４×Ｉｂ＋１×Ｉｂ＝５×Ｉｂになる。デジタルコードがストレート・バイナリコードであれば、デジタルコードにより表される十進数の値が、出力電流Ｉｏの倍率（＝Ｉｏ／Ｉｂ）に等しくなる。したがって、デジタルコードが４ビットであれば、出力電流Ｉｏを１６種類の値（０含む）の中から選択することができる。

以上述べた本実施形態の近接センサによれば、出力側トランジスタＯＴｒの数が同じであれば、実施形態１のように出力側トランジスタＯＴｒのエミッタサイズがいずれも同じ（出力側トランジスタＯＴｒのミラー電流Ｉｍの大きさが全て同じ）である場合に比べて、出力可能な出力電流Ｉｏの値を増やすことができるから、出力電流Ｉｏを細かく設定することができるようになって、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

特に、ビット番号が０以外であるビットに関係付けられたスイッチＳＷによりＬＣ共振回路部１に供給するか否かが決定されるミラー電流Ｉｍと基準ミラー電流Ｉｍ_１との比は、スイッチＳＷに対応するビットのビット番号を指数として２を累乗した値であるので、ストレート・バイナリコードなどの２進数のデジタルコードによって出力電流Ｉｏを設定でき、スイッチＳＷ_ｎの数を少なくしながらも、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

なお、本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。

ところで、上記の例では、ミラー電流Ｉｍ_ｎと基準ミラー電流Ｉｍ_１との比（本実施形態の場合はミラー比Ｍ_ｎに等しい）をスイッチＳＷ_ｎに関係付けられたビットのビット番号を指数として２を累乗した値としているが、必ずしも上記のように比を設定する必要はなく、要は、複数の出力側トランジスタＯＴｒのうちの少なくとも１つは、トランジスタサイズ（あるいはエミッタサイズ）が他と異なっていればよく、このようにすれば、トランジスタサイズがいずれも同じである場合よりも分解能の向上を図ることができる。また、本実施形態におけるカレントミラー回路２３０の構成は実施形態２に適用することができる。

（実施形態４）
本実施形態の近接センサは、図３に示すように、発振回路部２の電流調整部２３、特にカレントミラー回路部２３０の構成が実施形態１と異なっており、その他の構成は実施形態１と同様であるから、同様の構成については実施形態１と同一の符号を付して説明を省略する。

本実施形態におけるカレントミラー回路部２３０では、入力側トランジスタＩＴｒのエミッタと基準電位Ｖｃｃとの間に基準用のエミッタ抵抗として抵抗部Ｒｒｅｆが挿入されるとともに、複数の出力側トランジスタＯＴｒのエミッタとそれぞれ対応するスイッチＳＷとの間に個別にミラー電流制限用（ミラー比設定用）のエミッタ抵抗として抵抗部Ｒｍが挿入される。なお、以下の説明では、出力側トランジスタＯＴｒ_１〜ＯＴｒ_４それぞれに対応する抵抗部Ｒｍを必要に応じて符号Ｒｍ_１〜Ｒｍ_４で表す。また、本実施形態では、実施形態１と同様に、入力側トランジスタＩＴｒおよび複数の出力側トランジスタＯＴｒのエミッタサイズはいずれも等しい。

本実施形態においては、複数の抵抗部Ｒｍは抵抗値がいずれも異なっている。さらに詳しく説明すると、抵抗部Ｒｍ_４の抵抗値は抵抗部Ｒｒｅｆの抵抗値と等しいが、抵抗部Ｒｍ_１〜Ｒｍ_３それぞれの抵抗値は抵抗部Ｒｍ_４の抵抗値の８倍、４倍、２倍としている。すなわち、Ｒｒｅｆ：Ｒｍ_１：Ｒｍ_２：Ｒｍ_３：Ｒｍ_４＝８：１：２：４：８である。

したがって、ミラー電流Ｉｍ_４は基準電流（＝増幅電流Ｉｂ）に等しいが、ミラー電流Ｉｍ_１＝Ｉｍ_４／８、ミラー電流Ｉｍ_２＝Ｉｍ_４／４、ミラー電流Ｉｍ_３＝Ｉｍ_４／２になる。そのため、本実施形態におけるカレントミラー回路部２３０では、ミラー比Ｍ_ｎは一律に１ではなく、Ｍ_ｎ＝２^ｎ−ｔである（ただしｔはデジタルコードの総ビット数であり、本実施形態では４である）。本実施形態におけるカレントミラー回路２３０では、スイッチＳＷ_１に対応するミラー電流Ｉｍ_１を基準ミラー電流とすると、スイッチＳＷ_２，ＳＷ_３，ＳＷ_４それぞれに対応するミラー電流Ｉｍ_２，Ｉｍ_３，Ｉｍ_４それぞれと基準ミラー電流Ｉｍ_１との比は、それぞれ２（＝２^１）、４（＝２^２）、８（＝２^３）になり、各指数はスイッチＳＷ_ｎに対応するビットのビット番号に等しい。例えば、デジタルコードが”０００１”であればＩｏ＝１×Ｉｍ_１になり、”０１０１”であればＩｏ＝５×Ｉｍ_１になる。したがって、デジタルコードが４ビットであれば、出力電流Ｉｏを１６種類の値（０含む）の中から選択することができる。

以上述べた本実施形態の近接センサによれば、出力側トランジスタＯＴｒの数が同じであれば、実施形態１のようにミラー電流Ｉｍがいずれも同じである場合（あるいは、抵抗部Ｒｍの抵抗値がいずれも等しい場合）に比べて、出力可能な出力電流Ｉｏの値を増やすことができるから、出力電流Ｉｏを細かく設定することができて、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

特に、スイッチＳＷ_ｎによりＬＣ共振回路部１に供給するか否かが決定されるミラー電流Ｉｍ_ｎと基準ミラー電流Ｉｍ_１との比は、スイッチＳＷ_ｎに対応するビットのビット番号を指数として２を累乗した値であるので、ストレート・バイナリコードなどの２進数のデジタルコードによって出力電流Ｉｏを設定でき、スイッチＳＷの数を少なくしながらも、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

なお、本実施形態の近接センサのその他の効果については実施形態２と同様であるから説明を省略する。

ところで、上記の例では、ミラー電流Ｉｍ_ｎと基準ミラー電流Ｉｍ_１との比をスイッチＳＷ_ｎに関係付けられたビットのビット番号を指数として２を累乗した値としているが、必ずしも上記のように比を設定する必要はなく、要は、複数の抵抗部Ｒｍのうちの少なくとも１つは抵抗値が他と異なっていれば、抵抗部Ｒｍの抵抗値がいずれも同じである場合よりも、分解能の向上を図ることができる。

（実施形態５）
本実施形態の近接センサは、図４に示すように、発振回路部２の電流調整部２３、特にカレントミラー回路部２３０の構成が実施形態４と異なっており、その他の構成は実施形態２と同様であるから、同様の構成については実施形態４と同一の符号を付して説明を省略する。

本実施形態におけるカレントミラー回路部２３０は、出力側トランジスタＯＴｒを５つ備える。なお、以下の説明では、５つの出力側トランジスタＯＴｒを区別するために必要に応じて符号ＯＴｒ_０〜ＯＴｒ_４で表す。また、出力側トランジスタＯＴｒ_０〜ＯＴｒ_４それぞれに対応するミラー電流Ｉｍを必要に応じてＩｍ_０〜Ｉｍ_４で表す。

出力側トランジスタＯＴｒ_１〜ＯＴｒ_４については、実施形態２と同様に、ミラー電流Ｉｍ_０をＬＣ共振回路部１に供給する供給路と、ミラー電流Ｉｍ_０をＬＣ共振回路部１に供給しない非供給路とが設けられている。一方、出力側トランジスタＯＴｒ_０については、ミラー電流Ｉｍ_０をＬＣ共振回路部１に供給する供給路のみが設けられ、ミラー電流Ｉｍ_０をＬＣ共振回路部１に供給しない非供給路は設けられていない。したがって、ミラー電流Ｉｍ_０は、デジタルコードのビットの値に関係なく（スイッチＳＷの制御状態に関係なく）、ＬＣ共振回路部１に供給される。つまり、出力側トランジスタＯＴｒ_０は、オフセット用の出力側トランジスタＯＴｒである。

また、本実施形態では、実施形態４と同様に、入力側トランジスタＩＴｒのエミッタと基準電位Ｖｃｃとの間に基準用のエミッタ抵抗として抵抗部Ｒｒｅｆが挿入されるとともに、複数の出力側トランジスタＯＴｒのエミッタと基準電源Ｖｃｃとの間に個別にミラー電流制限用（ミラー比設定用）のエミッタ抵抗として抵抗部Ｒｍが挿入される。なお、以下の説明では、出力側トランジスタＯＴｒ_０〜ＯＴｒ_４それぞれに対応する抵抗部Ｒｍを必要に応じて符号Ｒｍ_０〜Ｒｍ_４で表す。また、本実施形態では、入力側トランジスタＩＴｒおよび複数の出力側トランジスタＯＴｒのエミッタサイズはいずれも等しくしている。

上述した抵抗部Ｒｍは抵抗値がいずれも異なっており、抵抗部Ｒｍ_４の抵抗値は抵抗部Ｒｒｅｆの抵抗値と等しい（すなわちミラー電流Ｉｍ_４＝Ｉｂ）が、抵抗部Ｒｍ_０〜Ｒｍ_３それぞれの抵抗値は抵抗部Ｒｍ_４の抵抗値の１／４倍、８倍、４倍、２倍としている。すなわち、Ｒｒｅｆ：Ｒｍ_０：Ｒｍ_１：Ｒｍ_２：Ｒｍ_３：Ｒｍ_４＝８：３２：１：２：４：８である。したがって、ミラー電流Ｉｍ_０＝４×Ｉｍ_４、ミラー電流Ｉｍ_１＝Ｉｍ_４／８、ミラー電流Ｉｍ_２＝Ｉｍ_４／４、ミラー電流Ｉｍ_３＝Ｉｍ_４／２になる。ここで、ミラー電流Ｉｍ_１を基準ミラー電流とすると、ミラー電流Ｉｍ_２〜Ｉｍ_４と基準ミラー電流Ｉｍ_１との比は、スイッチＳＷ_２〜ＳＷ_４に対応するビットのビット番号を指数として２を累乗した値である。そのため、デジタルコードが”０００１”であればＩｏ＝Ｉｍ_０＋Ｉｍ_１になり、”０１０１”であればＩｏ＝Ｉｍ_０＋５×Ｉｍ_１になる。したがって、本実施形態においても実施形態４と同様に、デジタルコードが４ビットであれば、出力電流Ｉｏを１６種類の値（０含む）の中から選択することができる。

以上述べた本実施形態の近接センサによれば、カレントミラー回路部２３０は、デジタルコードのビットの値に関係なくミラー電流Ｉｍ_０を基準電源ＶｃｃからＬＣ共振回路部１に供給させるオフセット用の出力側トランジスタＯＴｒ_０を有しているので、出力電流Ｉｏにオフセットを設けることができるから、オフセットを設けない場合に比べて、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

例えば、検知コイル１０のコンダクタンスＧｃｏｉｌが４００μｓ〜６００μｓの範囲で変化するときに、負性コンダクタンス｜Ｇｏｓｃ｜に４００μｓのオフセットを設け、負性コンダクタンス｜Ｇｏｓｃ｜の変化幅を０〜２００μｓとすれば、負性コンダクタンス｜Ｇｏｓｃ｜の変化幅を０〜６００μｓとする場合に比べれば、デジタルコードのビット数を同じであるにも関わらず、被検知体と検知コイル１０との距離の分解能（位置精度）を３倍ほど向上させることができる。

なお、本実施形態の近接センサのその他の効果については実施形態２と同様であるから説明を省略する。また、上述したオフセット用の出力側トランジスタＯＴｒ_０は、実施形態１〜３にも設けることができる。

（実施形態６）
本実施形態の近接センサは、図５に示すように、発振回路部２の電流調整部２３と、制御部４の構成が実施形態１と異なっており、その他の構成は実施形態１と同様であるから、同様の構成については実施形態１と同一の符号を付して説明を省略する。

本実施形態における電流調整部２３は、スイッチ制御部２３１を有していない点で実施形態１と異なる。なお、その他の構成は実施形態１と同様であるから、同様の構成については同一の符号を付して説明を省略する。

本実施形態における制御部４は、例えばＣＰＵおよびメモリを具備したマイクロコンピュータなどにより構成されており、当該マイクロコンピュータのメモリの記憶領域に、デジタルコードを書き込むデータレジスタ（アキュムレータ）が設けられている。このデータレジスタの総ビット数はデジタルコードの総ビット数に等しく、デジタルコードの第Ｎビットはデータレジスタの第Ｎビットに対応する（ただし、Ｎは０以上の整数）。なお、当該デジタルコードは、上記実施形態１と同様に、モニタ部３の検出結果に基づいて設定されるものである。

本実施形態における制御部４には、複数のスイッチＳＷそれぞれに制御信号を出力する複数の制御信号出力部（図示せず）が設けられており、当該複数の制御信号出力部それぞれはデータレジスタの各ビットと一対一で関係付けられている（換言すれば、複数のスイッチＳＷそれぞれはデータレジスタの各ビットと一対一で関係付けられている）。ここで、データレジスタの最下位ビットである第０ビット（ビット番号が０であるビット）がスイッチＳＷ_１に、第１ビット（ビット番号が１であるビット）がスイッチＳＷ_２に、第２ビット（ビット番号が２であるビット）がスイッチＳＷ_３に、最上位ビットである第３ビット（ビット番号が３であるビット）がスイッチＳＷ_４にそれぞれ対応している。

このような制御信号出力部は、対応するデータレジスタのビット値に応じてスイッチＳＷに制御信号を出力する。例えば、制御信号出力部は、データレジスタのビット値が”１”であればスイッチＳＷをオン、ビット値が”０”であればスイッチＳＷをオフするようにスイッチＳＷに制御信号を出力する。例えば、デジタルコードが、”１０１０”であれば、データレジスタも”１０１０”になり、第１ビットおよび第３ビットそれぞれに関係付けられた各制御信号出力部からはスイッチＳＷをオンにする制御信号が出力され、第０ビットおよび第２ビットそれぞれに関係付けられた各制御信号出力部からはスイッチＳＷをオフにする制御信号が出力される。その結果、スイッチＳＷ_２，ＳＷ_４はオン、スイッチＳＷ_１，ＳＷ_３はオフになる。なお、本実施形態では、制御部４から電流調整部２３には制御信号が個別に出力されるが、信号処理部５には、実施形態１と同様にデジタルコードを示すデジタル信号が出力される。

以上述べた本実施形態の近接センサによれば、スイッチ制御部２３１の構成を省略することができ、データレジスタのビット値によって直接的に発振回路部２の負性コンダクタンスの値を変更することが可能になるから、ハードウェア構成を簡単にすることができて、低コスト化を図ることができる。

なお、本実施形態の近接センサのその他の効果については実施形態２と同様であるから説明を省略する。また、本実施形態の電流調整部２３および制御部４の構成は、実施形態２〜５にも適用することができる。

（実施形態７）
本実施形態の近接センサは、図６に示すように、発振回路部２の構成が実施形態１と異なっており、その他の構成については実施形態１と同様であるから、同様の構成については同一の符号を付して説明を省略する。

本実施形態における発振回路部２は、バイアス回路２０と、レベルシフト回路２１と、電流調整部２３と、カレントミラー回路部２４とを有している。なお、バイアス回路２０とレベルシフト回路２１とについては実施形態１と同様のものであるから説明を省略する。

カレントミラー回路部２４は、実施形態１のカレントミラー回路部２３１とは異なる構成のものであって、電流調整部２３の出力電流Ｉｏを基準電流とする入力側トランジスタＩＴｒおよび基準電流に比例した大きさのミラー電流Ｉｍよりなる帰還電流Ｉｆｂを基準電源ＶｃｃからＬＣ共振回路部１に供給させる出力側トランジスタＯＴｒとで構成される。入力側トランジスタＩＴｒと、出力側トランジスタＯＴｒとはいずれも同じエミッタサイズのｐｎｐ形のトランジスタよりなる。

入力側トランジスタＩＴｒのエミッタは基準電源Ｖｃｃに接続され、入力側トランジスタＩＴｒのコレクタとベースとは相互に接続される。一方、出力側トランジスタＯＴｒのエミッタは基準電源Ｖｃｃに接続され、コレクタはトランジスタ２１０のエミッタとコンデンサ１１との間に接続される。また、出力側トランジスタＯＴｒのベースは、入力側トランジスタＩＴｒのベースに接続される。

このカレントミラー回路部２４では、電流調整部２３の出力電流Ｉｏが基準電流として入力側トランジスタＩＴｒに与えられ、出力側トランジスタＯＴｒにより、基準電流に比例した大きさのミラー電流Ｉｍが基準電源ＶｃｃからＬＣ共振回路部１に供給される。ここで、入力側トランジスタＩＴｒと、出力側トランジスタＯＴｒとはエミッタサイズが同じにしてあり、これによってミラー比を１としているから、ミラー電流Ｉｍは出力電流Ｉｏに等しい。

本実施形態における電流調整部２３は、実施形態１とは異なり、ＬＣ共振回路部１の発振電圧に応じた増幅電流Ｉｂを基準電源Ｖｃｃから入力側トランジスタＩＴｒに供給させる複数（図示例では４つ）の増幅回路２３２ａを有する増幅部２３２を備えたものである。

増幅回路２３２ａは、ｎｐｎ形のトランジスタよりなる増幅用トランジスタＢＴｒを有する。増幅用トランジスタＢＴｒのコレクタは入力側トランジスタＩＴｒのコレクタに接続される。また、増幅用トランジスタＢＴｒのベースはレベルシフト回路２１のトランジスタ２１０のベースに接続される。したがって、増幅用トランジスタＢＴｒのベースには、レベルシフト回路２１によりレベルシフトされたトランジスタ２１０のエミッタの電位、すなわちレベルシフト回路２１により生成されたレベルシフト電圧が入力される。

ここで、レベルシフト回路２１は、増幅用トランジスタＢＴｒのベース−エミッタ間電圧の分だけ発振電圧をレベルシフトするように構成されており、これによって、増幅用トランジスタＢＴｒのエミッタとグラウンドとの間に、発振の正の半サイクルのみ、ＬＣ共振回路部１の発振電圧に等しい電圧が印加されるようにしている。

一方、増幅用トランジスタＢＴｒのエミッタはエミッタ電位設定用（増幅電流制限用）の抵抗器である抵抗部Ｒｂを介してグラウンド（グランド）に接続され（接地され）ている。すなわち、増幅回路２３２ａは、所謂エミッタフォロワ回路である。

したがって、増幅回路２３２ａからは、ＬＣ共振回路部１の発振電圧に応じた電流である増幅電流Ｉｂが出力される。本実施形態では、増幅用トランジスタＢＴｒおよび抵抗部Ｒｂはいずれも同じものを用いており、これによって各増幅回路２３２ａにおける増幅電流Ｉｂは全て等しい。なお、以下の説明では、複数の増幅回路２３２ａを区別するために必要に応じて符号２３２ａ_１〜２３２ａ_４で表す。また、増幅回路２３２ａ_１〜２３２ａ_４それぞれに対応する増幅電流Ｉｂを必要に応じて符号Ｉｂ_１〜Ｉｂ_４で、増幅用トランジスタＢＴｒを必要に応じて符号ＢＴｒ_１〜ＢＴｒ_４で、抵抗部ＲｂをＲｂ_１〜Ｒｂ_４でそれぞれ表す。

また、電流調整部２３は、増幅回路２３２ａの抵抗部Ｒｂそれぞれと基準電位との間にそれぞれ挿入された複数のスイッチＳＷと、複数のスイッチＳＷを制御するスイッチ制御部２３１とを有する。

スイッチＳＷは、例えば半導体スイッチング素子よりなり、オン時に抵抗部Ｒｂと基準電位とを接続し、オフ時に抵抗部Ｒｂと基準電位とを非接続とする。そのため、スイッチＳＷがオフであるときには、増幅電流Ｉｂが入力側トランジスタＩＴｒに供給されない。つまりスイッチＳＷの制御状態（オン・オフ）によって、各増幅回路２３２ａの増幅電流Ｉｂが入力側トランジスタＩＴｒに供給されるか否かが決まる。なお、以下の説明では、増幅回路２３２ａ_１〜２３２ａ_４それぞれに対応するスイッチＳＷを必要に応じて符号ＳＷ_１〜ＳＷ_４で表す。

スイッチ制御部２３１は、例えば所定のプログラムを実行するマイクロコンピュータやロジック回路などにより構成される。上記のデジタルコードは、例えば４ビットのストレート・バイナリコードであり、スイッチＳＷは、デジタルコードの各ビットと一対一で関係付けられている。例えば、デジタルコードの最下位ビットである第０ビット（ビット番号が０であるビット）はスイッチＳＷ_１に、第１ビット（ビット番号が１であるビット）はスイッチＳＷ_２に、第２ビット（ビット番号が２であるビット）はスイッチＳＷ_３に、最上位ビットである第３ビット（ビット番号が３であるビット）はスイッチＳＷ_４にそれぞれ対応する。そして、スイッチ制御部２３１は、デジタルコードのビットの値が”０”であれば、スイッチＳＷをオフ、”１”であればスイッチＳＷをオンにする。

例えば、デジタルコードが、”１０１０”であれば、スイッチ制御部２３１は、スイッチＳＷ_２，ＳＷ_４をオン、スイッチＳＷ_１，ＳＷ_３をオフとする。この場合、入力側トランジスタＩＴｒには、増幅電流Ｉｂ_２，Ｉｂ_４が供給されるから、電流調整部２３の出力電流Ｉｏは、増幅電流Ｉｂ_２と増幅電流Ｉｂ_４とを加算した電流となる。

つまり、増幅部２３２は、基準電源Ｖｃｃから入力側トランジスタＩＴｒに供給される増幅電流Ｉｂを加算して出力電流Ｉｏを作成するから、出力電流Ｉｏは、次式（６）で表すことができる。なお、δ_ｎは、スイッチＳＷ_ｎのオン・オフを示す関数であり、スイッチＳＷ_ｎがオンであればδ_ｎ＝１、スイッチＳＷ_ｎがオフであればδ_ｎ＝０とする。

本実施形態では、増幅電流Ｉｂは全て等しいため、出力電流Ｉｏは、オンになっているスイッチＳＷの数によって決定される。したがって、本実施形態における出力電流Ｉｏは、０、Ｉｂ、２Ｉｂ、３Ｉｂ、４Ｉｂの５つの値をとり得る。

このように発振回路部２は、制御部４で設定されたデジタルコード（電流調整部２３に入力されたデジタル信号のデジタルコード）に対応した出力電流Ｉｏを出力するＤ／Ａコンバータよりなる電流調整部２３と、出力電流Ｉｏに等しいミラー電流Ｉｍを帰還電流ＩｆｂとしてＬＣ共振回路部１に供給するカレントミラー回路部２４とを有しており、本実施形態においては、Ｉｆｂ＝Ｉｏが成立する。

ここで、増幅用トランジスタＢＴｒのエミッタとグラウンドとの間には、発振の正の半サイクルのみ、ＬＣ共振回路部１の発振電圧に等しい電圧が印加されるから、ＬＣ共振回路部１の発振振幅をＶＴ、抵抗部Ｒｂ_ｎの抵抗値をＲ_ｎとすると、各増幅回路２３２ａの増幅電流Ｉｂ_ｎは次式（７）で表すことができる。

そうすると、発振回路部２の負性コンダクタンスＧｏｓｃは、上記式（３）および式（６），（７）により、次式（８）で表すことができる。

上記の式（８）より明らかなように、電流調整部２３のスイッチＳＷのオン・オフ、すなわち電流調整部２３に入力するデジタルコードによって、発振回路部２の負性コンダクタンスＧｏｓｃの値を調整することができる。

ここで、ＬＣ共振回路部１が発振する条件は、実施形態１で述べたように、負性コンダクタンスＧｏｓｃと検知コイル１０のコンダクタンスＧｃｏｉｌとが、Ｇｃｏｉｌ≦｜Ｇｏｓｃ｜の関係にあるときであり、上述の臨界値は、−Ｇｃｏｉｌである。

そのため、負性コンダクタンスＧｏｓｃが臨界値である場合には、コンダクタンスＧｃｏｉｌは次式（９）で表すことができる。

したがって、本実施形態においても、実施形態１と同様に、制御部４で設定されたデジタルコードを用いて検知コイル１０と被検知体との距離を検出することができる。なお、本実施形態の近接センサの動作は実施形態１と同様であるから、説明を省略する。

以上述べた本実施形態の近接センサによれば、実施形態１と同様に、被検知体の存在検知に加え、被検知体との距離も検知できる。また、デジタルコードを用いるために、各種通信やＰＷＭなどに使用するデジタル信号を容易に得ることができる（すなわちデジタル信号の親和性が高くなる）。しかも、デジタル信号を取り扱う回路は微細パターンでの小型化が容易であるため、制御部や発振回路部などをＩＣ化する際に低コスト化を図ることができ、またセンサ特性にＩＣばらつきによる影響が生じてしまうことを抑制することができる。また、信号処理部５は、制御部４からデジタルコードを取得し、当該デジタルコードを用いて検知信号を作成するので、例えば、負性コンダクタンスＧｏｓｃの大きさを得るために帰還電流Ｉｆｂなどを利用する場合とは異なり、帰還電流Ｉｆｂの大きさを検出する検出回路などが必要なくなるから、回路構成を簡素化することができて、小型化、製造コストの低減などが図れる。また、発振回路部２と、モニタ部３と、制御部４と、信号処理部５とはモノリシックＩＣとして一体化されているので、発振回路部２と、モニタ部３と、制御部４と、信号処理部５とをそれぞれ別のＩＣなどにより構成する場合に比べれば、小型化が図れるとともに低コスト化が図れ、さらに耐ノイズ性能を向上できる。

特に、本実施形態における発振回路部２は、電流調整部２３の出力電流Ｉｏを基準電流とする入力側トランジスタＩＴｒと、基準電流に比例した大きさのミラー電流Ｉｍよりなる帰還電流Ｉｆｂを基準電源ＶｃｃからＬＣ共振回路部１に供給させる出力側トランジスタＯＴｒとを有したカレントミラー回路部２４を有するとともに、ＬＣ共振回路部１の発振電圧に応じた増幅電流Ｉｂを基準電源Ｖｃｃから入力側トランジスタＩＴｒに供給させる複数の増幅回路２３２ａを有し、増幅電流Ｉｂを加算して出力電流Ｉｏを作成する増幅部２３２と、増幅電流Ｉｂを入力側トランジスタＩＴｒに供給するか否かを決定するスイッチＳＷと、入力されたデジタル信号のデジタルコードに応じてスイッチＳＷを制御するスイッチ制御部２３１とを備えた電流調整部２３を有してなるので、増幅回路とＤ／Ａコンバータとを別個に設ける場合に比べれば、回路規模を小型化することができ、低コスト化が図れる。

また、スイッチＳＷは、増幅用トランジスタＢＴｒ（のエミッタ）と基準電位との間に挿入されているので、増幅電流Ｉｂを小さくする際（スイッチＳＷをオフにした際）には、増幅電流Ｉｂが遮断され、増幅用トランジスタＢＴｒには増幅電流Ｉｂが流れないから、低消費電力化を図ることができる。なお、スイッチＳＷは、増幅用トランジスタＢＴｒ（のベース）とレベルシフト回路２１のトランジスタ２１０（のベース）との間に挿入するようにしてもよく、このようにした場合であっても、増幅電流Ｉｂを小さくする際（スイッチＳＷをオフにした際）には、増幅用トランジスタＢＴｒに増幅電流Ｉｂが流れなくなるから、低消費電力化を図ることができる。すなわち、スイッチＳＷは、基準電位と他方の被制御電極（本実施形態の場合はエミッタ）との間、あるいはレベルシフト回路２１の出力端と制御電極（本実施形態の場合はベース）との間に挿入されていればよい。

なお、増幅回路２３２ａでは、エミッタフォロワ回路の代わりに、ＭＯＳＦＥＴを利用したソースフォロワ（ソースホロワ）回路を使用することも可能であり、この場合、ドレインが上記一方の被制御電極、ソースが上記他方の被制御電極、ゲートが上記制御電極として採用される。

なお、本実施形態における発振回路部２や、モニタ部３の回路構成はあくまでも一例であって、本発明の趣旨を逸脱しない程度に変更することができる。例えば、発振回路部２の増幅回路２３２ａおよびスイッチＳＷの数は、図示例の４つに限定されず、例えば、８，１６，３２などの４より大きい数、あるいは２，３などの４より小さい数であってもよい。当然ながら増幅回路２３２ａおよびスイッチＳＷの数が多いほど出力電流Ｉｏの変化範囲や、変化幅を細かく設定することができるから、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

（実施形態８）
本実施形態の近接センサは、図７に示すように、発振回路部２の電流調整部２３の構成が実施形態７と異なっており、その他の構成は実施形態７と同様であるから、同様の構成については実施形態７と同一の符号を付して説明を省略する。

本実施形態における電流調整部２３では、増幅用トランジスタＢＴｒのコレクタそれぞれと入力側トランジスタＩＴｒのコレクタとの間に逆流阻止用のダイオードＤが挿入されている。また、スイッチＳＷは、上記実施形態７では増幅用トランジスタＢＴｒのエミッタと基準電位との間に挿入されていたが、本実施形態では増幅用トランジスタＢＴｒのコレクタとダイオードＤとの接続点と基準電源Ｖｃｃ電位との間に挿入されている。なお、ダイオードＤのアノードは入力側トランジスタＩＴｒにカソードは増幅用トランジスタＢＴｒに接続されている。

上記構成の本実施形態における電流調整部２３では、スイッチＳＷがオンであれば、増幅用トランジスタＢＴｒのコレクタが基準電源Ｖｃｃに接続されて、増幅電流Ｉｂは入力側トランジスタＩＴｒに流れない。一方、スイッチＳＷがオフであれば、増幅用トランジスタＢＴｒのコレクタと基準電源Ｖｃｃとの間は遮断されて、増幅電流Ｉｂは入力側トランジスタＩＴｒのエミッタ−コレクタ間に流れる。

つまり、本実施形態における電流調整部２３は、増幅電流Ｉｂを入力側トランジスタＩＴｒに供給する供給路（ダイオードＤを通る電路）と、増幅電流Ｉｂを入力側トランジスタＩＴｒに供給しない非供給路（スイッチＳＷを通る電路）とを有する。そして、供給路と非供給路とのいずれに増幅電流Ｉｂが流れるかは、スイッチＳＷがオンであるかオフであるかによって決定される（すなわち、スイッチＳＷにより選択される）。

本実施形態の近接センサによれば、供給路と非供給路との切り換えによって出力電流Ｉｏが調整されるので、増幅用トランジスタＢＴｒにはスイッチＳＷの制御状態（オン・オフ）に関わらず増幅電流Ｉｂが流れる。そのため、本実施形態の近接センサによれば、実施形態７のようにスイッチＳＷがオンであるときだけ、増幅用トランジスタＢＴｒに増幅電流Ｉｂが流れるものとは異なり、増幅電流Ｉｂの供給開始や供給停止によって、増幅用トランジスタＢＴｒにおいて電流変動が生じることがないから、このような電流変動によって、入力側トランジスタＩＴｒの基準電流が変動してしまうことを防止することができ、安定した動作が可能になる。本実施形態の近接センサのその他の効果については実施形態７と同様であるから説明を省略する。

なお、増幅電流Ｉｂを入力側トランジスタＩＴｒに供給する供給路と、増幅電流Ｉｂを入力側トランジスタＩＴｒに供給しない非供給路との構成は図示例のものに限定されず、使用形態などに応じて適宜変更することができる。

（実施形態９）
本実施形態の近接センサは、発振回路部２の電流調整部２３、特に増幅部２３２の構成が実施形態７と異なっており、その他の構成は実施形態７と同様であるから、同様の構成については実施形態７と同一の符号を付して図示および説明を省略する。

本実施形態における増幅部２３２は、増幅回路２３２ａの抵抗部Ｒｂの抵抗値がいずれも異なっている。さらに詳しく説明すると、抵抗部Ｒｂ_１の抵抗値が最も大きく、抵抗部Ｒｂ_２〜Ｒｂ_４それぞれの抵抗値は抵抗部Ｒｂ_１の抵抗値の１／２倍、１／４倍、１／８倍である。すなわち、Ｒｂ_１：Ｒｂ_２：Ｒｂ_３：Ｒｂ_４＝８：４：２：１である。

そのため、本実施形態における増幅部２３２では、増幅電流Ｉｂ_２は２×Ｉｂ_１、増幅電流Ｉｂ_３＝４×Ｉｂ_１、増幅電流Ｉｂ_４＝８×Ｉｂ_１になる。

本実施形態における増幅部２３２では、ビット番号が０であるビットに関係付けられたスイッチＳＷ_１により入力側トランジスタＩＴｒに供給するか否かが決定される増幅電流（スイッチＳＷ_１に対応する増幅電流）Ｉｂ_１を基準増幅電流とすると、ビット番号が０以外、例えばビット番号１であるビットに関係付けられたスイッチＳＷ_２に対応する増幅電流Ｉｂ_２と基準増幅電流との比（＝Ｉｂ_２／Ｉｂ_１）は、スイッチＳＷ_２に対応するビットのビット番号（すなわち１）を指数として２を累乗した値（＝２）である。同様に、スイッチＳＷ_３，ＳＷ_４それぞれに対応する増幅電流Ｉｂ_３，Ｉｂ_４と基準増幅電流との比（＝Ｉｂ_３／Ｉｂ_１、あるいはＩｂ_４／Ｉｂ_１）は、スイッチＳＷ_３，ＳＷ_４に対応するビットのビット番号（すなわち２，３）を指数として２を累乗した値（＝４，８）である。

例えば、デジタルコードが”０００１”であればＩｏ＝１×Ｉｂ_１になり、”０１０１”であればＩｏ＝４×Ｉｂ_１＋Ｉｂ_１＝５×Ｉｂ_１になる。デジタルコードがストレート・バイナリコードであれば、デジタルコードにより表される十進数の値が、出力電流Ｉｏと基準増幅電流との比（＝Ｉｏ／Ｉｂ_１）に等しくなる。したがって、デジタルコードが４ビットであれば、出力電流Ｉｏを１６種類の値（０含む）の中から選択することができる。

以上述べた本実施形態の近接センサによれば、増幅回路２３２ａの数が同じであれば、実施形態７のように増幅回路２３２ａの抵抗部Ｒｂの抵抗値がいずれも同じ（増幅回路２３２ａの増幅電流Ｉｂの大きさが全て同じ）である場合に比べて、出力可能な出力電流Ｉｏの値を増やすことができるから、出力電流Ｉｏを細かく設定することができるようになって、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

特に、ビット番号が０以外であるビットに関係付けられたスイッチＳＷにより入力側トランジスタＩＴｒに供給するか否かが決定される増幅電流Ｉｂ_ｎと基準増幅電流との比は、スイッチＳＷに対応するビットのビット番号を指数として２を累乗した値であるので、ストレート・バイナリコードなどの２進数のデジタルコードによって出力電流Ｉｏを設定でき、スイッチＳＷ_ｎの数を少なくしながらも、被検知体と検知コイル１０との距離の分解能（位置精度）を向上できる。

なお、本実施形態の近接センサのその他の効果については実施形態７と同様であるから説明を省略する。

なお、上記の例では、増幅電流Ｉｂ_ｎと基準増幅電流との比をスイッチＳＷ_ｎに関係付けられたビットのビット番号を指数として２を累乗した値としているが、必ずしも上記のように比を設定する必要はなく、要は、複数の抵抗部Ｒｂのうちの少なくとも１つは、抵抗値が他と異なっていればよく、このようにすれば、抵抗部Ｒｂの抵抗値がいずれも同じである場合よりも、分解能の向上を図ることが可能である。また、本実施形態における増幅部２３２の構成は実施形態８に適用することができる。

（実施形態１０）
本実施形態の近接センサは、図８に示すように、発振回路部２の電流調整部２３、特に増幅部２３２の構成が実施形態９と異なっており、その他の構成は実施形態７と同様であるから、同様の構成については実施形態９と同一の符号を付して説明を省略する。

本実施形態における増幅部２３２は、増幅回路２３２ａを５つ備える。なお、以下の説明では、５つの増幅回路２３２ａを区別するために必要に応じて符号２３２ａ_０〜２３２ａ_４で表し、増幅回路２３２ａそれぞれに対応する増幅用トランジスタＢＴｒを必要に応じてＢＴｒ_０〜ＢＴｒ_４で表し、また抵抗部Ｒｂを必要に応じて符号Ｒｂ_０〜Ｒｂ_４で表す。また、増幅回路２３２ａ_０〜２３２ａ_４それぞれに対応する増幅電流Ｉｂを必要に応じてＩｂ_０〜Ｉｂ_４で表す。

図８に示すように、増幅部２３２の抵抗部Ｒｂ_１〜Ｒｂ_４それぞれと基準電位との間には、それぞれスイッチＳＷ_１〜ＳＷ_４が挿入されているが、抵抗部Ｒｂ_０と基準電位との間にはスイッチＳＷは挿入されていない。したがって、増幅電流Ｉｂ_０は、デジタルコードのビットの値に関係なく（スイッチＳＷの制御状態に関係なく）、入力側トランジスタＩＴｒに供給される。つまり、増幅回路２３２ａ_０は、オフセット用の増幅回路２３２ａである。

また、上述した複数の抵抗部Ｒｂは抵抗値がいずれも異なっており、抵抗部Ｒｂ_２〜Ｒｂ_３それぞれの抵抗値は抵抗部Ｒｂ_１の抵抗値の１／２倍、１／４倍、１／８倍としている。すなわち、Ｒｂ_１：Ｒｂ_２：Ｒｂ_３：Ｒｂ_４＝８：４：２：１である。一方、抵抗部Ｒｂ_０の抵抗値は、抵抗部Ｒｂ_４の抵抗値の１／２に設定している。したがって、増幅電流Ｉｂ_２＝２×Ｉｂ_１、増幅電流Ｉｂ_３＝４×Ｉｂ_１、増幅電流Ｉｂ_４＝８×Ｉｂ_１、増幅電流Ｉｂ_０＝１６×Ｉｂ_１である。ここで、増幅電流Ｉｂ_１を基準増幅電流とすると、増幅電流Ｉｂ_２〜Ｉｂ_４と基準増幅電流Ｉｂ_１との比は、スイッチＳＷ_２〜ＳＷ_４に対応するビットのビット番号を指数として２を累乗した値である。そのため、デジタルコードが”０００１”であればＩｏ＝Ｉｂ_０＋Ｉｂ_１になり、”０１０１”であればＩｏ＝Ｉｂ_０＋５×Ｉｂ_１になる。したがって、本実施形態においても実施形態９と同様に、デジタルコードが４ビットであれば、出力電流Ｉｏを１６種類の値（０含む）の中から選択することができる。

以上述べた本実施形態の近接センサによれば、増幅部２３２は、デジタルコードのビットの値に関係なく増幅電流Ｉｂ_０を基準電源Ｖｃｃから入力側トランジスタＩＴｒに供給させるオフセット用の増幅回路２３２ａ_０を有しているので、出力電流Ｉｏにオフセットを設けることができるから、オフセットを設けない場合に比べて、被検知体と検知コイル１０との距離の分解能（位置精度）を向上することができる。

例えば、検知コイル１０のコンダクタンスＧｃｏｉｌが４００μｓ〜６００μｓの範囲で変化するときに、負性コンダクタンス｜Ｇｏｓｃ｜に４００μｓのオフセットを設け、負性コンダクタンス｜Ｇｏｓｃ｜の変化幅を０〜２００μｓとすれば、負性コンダクタンス｜Ｇｏｓｃ｜の変化幅を０〜６００μｓとする場合に比べれば、デジタルコードのビット数を同じであるにも関わらず、被検知体と検知コイル１０との距離の分解能（位置精度）を３倍ほど向上させることができる。

なお、本実施形態の近接センサのその他の効果については実施形態９と同様であるから説明を省略する。また、上述したオフセット用の増幅回路２３２ａ_０は、実施形態７，８にも設けることができる。

（実施形態１１）
本実施形態の近接センサは、図９に示すように、発振回路部２の電流調整部２３と、制御部４の構成が実施形態７と異なっており、その他の構成は実施形態７と同様であるから、同様の構成については実施形態７と同一の符号を付して説明を省略する。

本実施形態における電流調整部２３は、スイッチ制御部２３１を有していない点で実施形態７と異なる。なお、その他の構成は実施形態７と同様であるから、同様の構成については同一の符号を付して説明を省略する。

本実施形態における制御部４は、例えばＣＰＵおよびメモリを具備したマイクロコンピュータなどにより構成されており、当該マイクロコンピュータのメモリの記憶領域に、デジタルコードを書き込むデータレジスタ（アキュムレータ）が設けられている。このデータレジスタの総ビット数はデジタルコードの総ビット数に等しく、デジタルコードの第Ｎビットはデータレジスタの第Ｎビットに対応する（ただし、Ｎは０以上の整数）。なお、当該デジタルコードは、上記実施形態１と同様に、モニタ部３の検出結果に基づいて設定されるものである。

本実施形態における制御部４には、複数のスイッチＳＷそれぞれに制御信号を出力する複数の制御信号出力部（図示せず）が設けられており、当該複数の制御信号出力部それぞれはデータレジスタの各ビットと一対一で関係付けられている（換言すれば、複数のスイッチＳＷそれぞれはデータレジスタの各ビットと一対一で関係付けられている）。ここで、データレジスタの最下位ビットである第０ビット（ビット番号が０であるビット）がスイッチＳＷ_１に、第１ビット（ビット番号が１であるビット）がスイッチＳＷ_２に、第２ビット（ビット番号が２であるビット）がスイッチＳＷ_３に、最上位ビットである第３ビット（ビット番号が３であるビット）がスイッチＳＷ_４にそれぞれ対応している。

このような制御信号出力部は、対応するデータレジスタのビット値に応じてスイッチＳＷに制御信号を出力する。例えば、制御信号出力部は、データレジスタのビット値が”１”であればスイッチＳＷをオン、ビット値が”０”であればスイッチＳＷをオフするようにスイッチＳＷに制御信号を出力する。例えば、デジタルコードが、”１０１０”であれば、データレジスタも”１０１０”になり、第１ビットおよび第３ビットそれぞれに関係付けられた各制御信号出力部からはスイッチＳＷをオンにする制御信号が出力され、第０ビットおよび第２ビットそれぞれに関係付けられた各制御信号出力部からはスイッチＳＷをオフにする制御信号が出力される。その結果、スイッチＳＷ_２，ＳＷ_４はオン、スイッチＳＷ_１，ＳＷ_３はオフになる。なお、本実施形態では、制御部４から電流調整部２３には制御信号が個別に出力されるが、信号処理部５には、実施形態７と同様にデジタルコードを示すデジタル信号が出力される。

以上述べた本実施形態の近接センサによれば、スイッチ制御部２３１の構成を省略することができ、データレジスタのビット値によって直接的に発振回路部２の負性コンダクタンスの値を変更することが可能になるから、ハードウェア構成を簡単にすることができて、低コスト化を図ることができる。

なお、本実施形態の近接センサのその他の効果については実施形態７と同様であるから説明を省略する。また、本実施形態の電流調整部２３および制御部４の構成は、実施形態８〜１０にも適用することができる。

（実施形態１２）
本実施形態の近接センサは、図１０に示すように、モニタ部３および制御部４の構成が実施形態１と異なっており、その他の構成は実施形態１と同様であるから、同様の構成については同一の符号を付して説明を省略する。なお、図１０ではモニタ部３のみを図示している。

本実施形態におけるモニタ部３は、ｎｐｎ形のトランジスタ３０と、抵抗３１と、コンデンサ３２と、Ａ／Ｄコンバータ（アナログ／デジタル変換器）３３とを備えている。ここで、トランジスタ３０と、抵抗３１と、コンデンサ３２とは、ＬＣ共振回路部１の発振振幅ＶＴを検出する検出部を構成しており、当該検出部は、発振振幅ＶＴを示すアナログ信号をＡ／Ｄコンバータに出力する。Ａ／Ｄコンバータ３３は、検出部が出力したアナログ信号を所定の量子化幅でデジタル信号に変換して制御部４に出力する。なお、このようなＡ／Ｄコンバータ３３は従来周知の構成により実現できるから詳細な説明を省略する。

本実施形態における制御部４は、発振回路部２の負性コンダクタンスＧｏｓｃが上記臨界値となるようにデジタルコードを設定するにあたって、Ａ／Ｄコンバータ３３が出力した発振振幅ＶＴを示すデジタル信号を利用する。例えば、制御部４は、Ａ／Ｄコンバータ３３より得たデジタル信号と、負性コンダクタンスＧｏｓｃの絶対値とコンダクタンスＧｃｏｉｌの絶対値が等しいときの発振振幅ＶＴのデジタル信号とを比較し、その差分に応じてデジタルコードを作成する。なお、制御部４のその他の構成については実施形態１と同様であるから、説明を省略する。

以上述べた本実施形態の近接センサによれば、モニタ部３は、ＬＣ共振回路部１の発振振幅ＶＴを検出し発振振幅ＶＴを示すアナログ信号を出力する検出部と、当該検出部が出力した発振振幅ＶＴを示すアナログ信号をデジタル信号に変換して制御部４に出力するＡ／Ｄコンバータ３３とを備え、制御部４は、Ａ／Ｄコンバータ３３が出力した発振振幅ＶＴを示すデジタル信号からデジタルコードを作成するから、例えば比較器などを用いて、モニタ部３より得た発振振幅ＶＴが所定値を越えているか、あるいは下回っているかを判断し、その結果に応じて、デジタルコードを設定する場合に比べれば（つまりアナログ演算によってデジタルコードを設定する場合に比べれば）、出力電流Ｉｏをすぐに負性コンダクタンスＧｏｓｃの絶対値がコンダクタンスＧｃｏｉｌの絶対値に等しくなる値に設定できるから、処理速度（出力電流Ｉｏの変化の応答性、追随性）を向上でき、例えば、近接センサの起動時や、被検知体の移動速度が速い場合であっても、迅速に、発振回路部２の負性コンダクタンスをＬＣ共振回路部１が発振可能な臨界値に設定することができ、遅れが生じてしまうことを抑制できる。

なお、本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。また、本実施形態のモニタ部３および制御部４の構成は、実施形態２〜１１にも適用することができる。

（実施形態１３）
本実施形態の近接センサは、図１１に示すように制御部４の構成が実施形態１と異なっており、その他の構成については実施形態１と同様であるから同様の構成については同一の符号を付して説明を省略する。なお、図１１では制御部４のみを図示している。

本実施形態における制御部４は、所定周期でモニタ部３により検出した発振振幅ＶＴと所定の閾値とを比較する比較判定部４０と、タイミング回路４１と、比較判定部４０の比較結果に基づいてデジタルコードを設定する演算処理部４２とにより構成されている。

比較判定部４０は、基準電源Ｖｃｃとグラウンドとの間に挿入された抵抗Ｒ１〜Ｒ３の直列回路からなる分圧回路と、第１のコンパレータＣＯＭＰ１と、第２のコンパレータＣＯＭＰ２と、第１の否定ゲート（ＮＯＴゲート、インバータともいう）４０ａと、論理積ゲート（ＡＮＤゲート）４０ｂと、第２の否定ゲート４０ｃとで構成されている。

上記分圧回路は、第１のコンパレータＣＯＭＰ１と第２のコンパレータＣＯＭＰ２とに所定の閾値Ｖ１，Ｖ２を与えるためのものであって、抵抗Ｒ１，Ｒ２の接続点の電位からなる閾値Ｖ１は発振振幅ＶＴの上限となる値であり、抵抗Ｒ２，Ｒ３の接続点の電位からなる閾値Ｖ２は発振振幅ＶＴの下限となる値である。

第１のコンパレータＣＯＭＰ１の非反転入力端子は抵抗Ｒ１，Ｒ２の接続点に接続され、反転入力端子はモニタ部３の出力端子に接続されている。したがって、第１のコンパレータＣＯＭＰ１は、モニタ部３で検出した発振振幅ＶＴが閾値Ｖ１以下であれば、ハイレベルの信号を出力し、発振振幅ＶＴが閾値Ｖ１を越えていれば、ロウレベルの信号を出力する。第１のコンパレータＣＯＭＰ１の出力端は、第１の否定ゲート４０ａおよび論理積ゲート４０ｂに接続されている。

第２のコンパレータＣＯＭＰ２の反転入力端子は抵抗Ｒ２，Ｒ３の接続点に接続され、非反転入力端子はモニタ部３の出力端子に接続されている。したがって、第２のコンパレータＣＯＭＰ２は、モニタ部３で検出した発振振幅ＶＴが閾値Ｖ２を越えていれば、ハイレベルの信号を出力し、発振振幅ＶＴが閾値Ｖ２以下であれば、ロウレベルの信号を出力する。第２のコンパレータＣＯＭＰ２の出力端は、第２の否定ゲート４０ｃおよび論理積ゲート４０ｂに接続されている。

第１の否定ゲート４０ａ、論理積ゲート４０ｂ、および第２の否定ゲート４０ｃそれぞれの出力端は、演算処理部４２に別個に接続されている。

したがって、このような比較判定部４０では、発振振幅ＶＴが閾値Ｖ１超過であれば、第１の否定ゲート４０ａからはハイレベルの信号が出力され、論理積ゲート４０ｂおよび第２の否定ゲート４０ｃからはロウレベルの信号が出力され、発振振幅ＶＴが閾値Ｖ１以下、閾値Ｖ２超過であれば、第１の否定ゲート４０ａおよび第２の否定ゲート４０ｃからはロウレベルの信号が出力され、論理積ゲート４０ｂからはハイレベルの信号が出力され、発振振幅ＶＴが閾値Ｖ２以下であれば、第１の否定ゲート４０ａおよび論理積ゲート４０ｂからはロウレベルの信号が出力され、第２の否定ゲート４０ｃからはハイレベルの信号が出力される。

タイミング回路部４１は、デジタル信号を出力するタイミング（電流調整部２３のデジタルコードを更新するタイミング）を指示する信号（パルス信号）を所定周波数で出力する発振回路からなり、上記所定周波数は、ＬＣ共振回路部１の発振周波数より低く設定されている。

演算処理部４２は、第１の否定ゲート４０ａからハイレベルの信号を受け取ると、帰還電流Ｉｆｂを増加させ、論理積ゲート４０ｂからハイレベルの信号を受け取ると、帰還電流Ｉｆｂを現状のまま維持し、第２の否定ゲート４０ｃからハイレベルの信号を受け取ると、帰還電流Ｉｆｂを減少させるように、出力電流Ｉｏを調整する。つまり、本実施形態における制御部４は、比較判定部４０の比較結果によって出力電流Ｉｏを変更するか否かを決定する。

また、演算処理部４２は、出力電流Ｉｏを変更するにあたっては、デジタルコードの最下位ビット（第０ビット）に１を加算、あるいはデジタルコードの最下位ビットより１を減算する。例えば、デジタルコードが’００１０’であるときに、第１の否定ゲート４０ａからハイレベルの信号を受け取ると、デジタルコードの最下位ビットに１を加算して、デジタルコードを’００１１’に設定する一方、第２の否定ゲート４０ｃからハイレベルの信号を受け取ると、デジタルコードの最下位ビットから１を減算して、デジタルコードを’０００１’に設定する。

さらに、演算処理部４３は、デジタルコードを示すデジタル信号を出力するにあたっては、タイミング回路部４１よりパルス信号を得た際に、当該デジタル信号を出力するようになっており、これによりタイミング回路部４１の周波数より低い周波数で、演算処理部４３からデジタルコードが出力されないようにしている。なお、実施形態６，１１のように、デジタル信号ではなく制御信号を電流調整部２３に出力する場合には、制御部４は、タイミング回路部４１よりパルス信号を得た際に、制御信号を出力するようにすればよい。

以上述べた本実施形態の近接センサによれば、デジタルコードの最下位ビットに１を加算あるいは減算することによってデジタルコードを変更するので、出力電流Ｉｏの調整時に、オーバーシュートやアンダーシュートが生じてしまうことを防止でき、また、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済むから、比較判定部４０としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なウィンドウコンパレータを用いることができるようになって、低コスト化が図れる。

また、制御部４は、タイミング回路部４３よりパルス信号が入力された際にデジタルコードを示すデジタル信号を出力するようになっており、タイミング回路部４３からパルス信号が出力される周波数はＬＣ共振回路部１の発振周波数より低くしているので、ＬＣ共振回路部１の発振周期より短い時間間隔でデジタルコードが電流調整部２３に与えられることがなく、電流調整部２３の出力電流Ｉｏを変更したことに起因するＬＣ共振回路部１の発振を防止でき、安定した制御が行えるようになる。

なお、本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。

ところで、比較判定部４０の構成は、図１１に示すものに限定されず、例えば、単にモニタ部３で検出した発振振幅と所定の閾値を越えているか否かを判定するだけのものであってもよく、このような場合であっても、発振振幅からデジタルコードの目標値を直接的に演算する処理を行わなくて済み、比較判定部４０としては、ＡＤ変換回路やＣＰＵなどの複雑な装置に比べれば安価なコンパレータを用いることができるから、低コスト化が図れる。また、本実施形態の制御部４の構成は、実施形態２〜１２にも適用することができる。

（実施形態１４）
本実施形態の近接センサは、図１２に示すように、温度検知部となる温度センサ６を備えている点と、信号処理部５の構成とが実施形態１と異なっており、その他の構成については実施形態１と同様であるから同様の構成については同一の符号を付して説明を省略する。なお、図１２では温度センサ６と信号処理部５のみを図示している。

温度センサ６は、サーミスタなどの従来周知の感熱素子を用いて構成されている。このような温度センサ６は、周囲の温度、例えば検知コイル１０の周囲の温度を検知するために、検知コイル１０の近傍に配置されている。なお、温度センサ６は、状況に応じて好適な位置に配置すればよい。

本実施形態における信号処理部５は、制御部４より出力されたデジタル信号よりデジタルコードを取得し、取得したデジタルコードにより表される値に温度センサ６で検知した温度に対応する補正温度係数（補正係数）を乗じることで温度補償を行う温度補償部５０を備える。また、信号処理部５は、デジタルコードに所定の加算値を加算するオフセット処理と、デジタルコードに所定の乗算値を乗算するゲイン処理とが実行可能である出力調整部５１を有している。なお、温度補償部５０や出力調整部５１は、プログラムなどにより実現されていてもよいし、回路により構成されていてもよい。

さらに、信号処理部５は、温度補償部５０による温度補償および出力調整部５１による調整が行われたデジタルコードに基づいて、検知コイル１０と被検知体との距離を示す検知信号を作成する出力回路部５２を有している。出力回路部５２において、検知信号を作成するにあたっては、実施形態１で述べたように、デジタルコードと、被検知体と検知コイル１０との距離との関係を示すデータテーブルや、デジタルコードにより表される値を被検知体と検知コイル１０との距離に変換する演算式などを利用することができる。

また、信号処理部５は、ＥＥＰＲＯＭなどの書き換え可能な不揮発性メモリからなる記憶部５３を有し、当該記憶部５３には、温度補償部５０で使用する補正温度係数のデータテーブルと、出力調整部５１で使用する加算値や乗算値が記憶されている。このような記憶部５３に記憶されている補正温度係数のデータテーブルや、加算値、乗算値はいずれも変更可能としている。

上述した温度補償部５０は、デジタルコードが入力されると、記憶部５３に記憶されている補正温度係数のデータテーブルから、温度センサ６の検知温度に対応する補正温度係数を取得し、取得した補正温度係数とデジタルコードにより表される値との乗算を行い、その結果を、新たなデジタルコードとして出力する。なお、温度補償部５０で使用する補正温度係数は、検知コイル１０や、被検知体、発振回路部２などの回路の温度特性を考慮して設定された値であって、リファレンスなどを用いた温度測定の結果などから求めることができる。

出力調整部５１は、デジタルコードが入力されると、上述したオフセット処理とゲイン処理との少なくとも一方を実行し、得られた結果を、新たなデジタルコードとして出力する。ここで、オフセット処理に使用される加算値は、デジタルコードにより表される値に加算される正または負の値であり、乗算値は、デジタルコードにより表される値に乗算される値（つまり倍率を指定する値）である。したがって、デジタルコードにより表される値を正側にシフトさせたい場合には、加算値を正の値に設定し、デジタルコードの値を負側にシフトさせたい場合には、加算値を負の値に設定すればよい。また、デジタルコードにより表される値同士の差を大きくしたい場合には、乗算値を１より大きい値に設定すればよく、デジタルコードにより表される値同士の差を小さくしたい場合には、乗算値を０以上１未満の値に設定すればよい。

このような出力調整部５１によるオフセット処理やゲイン処理は、例えば、出力回路部５２が出力する検知信号が取り得る値を所望の範囲内の値に設定することを目的として行われる。例えば、近接センサの使用状況（例えば被検知体の材料の種類）によっては、デジタルコードより得た検知信号の大きさが、出力回路部５２により出力可能な大きさより大きく、検知信号が飽和（サチュレーション）してしまい、検知コイル１０と被検知体との距離が得られなくなってしまうおそれがある。このような場合には、出力調整部５１によりデジタルコードにより表される値を調整して検知信号の大きさを出力回路部５２により出力可能な大きさの範囲内に収まるようにすることで、検知信号の飽和に起因する不具合を防止できる。

以上述べた本実施形態の近接センサによれば、温度センサ６で検知した温度に応じてデジタルコード（により表される値）が補正されるから、検知コイル１０や、被検知体、発振回路部２などの回路の温度特性に起因する検知精度の悪化を防止でき、検知精度の向上が図れる。さらに、温度補償部５０における補正温度係数は変更可能（書き換え可能）であるから、製品毎に、検知コイル１０の特性や、検知コイル１０と被検知体との相対位置、発振回路部２などの回路の温度特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値が異なってしまうことを防止でき、いずれの製品においても所望の検知信号を得ることが可能となる。

また、オフセット処理やゲイン処理を実行することによって、デジタルコードにより表される値を任意に調整することができるから、検知信号の値を所望の範囲内の値とすることができる。その上、オフセット処理で用いる加算値や、ゲイン処理で用いる乗算値は変更可能（書き換え可能）であるから、製品毎に、検知コイル１０の特性や、検知コイル１０と被検知体との相対位置、発振回路部２などの回路の特性にばらつきがあっても、このようなばらつきによって製品毎に検知信号の値の範囲が異なってしまうことを防止でき、いずれの製品においても検知信号の値を所望の範囲内の値とすることが可能となる。

なお、本実施形態の近接センサのその他の効果については実施形態１と同様であるから説明を省略する。

ところで、本実施形態における信号処理部５は、温度補償部５０と、出力調整部５１との両方を備えているが、必ずしも両方を備えている必要はなく、温度補償部５０と出力調整部５１とのいずれか一方のみを備えているようなものであってもよい。また、本実施形態における信号処理部５の構成は実施形態２〜１３にも適用することができる。

実施形態１の近接センサの説明図である。 実施形態２の近接センサの説明図である。 実施形態４の近接センサの説明図である。 実施形態５の近接センサの説明図である。 実施形態６の近接センサの説明図である。 実施形態７の近接センサの説明図である。 実施形態８の近接センサの説明図である。 実施形態１０の近接センサの説明図である。 実施形態１１の近接センサの説明図である。 実施形態１２の近接センサにおけるモニタ部の説明図である。 実施形態１３の近接センサにおける制御部の説明図である。 実施形態１４の近接センサにおける信号処理部の説明図である。

符号の説明

１ ＬＣ共振回路
２ 発振回路部
３ モニタ部
４ 制御部
５ 信号処理部
６ 温度センサ（温度検知部）
１０ 検知コイル
１１ コンデンサ
２１ レベルシフト回路
２３ 電流調整部
２４ カレントミラー回路部
３３ Ａ／Ｄコンバータ
４０ 比較判定部
４１ タイミング回路
４２ 演算処理部
５０ 温度補償部
５１ 出力調整部
２３０ カレントミラー回路部
２３２ 増幅部
２３２ａ 増幅回路
ＩＴｒ 入力側カレントミラートランジスタ
ＯＴｒ 出力側カレントミラートランジスタ
ＢＴｒ 増幅用トランジスタ
ＳＷ スイッチ
Ｖｃｃ 基準電源
Ｒｍ 抵抗部（ミラー電流制限用の抵抗部）
Ｒｂ 抵抗部（増幅電流制限用の抵抗部）

Claims (24)

1. 被検知体の検知に用いられる検知コイルおよびコンデンサからなるＬＣ共振回路部と、ＬＣ共振回路部を発振させる発振回路部と、ＬＣ共振回路部の発振振幅を検出するモニタ部と、モニタ部で検出した発振振幅に基づいて発振回路部の負性コンダクタンスをＬＣ共振回路部が発振可能な臨界値に設定する制御部と、被検知体と検知コイルとの距離を示す検知信号を作成する信号処理部とを備え、
   発振回路部は、制御部で設定されたデジタルコードに対応した出力電流を出力するＤ／Ａコンバータよりなる電流調整部を有し、当該電流調整部の出力電流に正比例する帰還電流をＬＣ共振回路部に供給し、
   制御部は、発振回路部の負性コンダクタンスが上記臨界値となるようにデジタルコードを設定し、
   信号処理部は、上記制御部で設定されたデジタルコードに基づいて上記検知信号を作成することを特徴とする近接センサ。
2. 上記発振回路部は、上記電流調整部の上記出力電流を上記帰還電流として上記ＬＣ共振回路部に供給し、
   上記電流調整部は、上記ＬＣ共振回路部の発振電圧に応じた電流を基準電流とする入力側カレントミラートランジスタ、および基準電流に比例した大きさのミラー電流を基準電源から上記ＬＣ共振回路部に供給させる複数の出力側カレントミラートランジスタを有し、基準電源から上記ＬＣ共振回路部に供給されるミラー電流を加算して上記出力電流を作成するカレントミラー回路部と、上記デジタルコードに基づいて制御されミラー電流を上記ＬＣ共振回路部に供給するか否かを決定する複数のスイッチとを有していることを特徴とする請求項１記載の近接センサ。
3. 上記スイッチは、上記出力側カレントミラートランジスタと上記入力側カレントミラートランジスタとの間、あるいは上記出力側カレントミラートランジスタと上記基準電源との間に挿入されていることを特徴とする請求項２記載の近接センサ。
4. 上記ミラー電流を上記ＬＣ共振回路部に供給する供給路と、上記ミラー電流を上記ＬＣ共振回路部に供給しない非供給路とを有し、供給路と非供給路とのいずれに上記ミラー電流が流れるかは上記スイッチにより選択されることを特徴とする請求項２記載の近接センサ。
5. 上記複数の出力側カレントミラートランジスタのうちの少なくとも１つはトランジスタサイズが他と異なっていることを特徴とする請求項２〜４のうちいずれか１項記載の近接センサ。
6. 上記カレントミラー回路部は、上記複数の出力側カレントミラートランジスタそれぞれと上記基準電源との間に個別に挿入された複数のミラー電流制限用の抵抗部を備え、
   複数の抵抗部のうちの少なくとも１つは抵抗値が他と異なっていることを特徴とする請求項２〜４のうちいずれか１項記載の近接センサ。
7. 上記スイッチは、上記抵抗部と上記基準電源との間に挿入されていることを特徴とする請求項６記載の近接センサ。
8. 上記複数のスイッチそれぞれは、上記デジタルコードのビットと一対一で関係付けられ、
   上記制御部は、上記スイッチに関係付けられたビットの値に基づいて上記スイッチを制御し、
   上記デジタルコードにおいてビット番号が０であるビットに関係付けられた上記スイッチにより上記ＬＣ共振回路部に供給するか否かが決定されるミラー電流を基準ミラー電流とした場合に、ビット番号が０以外であるビットに関係付けられた上記スイッチにより上記ＬＣ共振回路部に供給するか否かが決定されるミラー電流と基準ミラー電流との比が、当該スイッチに対応するビットのビット番号を指数として２を累乗した値であることを特徴とする請求項１〜７のうちいずれか１項記載の近接センサ。
9. 上記カレントミラー回路部は、上記デジタルコードのビットの値に関係なく上記ミラー電流を基準電源から上記ＬＣ共振回路部に供給させるオフセット用の出力側カレントミラートランジスタを有していることを特徴とする請求項２〜８のうちいずれか１項記載の近接センサ。
10. 上記発振回路部は、上記電流調整部の上記出力電流を基準電流とする入力側カレントミラートランジスタと、基準電流に比例した大きさの帰還電流を基準電源から上記ＬＣ共振回路部に供給させる出力側カレントミラートランジスタとを有したカレントミラー回路部を有し、
    上記電流調整部は、上記ＬＣ共振回路部の発振電圧に応じた増幅電流を基準電源から入力側カレントミラートランジスタに供給させる複数の増幅回路を有し、基準電源から上記入力側カレントミラートランジスタに供給される増幅電流を加算して上記出力電流を作成する増幅部と、上記デジタルコードに基づいて制御され増幅電流を入力側カレントミラートランジスタに供給するか否かを決定する複数のスイッチとを有していることを特徴とする請求項１記載の近接センサ。
11. 上記発振回路部は、上記ＬＣ共振回路部の発振電圧をレベルシフトするレベルシフト回路を有し、
    上記増幅回路は、一対の被制御電極の一方が上記入力側カレントミラートランジスタに、上記一対の被制御電極の他方が基準電位に、上記一対の被制御電極間の通電量を制御する制御電極がレベルシフト回路の出力端にそれぞれ電気的に接続された増幅用トランジスタを有し、
    上記スイッチは、基準電位と上記他方の被制御電極との間、あるいはレベルシフト回路の出力端と制御電極との間に挿入されていることを特徴とする請求項１０記載の近接センサ。
12. 上記増幅電流を上記入力側カレントミラートランジスタに供給する供給路と、上記増幅電流を上記入力側カレントミラートランジスタに供給しない非供給路とを有し、供給路と非供給路とのいずれに上記増幅電流が流れるかは上記スイッチにより選択されることを特徴とする請求項１０記載の近接センサ。
13. 上記発振回路部は、上記ＬＣ共振回路部の発振電圧をレベルシフトするレベルシフト回路を有し、
    上記増幅回路は、一対の被制御電極の一方が上記入力側カレントミラートランジスタに、上記一対の被制御電極の他方が基準電位に、上記一対の被制御電極間の通電量を制御する制御電極がレベルシフト回路の出力端にそれぞれ電気的に接続された増幅用トランジスタと、増幅用トランジスタの上記他方の被制御電極と基準電位との間に挿入された増幅電流制限用の抵抗部とを有し、
    複数の抵抗部のうちの少なくとも１つは抵抗値が他と異なっていることを特徴とする請求項１０〜１２のうちいずれか１項記載の近接センサ。
14. 上記複数のスイッチそれぞれは、上記デジタルコードのビットと一対一で関係付けられ、
    上記制御部は、上記スイッチに関係付けられたビットの値に基づいて上記スイッチを制御し、
    上記デジタルコードにおいてビット番号が０であるビットに関係付けられた上記スイッチにより上記入力側カレントミラートランジスタに供給するか否かが決定される増幅電流を基準増幅電流とした場合に、ビット番号が０以外であるビットに関係付けられた上記スイッチにより上記入力側カレントミラートランジスタに供給するか否かが決定される増幅電流と基準増幅電流との比が、当該スイッチに対応するビットのビット番号を指数として２を累乗した値であることを特徴とする請求項１３記載の近接センサ。
15. 上記増幅部は、上記デジタルコードのビットの値に関係なく上記増幅電流を上記入力側カレントミラートランジスタに供給させるオフセット用の増幅回路を有していることを特徴とする請求項１０〜１４のうちいずれか１項記載の近接センサ。
16. 上記モニタ部は、上記ＬＣ共振回路部の発振振幅を検出し発振振幅を示すアナログ信号を出力する検出部と、当該検出部が出力した発振振幅を示すアナログ信号をデジタル信号に変換して上記制御部に出力するＡ／Ｄコンバータとを備えていることを特徴とする請求項１〜１５のうちいずれか１項記載の近接センサ。
17. 上記電流調整部は、上記デジタルコードに応じて上記出力電流を単調増加させ、
    上記制御部は、上記モニタ部で検出した発振振幅と所定の閾値を越えているか否かを判定する比較判定部と、比較判定部により上記所定の閾値を越えていると判定されると上記デジタルコードを変更し、比較判定部により上記所定の閾値を越えていないと判定されると上記デジタルコードを変更しない演算処理部とを有し、
    演算処理部は、上記デジタルコードを変更するにあたっては、上記デジタルコードの最下位ビットに１を加算あるいは減算することを特徴とする請求項１〜１６のうちいずれか１項記載の近接センサ。
18. 上記電流調整部は、上記デジタルコードに応じて上記出力電流を単調増加させ、
    上記制御部は、上記発振振幅の上限となる上限閾値と下限となる下限閾値とを有し、上記モニタ部で検出した発振振幅が上限閾値を越えているか、下限閾値を下回っているか、上限閾値と下限閾値との間に収まっているかを判定する比較判定部と、比較判定部により上限閾値を越えていると判定されると上記デジタルコードを減少させ、下限閾値を下回っていると判定されると上記デジタルコードを増加させ、上限閾値と下限閾値との間に収まっていると判定されると上記デジタルコードを変更しない演算処理部とを有し、
    演算処理部は、上記デジタルコードを減少させるにあたっては、上記デジタルコードの最下位ビットより１を減算し、上記デジタルコードを増加させるにあたっては、上記デジタルコードの最下位ビットに１を加算することを特徴とする請求項１〜１６のうちいずれか１項記載の近接センサ。
19. 上記制御部は、上記デジタルコードを上記電流調整部に与えるタイミングを指示する信号を所定周波数で出力するタイミング回路を有し、
    上記所定周波数は、上記ＬＣ共振回路部の発振周波数より低いことを特徴とする請求項１〜１８のうちいずれか１項記載の近接センサ。
20. 上記信号処理部は、上記デジタルコードに所定の加算値を加算するオフセット処理と、上記デジタルコードに所定の乗算値を乗算するゲイン処理との少なくとも一方を実行可能な出力調整部を有していることを特徴とする請求項１〜１９のうちいずれか１項記載の近接センサ。
21. 上記加算値あるいは上記乗算値は変更可能であることを特徴とする請求項２０記載の近接センサ。
22. 周囲の温度を検知する温度検知部を備え、
    上記信号処理部は、上記デジタルコードに温度検知部で検知した温度に対応する補正温度係数を乗じることで温度補償を行う温度補償部を有していることを特徴とする請求項１〜２１のうちいずれか１項記載の近接センサ。
23. 上記補正温度係数は変更可能であることを特徴とする請求項２２記載の近接センサ。
24. 上記発振回路部と、上記モニタ部と、上記制御部と、上記信号処理部とはモノリシックＩＣとして一体化されていることを特徴とする請求項１〜２３のうちいずれか１項記載の近接センサ。

Images