JP2009267128A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009267128A JP2009267128A JP2008115710A JP2008115710A JP2009267128A JP 2009267128 A JP2009267128 A JP 2009267128A JP 2008115710 A JP2008115710 A JP 2008115710A JP 2008115710 A JP2008115710 A JP 2008115710A JP 2009267128 A JP2009267128 A JP 2009267128A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- wiring
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】水分の吸着等が確実に抑制される半導体装置の製造方法を適用する。
【解決手段】半導体基板の主表面上にLow−k膜が形成される。Low−k膜中に銅の配線が形成される。配線を覆うようにLow−k膜上に、SiCN膜が形成される。次に、その状態で、半導体基板にアニールが施される。SiCN膜を覆うように、SiCO膜が形成される。SiCN膜を形成する工程、アニールを施す工程およびSiCO膜を形成する工程は連続して行なわれる。
【選択図】図8
【解決手段】半導体基板の主表面上にLow−k膜が形成される。Low−k膜中に銅の配線が形成される。配線を覆うようにLow−k膜上に、SiCN膜が形成される。次に、その状態で、半導体基板にアニールが施される。SiCN膜を覆うように、SiCO膜が形成される。SiCN膜を形成する工程、アニールを施す工程およびSiCO膜を形成する工程は連続して行なわれる。
【選択図】図8
Description
本発明は半導体装置の製造方法に関し、特に、誘電率の比較的低い誘電体膜を使用した半導体装置の製造方法に関するものである。
半導体装置では、集積化や高速化に対応すべく微細化が進められ、配線工程においても微細化が進んでいる。従来の半導体装置では、半導体装置の微細化を推し進めることによって、高速化も同時に達成することができた。ところが、近年では、従来問題にはならなかった配線の遅延の問題が顕在化しつつある。配線の遅延は、配線抵抗Rと配線間の容量Cの積に比例し、RC遅延と称されている。
配線抵抗Rを下げるために、配線材料として比抵抗の低い銅(Cu)を適用することが検討されて、130nmノード世代から徐々に銅配線が導入されて始めた。一方、容量Cを低減するために、配線層間材料として誘電率の比較的低い低誘電率膜、いわゆるLow−k膜の導入が行われている。90nmノードにおいては、誘電率kが約〜3程度の材料が適用されている。65nmノードや45nmノードでは、誘電率kが〜2.7程度のUltra Low−k膜が適用され、そして、さらに先の世代では、さらに誘電率が低いExtra Low−k膜が適用されようとしている。
また、半導体装置の微細化に伴って信頼性の問題が深刻化してきた。たとえば45nmノードでは、最小の配線幅は70nmになり、エレクトロマイグレーションによって配線に断線が容易に生じる。この他に、配線間の経時絶縁破壊(TDDB:Time Dependent Dielectric Breakdown)も、配線の微細化によって影響を受ける項目とされる。この経時絶縁破壊は配線間の分離寸法に依存し、分離寸法が短い方が耐性が劣化するが、たとえば90nmノードでは最小分離寸法は140nmであったところ、45nmノードでは最小分離寸法は70nmとなり、半導体装置の微細化によって耐性がますます小さくなってきている。
上述した半導体装置の信頼性は、水分の影響を受けることがわかっている。従来は、水分に対して十分なマージンがあったために水分の影響は小さいものであったが、半導体装置の微細化が進むにしたがって水分の影響を無視することができなくなってきており、水分を除去することが重要となってきた。なお、この種の半導体装置を開示した文献の一つとして非特許文献1がある。
D.Edelstein,et al.,IEDM Technical Digest IEEE (1997).
D.Edelstein,et al.,IEDM Technical Digest IEEE (1997).
上下2層の銅配線が形成される従来の半導体装置では、下層の銅配線が形成される絶縁膜(誘電体膜)に浸透あるいは吸着している水分が絶縁膜から十分に脱離されない状態で、上層の配線層が形成されて、半導体装置が完成した時点でも絶縁膜中に水分が存在した。そのため、そのような残留の水分によって配線間のTDDBの不良やエレクトロマイグレーションが発生することがあった。
また、化学的機械研磨によって銅配線を形成する場合に、余分な銅(Cu)とバリアメタルを除去した後にアニールを行い、その後、拡散防止膜を形成することがある。その場合には、アニールを行った時点で下層の配線層が形成されている絶縁膜(誘電体膜)から水分が脱離されるが、水分は比較的短時間で絶縁膜に再吸着することになる。そのため、拡散防止膜を形成するまでのストレージが長くなると、絶縁膜に水分が吸着した状態で半導体装置が形成されることになり、配線間のTDDBやエレクトロマイグレーションを低減することができないことがあった。
本発明は上記問題点を解決するためになされたものであり、その目的は、水分の吸着等が確実に抑制される半導体装置の製造方法を適用することである。
本発明に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の主表面上に所定の誘電率を有する誘電体膜を形成する。誘電体膜中に銅を含む導電体部を形成する。導電体部を覆うように誘電体膜上に、銅の拡散を阻止する拡散防止膜を形成する。拡散防止膜によって覆われた状態で、半導体基板に所定の温度のもとでアニールを施す。拡散防止膜を覆うように、耐湿性を有する所定の膜を形成する。拡散防止膜を形成する工程、アニールを施す工程および耐湿性を有する所定の膜を形成する工程は、連続して行なわれる。
本発明に係る半導体装置の製造方法によれば、誘電体膜中に銅を含む導電体部を形成した後に、銅の拡散を阻止する拡散防止膜を形成する工程、アニールを施す工程および耐湿性を有する所定の膜を形成する工程を連続して行なうことで、まず、誘電体膜に吸着していた水分が拡散防止膜を通って脱離されることになる。そして、拡散防止膜を覆うように形成される耐湿性を有する所定の膜によって、水分が脱離した拡散防止膜等に水分が再吸着するのを阻止することができる。その結果、銅を含む導電体部が水分によって腐食したり断線したりするのを阻止することができる。
本発明の実施の形態に係る半導体装置の製造方法として、銅配線を備えた半導体装置の製造方法について説明する。
まず、図1に示すように、半導体基板1の主表面上にコンタクト層間膜2が形成される。そのコンタクト層間膜2に半導体基板1の表面を露出するコンタクトホール2aが形成される。次に、そのコンタクトホール2a内にコンタクトプラグ22が形成される。次に、コンタクト層間膜2上に第1配線がシングルダマシン法によって形成される。まず、コンタクトプラグ22を覆うように、コンタクト層間膜2上にエッチングストッパ膜として第1の絶縁膜3が形成される。第1の絶縁膜3として、SiN膜、SiON膜、SiCN膜、SiCO膜などを適用することができる。
その第1の絶縁膜3上に、所定の誘電率を有する誘電体膜として、第2の絶縁膜4が形成される。第2の絶縁膜4としては、シリコン酸化膜、SiOF膜、Low−k膜、ULK膜、ELK膜等を適用することができる。ここで、Low−k膜等を用いる場合には、アッシングによるダメージを避けるために。cap膜として第3の絶縁膜を形成することがある。第3の絶縁膜としては、アッシングに対して耐性を有するシリコン酸化膜やSiON膜等が適用される。この工程では、この第3の絶縁膜5を形成した場合を示す。また、エッチングストッパー膜が不要な場合には、第1の絶縁膜を形成せずに第2の絶縁膜を直接形成することもある。
次に、第3の絶縁膜5上に所定の写真製版処理を施すことによって、配線パターンに対応したレジストパターン(図示せず)が形成される。そのレジストパターンをマスクとして第3の絶縁膜5および第2の絶縁膜4に異方性エッチングを施すことにより、第1の絶縁膜3の表面を露出する配線溝となる開口部6aが形成される。その後、図2に示すように、アッシング法や薬液によるウェット法によって、レジストパターンが除去される。次に、図3に示すように、露出した第1の絶縁膜3にドライエッチングを施すことによって、コンタクトプラグ22を露出し、配線が埋め込まれる配線溝6が形成される。
次に、配線溝6の内部に、スパッタ法により、拡散のバリアとなる、たとえばタンタル(Ta)、タンタルナイトライド(TaN)、ルテニウム(Ru)等のバリアメタル層(図示せず)が形成される。次に、スパッタ法により、めっき法でのシードとなるシード層(図示せず)が形成される。次に、図4に示すように、めっき法により、配線溝6を充填するように第2の絶縁膜5の表面上に銅膜7が形成される。次に、図5に示すように、銅膜7に化学的機械研磨処理を施すことにより、配線溝6の内部に位置する銅膜7およびバリアメタル層の部分を残して、第3の絶縁膜5の表面上に位置する銅膜7およびバリアメタル層の部分が除去される。
なお、第3の絶縁膜5は、ドライエッチングや化学的機械研磨の処理の際に除去されることがある。この第3の絶縁膜5は誘電率として比較的高い膜が適用されることから、配線全体の誘電率の上昇を抑える点からは、残すというよりは、より薄くあるいは除去することが好ましい。こうして、配線溝6に第1配線77が形成される。
次に、第2配線がダマシン法によって形成される。まず、第1配線77の材料である銅(Cu)の拡散を防止するために、図6に示すように、第4の絶縁膜8が形成される。第4の絶縁膜8としてはSiN膜あるいはSiCN膜等が好ましいが、微細化に伴う誘電率の低減のためにSiCN膜を適用することが好ましい。一方、これらの膜は、Low−k膜に比べて誘電率が高いため、その膜厚をできるだけ薄くすることによって、配線全体の実効誘電率を低減する必要がある。したがって、第4の絶縁膜8の膜厚は、5nm〜30nm程度とすることが好ましい。
次に、図7に示すように、第4の絶縁膜8によって覆われた半導体基板1にアニール処理が施される。このアニール処理は、第1配線77が形成されている第2の絶縁膜4等に存在する水分を脱離することが目的とされる。そのため、アニール処理は、水分が充分に脱離する程度の高温で処理する必要がある。発明者らの調査によれば、150℃程度から水分の脱離が始まる。このことから、充分に水分を脱離させるためには、温度約200℃以上のもとでアニール処理を施すことが好ましい。
次に、図8に示すように、耐水性を有する第5の絶縁膜9が形成される。第5の絶縁膜9としては、SiN膜あるいはSiCO膜が好ましいが、誘電率の低減のためには比較的誘電率の低いSiCO膜を適用することがより好ましい。SiCO膜では、その膜厚が約20nm以上であれば十分な耐水性を有しているとされる。
ここで、上述した図6から図8に示す工程、すなわち、第4の絶縁膜8を形成してから第5の絶縁膜9を形成するまでは、水分の再吸着を防止するために連続して行う必要がある。第4の絶縁膜8としてSiCN膜を形成し、第5の絶縁膜としてSiCO膜を形成する場合には、これらの膜は、同一の製造装置内においてプラズマCVD法によって形成することができる。したがって、この場合には、SiCN膜を形成した後、同じチャンバー内で引き続いてアニール処理を施し、さらに、SiCO膜を形成することで、一つの製造装置内でこれらの工程を連続して行なうことができる。第4の絶縁膜8を一旦離脱した水分は、脱離後数分程度から再吸着を始めるため、これらの工程を連続して行なわなければ、水分の再吸着を阻止するのが困難になる。
次に、図9に示すように、第6の絶縁膜10が形成される。第6の絶縁膜10としては、シリコン酸化膜、SiOF膜、Low−k膜、ULK膜、ELK膜等を適用することができる。Low−k膜等を適用する場合には、アッシングによるダメージを避けるためにcap膜として第7の絶縁膜を形成ことがある。第7の絶縁膜としては、アッシングに対して耐性を有するシリコン酸化膜やSiON膜等が適用される。この工程では、第7の絶縁膜11を形成した場合を示す。
次に、第7の絶縁膜11上に所定の写真製版処理を施すことによって、ビアパターンに対応したレジストパターン(図示せず)が形成される。そのレジストパターンをマスクとして第7の絶縁膜11および第6の絶縁膜10に異方性エッチングを施すことにより、第5の絶縁膜9の表面を露出してビアとなる開口部が形成される。その後、アッシング法や薬液によるウェット法によって、レジストパターンが除去される。次に、図10に示すように、露出した第5の絶縁膜9と第4の絶縁膜8にドライエッチングを施すことによって、第1配線77の表面を露出してビアとなる溝12が形成される。
次に、所定の写真製版処理を施すことによって、配線パターンに対応したレジストパターン(図示せず)が形成される。次に、図11に示すように、レジストパターンをマスクとして第7の絶縁膜11および第6の絶縁膜10に異方性エッチングを施すことにより、第5の絶縁膜9の表面を露出する配線溝となる開口部13aが形成される。その後、アッシング法や薬液によるウェット法によって、レジストパターンが除去される。次に、図12に示すように、露出した第5の絶縁膜9および第4の絶縁膜8にドライエッチングを施すことによって、第1配線77を露出し、配線が埋め込まれる配線溝13が形成される。
次に、配線溝13の内部に、スパッタ法により、拡散のバリアとなる、たとえばタンタル(Ta)、タンタルナイトライド(TaN)、ルテニウム(Ru)等のバリアメタル層(図示せず)が形成される。次に、スパッタ法により、めっき法でのシードとなるシード層(図示せず)が形成される。次に、図13に示すように、めっき法により、配線溝13を充填するように第7の絶縁膜11の表面上に銅膜14が形成される。
次に、図14に示すように、銅膜14に化学的機械研磨処理を施すことにより、配線溝13の内部に位置する銅膜14およびバリアメタル層の部分を残して、第7の絶縁膜11の表面上に位置する銅膜14およびバリアメタル層の部分が除去される。なお、第7の絶縁膜11は、ドライエッチングや化学的機械研磨の処理の際に除去されることがある。こうして、配線溝13に第2配線78が形成される。なお、第2配線の形成方法を繰り返すことによって、第2配線上に第3配線および第4配線等を順次形成することができる。
上述した半導体装置の製造方法では、第4の絶縁膜8を形成してから第5の絶縁膜9を形成するまでを、同一の製造装置内にて連続的に処理される。このとき、第4の絶縁膜8としてのSiCN膜は水分を通す性質を有しているため、まず、第4の絶縁膜8としてのSiCN膜を形成した後にアニール処理を施すことで、第1配線77が形成されている第2の絶縁膜4に吸着していた水分がSiCO膜を通って脱離される。そして、第5の絶縁膜9として、耐水性のSiCO膜がSiCN膜を覆うように形成されることで、水分が再吸着するのを阻止することができる。
これにより、第2の絶縁膜4に吸着していた水分によって、第1配線77の銅の成分が染み出してリーク電流が生じたり、また、銅の成分が腐食して断線が生じるのを抑制することができる。また、第2の絶縁膜として、配線間の容量を抑えるために誘電率のより低い膜を適用しても、水分が再付着することもなく、配線間の容量を抑えてRC遅延を防止することができる。
なお、上述した半導体装置の製造方法では、第4の絶縁膜8を形成してから第5の絶縁膜9を形成するまでを、同一の製造装置内にて連続的に処理する場合を例に挙げて説明したが、たとえば、次のような形成方法でもよい。一旦アニールを施した半導体基板を約1時間程度大気中で放置した後に、再びアニールを施すと、再吸着した水分が脱離するのが観測された。このことから、アニールを施した後、湿度の管理された環境を経てSiCO膜を形成するようにしてもよい。
また、SiCO膜については、膜厚が薄くなりすぎると水分を通してしまうことになる。そこで、昇温脱ガス分析法(TDS:Thermal Desorption Spectroscopy)による評価を行ったところ、少なくとも20nm以上であれば、耐水性を確保できることが確認された。なお、評価の条件として、室温から1000℃まで昇温レート約1℃/秒とした。
さらに、上述した半導体装置の製造方法では、銅配線の形成工程を例に挙げて説明したが、この製造方法は、銅配線に限られず、銅を含んだ導電体部を所定の誘電率の誘電体膜に形成する場合に適用することができる。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
1 半導体基板、2 コンタクト層間膜、2a コンタクトホール、3 第1の絶縁膜、4 第2の絶縁膜、5 第3の絶縁膜、6 配線溝、7 銅膜、8 第4の絶縁膜、9 第5の絶縁膜、10 第6の絶縁膜、11 第7の絶縁膜、12 ビア溝、13 配線溝、14 銅膜、22 コンタクトプラグ、77 第1配線、78 第2配線。
Claims (6)
- 半導体基板の主表面上に所定の誘電率を有する誘電体膜を形成する工程と、
前記誘電体膜中に銅を含む導電体部を形成する工程と、
前記導電体部を覆うように前記誘電体膜上に、銅の拡散を阻止する拡散防止膜を形成する工程と、
前記拡散防止膜によって覆われた状態で、前記半導体基板に所定の温度のもとでアニールを施す工程と、
前記拡散防止膜を覆うように、耐湿性を有する所定の膜を形成する工程と
を備え、
前記拡散防止膜を形成する工程、前記アニールを施す工程および前記耐湿性を有する所定の膜を形成する工程は、連続して行なわれる、半導体装置の製造方法。 - 前記耐湿性を有する所定の膜を形成する工程は、前記アニールを施す工程の後、前記拡散防止膜に水分が再吸着する前に行われる、請求項1記載の半導体装置の製造方法。
- 前記拡散防止膜を形成する工程、前記アニールを施す工程および前記耐湿性を有する所定の膜を形成する工程は、同じ製造装置内において行なわれる、請求項1または2に記載の半導体装置の製造方法。
- 前記拡散防止膜はSiCN膜である、請求項1〜3のいずれかに記載の半導体装置の製造方法。
- 前記耐湿性を有する膜はSiCO膜である、請求項1〜4のいずれかに記載の半導体装置の製造方法。
- 前記SiCO膜の膜厚は薄くても20nmとされた、請求項5記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115710A JP2009267128A (ja) | 2008-04-25 | 2008-04-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008115710A JP2009267128A (ja) | 2008-04-25 | 2008-04-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009267128A true JP2009267128A (ja) | 2009-11-12 |
Family
ID=41392591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008115710A Withdrawn JP2009267128A (ja) | 2008-04-25 | 2008-04-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009267128A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10962815B2 (en) | 2006-06-09 | 2021-03-30 | Japan Display Inc. | Manufacturing method for liquid crystal display device |
-
2008
- 2008-04-25 JP JP2008115710A patent/JP2009267128A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10962815B2 (en) | 2006-06-09 | 2021-03-30 | Japan Display Inc. | Manufacturing method for liquid crystal display device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
US7998855B2 (en) | Solving via-misalignment issues in interconnect structures having air-gaps | |
US10854508B2 (en) | Interconnection structure and manufacturing method thereof | |
US8748314B2 (en) | Method of manufacturing a semiconductor device | |
US9390967B2 (en) | Method for residue-free block pattern transfer onto metal interconnects for air gap formation | |
JP5193542B2 (ja) | 半導体装置の製造方法 | |
JP2005340808A (ja) | 半導体装置のバリア構造 | |
JP2006128543A (ja) | 電子デバイスの製造方法 | |
JP2006324414A (ja) | 半導体装置及びその製造方法 | |
US7232763B2 (en) | Method of manufacturing semiconductor device | |
EP1894233B1 (en) | Prevention of copper delamination in semiconductor device | |
JP2005268791A (ja) | エアギャップを伴うダマシーン構造を有する半導体デバイスの製造方法およびエアギャップを伴うダマシーン構造を有する半導体デバイス | |
JP2006216809A (ja) | 半導体装置及びその製造方法 | |
JP2009267128A (ja) | 半導体装置の製造方法 | |
JP2006054251A (ja) | 半導体装置の製造方法 | |
JP4160489B2 (ja) | 半導体装置の製造方法 | |
JP5200436B2 (ja) | 半導体装置の製造方法 | |
JP4525534B2 (ja) | 半導体装置の製造方法 | |
JP2006303186A (ja) | 半導体装置の製造方法 | |
JP2006303179A (ja) | 埋込導電体の形成方法 | |
JP2004296620A (ja) | 半導体装置の製造方法 | |
US20080044998A1 (en) | Method of Fabricating Metal Interconnection of Semiconductor Device | |
US20110156257A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2013201177A (ja) | 半導体装置及びその製造方法 | |
JP2008235811A (ja) | 半導体装置の製造方法および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110705 |