JP2009266176A - メモリ制御システム - Google Patents
メモリ制御システム Download PDFInfo
- Publication number
- JP2009266176A JP2009266176A JP2008118525A JP2008118525A JP2009266176A JP 2009266176 A JP2009266176 A JP 2009266176A JP 2008118525 A JP2008118525 A JP 2008118525A JP 2008118525 A JP2008118525 A JP 2008118525A JP 2009266176 A JP2009266176 A JP 2009266176A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- read
- port memory
- port
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
【課題】2ポートメモリのリード動作と動作モニタとを相互に影響を及ぼすことなく行う。
【解決手段】2ポートメモリ6は、FIFOメモリ2において2ポートメモリ3を構成する2ポートSRAMと同一構成の2ポートSRAMからなる。この2ポートメモリ6は、2ポートメモリ3と共通のライトアドレスWAdd、ライトデータWD、ライトイネーブル信号WEおよび動作クロックが与えられる。これにより2ポートメモリ3,6に同じライトデータWDが同じタイミングで同じアドレスにライトされる。2ポートメモリ3は、リードポインタ5によって与えられるリードアドレスRAddからリードデータRDがリードされる。一方、2ポートメモリ6は、CPU7によって与えられるアドレスAddからリードデータRDがリードされる。これにより、2ポートメモリ6は、2ポートメモリ3と異なるタイミングで異なるアドレスからリードデータをリードすることができる。
【選択図】図1
【解決手段】2ポートメモリ6は、FIFOメモリ2において2ポートメモリ3を構成する2ポートSRAMと同一構成の2ポートSRAMからなる。この2ポートメモリ6は、2ポートメモリ3と共通のライトアドレスWAdd、ライトデータWD、ライトイネーブル信号WEおよび動作クロックが与えられる。これにより2ポートメモリ3,6に同じライトデータWDが同じタイミングで同じアドレスにライトされる。2ポートメモリ3は、リードポインタ5によって与えられるリードアドレスRAddからリードデータRDがリードされる。一方、2ポートメモリ6は、CPU7によって与えられるアドレスAddからリードデータRDがリードされる。これにより、2ポートメモリ6は、2ポートメモリ3と異なるタイミングで異なるアドレスからリードデータをリードすることができる。
【選択図】図1
Description
本発明は、2ポートメモリのリード動作をモニタするメモリ制御システムに関し、より好適には、SRAMを用いた2ポートメモリのリード動作をモニタするメモリ制御システムに関するものである。
ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)などのデバイスでは、その内部において、ハードウェアのIP(Intelligent Property)として用意されているSRAMを利用することができる。SRAMには、2ポート(デュアルポート)のSRAMも用意されていることから、この2ポートのSRAMを利用して、(キューと呼ばれる)FIFO(First In First Out)メモリや(スタックと呼ばれる)LIFO(Last In First Out)メモリを構成することができる。
ここで、2ポートメモリでFIFOメモリを構成する例について説明する。
図4に示すように、FIFOメモリ101は、2ポートSRAMからなる2ポートメモリ102、ライトポインタ103およびリードポインタ104を備えている。このFIFOメモリ101において、ライトイネーブル信号WEがアクティブとなった状態でライトポインタ103により指定されるライトアドレスWAddにライトデータWDがライトされる。また、リードポインタ104により指定されるリードアドレスRAddからリードデータRDがリードされる。
このようなFIFOメモリ101では、ライトのポインタ位置(ライトアドレスWAdd)とリードのポインタ位置(リードアドレスRAdd)とが等しければ、2ポートメモリ102にデータが記憶されていない状態(empty)となる。また、このようなFIFOメモリ101では、ライトのポインタ位置(ライトアドレスWAdd)とリードのポインタ位置(リードアドレスRAdd)から1を減じたポインタ位置とが等しければ、2ポートメモリ102にメモリ容量の満杯にデータが記憶されている状態(full)となる。
上記のようなデバイスの開発においては、デバッグやトレース(CPUやメモリの動きのトレース)のために、2ポートメモリの動作をモニタすることが行われる。一般に、デバイスを動作させるためのソフトウェアの開発にはコストがかかる。このため、例えば、デバッグ機能は製品状態のデバイスには必要ないが、デバイスのデバッグ機能が充実していることにより開発コストを低減することができる。したがって、デバイスには設計の段階からデバッグ機能が組み込まれていることがある。
2ポートメモリの動作をモニタするには、任意のリードアドレスを指定して2ポートメモリからデータをリードすることが行われる。このため、通常のメモリのリード動作とモニタのためのリード動作とを調停するためのアービタが用いられる。アービタは、特許文献1に記載されているように、各所からの要求を調停して、メモリのリード動作とライト動作とを制御している。
ここで、上記のようなFIFOメモリ101をモニタする従来の構成について説明する。
図5に示すように、アービタ105は、通常のリード動作のとき、リードポインタ104からのリードアドレスRAddを2ポートメモリ102に与える。これにより、2ポートメモリ102からは、リードデータRDがリードされる。また、アービタ105は、CPU106からのメモリリクエスト信号REQによってアクセス要求を受けると、CPU106からのアドレスAddをリードアドレスRAddとして2ポートメモリ102に与える。これにより、2ポートメモリからは、CPU106の指定によるリードアドレスRAddでリードデータRDがリードされる。
特開2001−222461号公報(2001年8月17日公開)
上記の図5に示す構成では、モニタのためのアービタ105を用いているが、アービタ105が行うアービトレーションに時間を要する上(通常1クロックの遅延)、2ポートメモリ102の通常のリード動作がモニタによって待機状態となることがある。このため、FIFOメモリ101のリアルタイム動作が損なわれるという不都合がある。特に、図5に示す構成が、高速でパイプライン処理する一部として組み込まれる場合、FIFOメモリ101の動作がモニタに干渉されることにより、正常に動作しなくなるおそれがある。よって、アービタ105を用いたモニタは、FIFOメモリ101の動作を保証する観点から好ましくない。しかも、アービタ105によるモニタも常に所望のタイミングで行うことができることはなく、FIFOメモリ101のリード動作がモニタに優先されることがある。このため、モニタ処理に時間を要するという不都合がある。
そこで、2ポートメモリに代えて3ポートメモリを利用することが考えられる。3ポートメモリは、ライトおよびリードにそれぞれ用いる2ポート以外の1ポートをモニタに利用できる。ところが、3ポートメモリは、メーカによっては扱っていないことがあり、また、特殊な仕様となっているなどの事情により汎用性に欠けるといった側面もある。このことから、上記のようなデバイスには、2ポートメモリが使用されることが一般的である。
本発明は、上記の問題点に鑑みてなされたものであり、2ポートメモリのリード動作と2ポートメモリの動作モニタとを相互に影響を及ぼすことなく行うことができるメモリ制御システムを提供することを目的としている。
本発明に係るメモリ制御システムは、2ポートメモリからなる主メモリのリードおよびライトのアクセスを制御するメモリ制御システムにおいて、上記の課題を解決するために、前記2ポートメモリと同一構成の2ポートメモリからなり、前記主メモリと共通のデータおよびライトアドレスが与えられる一方、前記主メモリのリードアドレスとは関係のない任意のリードアドレスが与えられる副メモリを備えていることを特徴としている。
上記の構成では、同じライトデータが、主メモリおよび副メモリの同じライトアドレスで指定される格納場所にライトされる。すなわち、主メモリの内容と副メモリの内容とは同じになる。そして、副メモリには、主メモリとは関係のない任意のリードアドレスを与えることができるので、副メモリにおいて主メモリとは関係のない任意のタイミングで任意のリードアドレスのデータをリードすることができる。それゆえ、CPUなどによって副メモリの動作をモニタすることで、主メモリの動作を実質的にモニタしたことになる。したがって、主メモリの通常のリード動作に影響を及ぼすことなく、主メモリのリード動作を実質的にモニタすることができる。また、モニタを主メモリの動作に影響を及ぼすことなく高速に行うことができる。
前記メモリ制御システムにおいて、前記主メモリがFIFOメモリを構成するメモリであることが好ましい。また、前記メモリ制御システムにおいて、前記主メモリがLIFOメモリで構成するメモリであることが好ましい。これにより、FIFOメモリまたはLIFOメモリを含むASIC等のデバイスにおいて、主メモリのリード動作のモニタを主メモリの動作に影響を及ぼすことなく行うことができる。
本発明に係るメモリ制御システムは、以上のように、主メモリを構成する2ポートメモリと同一構成の2ポートメモリからなり、前記主メモリと共通のデータおよびライトアドレスが与えられる一方、前記主メモリと関係のない任意のリードアドレスが与えられる副メモリを備えている。このため、主メモリの内容と副メモリの内容とが同じになるので、主メモリのリード動作をモニタするかわりに副メモリのリード動作をモニタすればよい。すなわち、主メモリのリード動作のモニタを実際の動作から実質的に遅延なしで行うことができる。したがって、ASIC等のデバイスにおける2ポートメモリの動作のモニタを効率的に行うことができるという効果を奏する。
本発明の実施形態について図1ないし図3に基づいて説明すると、以下の通りである。
なお、図1ないし図3において各回路間の接続線は、太い実線が複数ビットの信号線を表し、細い実線が1ビットの信号線を表している。
図1に示すように、本実施の形態に係るメモリ制御システム1は、FIFOメモリ2(主メモリ)と、2ポートメモリ6(副メモリ)と、CPU7とを備えている。
FIFOメモリ2は、前述のFIFO101(図4参照)と同様に構成されており、2ポートメモリ3、ライトポインタ4およびリードポインタ5を有している。
2ポートメモリ3は2ポートSRAMからなる。この2ポートメモリ3は、ライトイネーブル信号WEがアクティブの状態で、ライトポインタ4から与えられるライトアドレスWAddで指定された格納場所にライトデータWDをライトする。また、2ポートメモリ3は、リードポインタ5から与えられるリードアドレスRAddで指定された格納場所からリードデータRDをリードする。
ライトポインタ4は、2ポートメモリ3のライトアドレスWAddで指定される末尾の格納場所にライトデータWDがライトされると、次の格納場所を指定するようにライトアドレスWAddを変更する(ポインタ位置をずらす)。ここでの変更は、ライトアドレスWAddに1を加算するものとする。
リードポインタ5は、2ポートメモリ3のリードアドレスRAddで指定される先頭の格納場所からリードデータRDがリードされると、次にリードされるデータの格納場所を指定するようにリードアドレスRAddを変更する(ポインタ位置をずらす)。ここでの変更は、リードアドレスRAddに1を加算するものとする。
ライトアドレスWAddとリードアドレスRAddとは、1対1に対応しており、2ポートメモリ3のライトおよびリードの動作は、ともにライトアドレスWAddおよびリードアドレスRAddの先頭のアドレスから行われる。これにより、FIFOメモリ2は、先にライトしたデータからリードしていく。
2ポートメモリ6は、2ポートメモリ3を構成する上記の2ポートSRAMと同一構成の2ポートSRAMからなる。また、この2ポートメモリ6は、ライトポインタ4から、2ポートメモリ3に与えられるライトアドレスWAdd、ライトデータWDおよびライトイネーブル信号WEと同じライトアドレスWAdd、ライトデータWDおよびライトイネーブル信号WEが与えられる。また、図示しないが、2ポートメモリ6は、2ポートメモリ3と同じ書込動作クロックが与えられる。このため、2ポートメモリ6は、2ポートメモリ3と同じタイミングで同じライトデータWDをライトする。さらに、2ポートメモリ6は、CPU7からのアドレスAddを受けると、そのアドレスAddで指定される格納場所からリードデータRDをリードする。また、図示しないが、2ポートメモリ6は、2ポートメモリ3と同じ読出動作クロックが与えられる。この読出動作クロックは書込動作クロックと同じ周波数である。
上記のように構成されるメモリ制御システム1においては、2ポートメモリ3,6に同じライトデータWDが同じタイミングで同じアドレスにライトされる。2ポートメモリ3は、リードポインタ5からリードアドレスRAddが与えられると、このアドレスのリードデータRDをリードする。一方、2ポートメモリ6は、CPU7からアドレスAddが与えられると、このアドレスのリードデータRDをリードする。
これにより、2ポートメモリ6は、2ポートメモリ3と無関係の任意のタイミングで、2ポートメモリ3と無関係の任意のアドレスのリードデータRdをリードすることができる。それゆえ、CPU7によって2ポートメモリ6の動作をモニタすることで、2ポートメモリ3の動作をモニタしたことになる。したがって、2ポートメモリ3の通常のリード動作に影響を及ぼすことなく、2ポートメモリ3の動作を実質的にモニタすることができる。また、CPU7によるモニタをFIFOメモリ2の動作の影響を受けることなく高速に行うことができる。
続いて、本発明の他の実施の形態について説明する。
図2に示すように、本実施の他の形態に係るメモリ制御システム11は、LIFOメモリ12と、2ポートメモリ16と、CPU17とを備えている。
LIFOメモリ12は、スタックとして機能し、2ポートメモリ13、ライトポインタ14および減算器15を有している。
2ポートメモリ13は2ポートSRAMからなる。この2ポートメモリ13は、ライトイネーブル信号WEがアクティブの状態で、ライトポインタ14から与えられるライトアドレスWAddで指定された格納場所にライトデータWDをライトする。また、2ポートメモリ13は、減算器15から与えられるリードアドレスRAddで指定された格納場所からリードデータRDをリードする。
ライトポインタ14は、2ポートメモリ13のライトアドレスWAddで指定される格納場所にライトデータWDがライトされると、次の格納場所を指定するようにライトアドレスWAddを変更する(ポインタ位置をずらす)。ここでの変更は、ライトアドレスWAddに1を加算するものとする。
減算器15は、ライトポインタ14からのデータライト後に上記のように変更されたライトアドレスWAdd+から“1”を減算することにより、現在最後に格納されたデータの格納位置を指すリードアドレスRAddを出力する。減算器15の実際の演算は、ライトアドレスWAdd+に“−1”を加算する処理として行われる。
ライトアドレスWAddとリードアドレスRAddとは、1対1に対応している。2ポートメモリ13のライト動作は、最後に格納されたデータを指すライトアドレスWAddの次のライトアドレスWAdd(データ未格納のアドレス)から行われる。また、2ポートメモリ13のリード動作は、最後に格納されたデータを指すリードアドレスRAddから行われる。これにより、FIFOメモリ2は、最後にライトしたデータからリードしていく。
2ポートメモリ16は、2ポートメモリ13を構成する上記の2ポートSRAMと同一構成の2ポートSRAMからなる。また、この2ポートメモリ16は、ライトポインタ14から、2ポートメモリ13に与えられるライトアドレスWAdd、ライトデータWDおよびライトイネーブル信号WEと同じライトアドレスWAdd、ライトデータWDおよびライトイネーブル信号WEが与えられる。また、図示しないが、2ポートメモリ16は、2ポートメモリ13と同じ書込動作クロックが与えられる。このため、2ポートメモリ16は、2ポートメモリ13と同じタイミングで同じライトデータWDをライトする。さらに、2ポートメモリ16は、CPU17からのアドレスAddを受けると、そのアドレスAddで指定される格納場所からリードデータRDをリードする。また、図示しないが、2ポートメモリ16は、2ポートメモリ13と同じ読出動作クロックが与えられる。この読出動作クロックは書込動作クロックと同じ周波数である。
上記のように構成されるメモリ制御システム1においては、2ポートメモリ13,16に同じライトデータWDが同じタイミングで同じアドレスにライトされる。2ポートメモリ13は、減算器15からリードアドレスRAddが与えられると、このアドレスのリードデータRDがリードされる。一方、2ポートメモリ16は、CPU17によって与えられるアドレスAddからリードデータRDがリードされる。
これにより、2ポートメモリ16は、2ポートメモリ13と無関係の任意のタイミングで、2ポートメモリ13と無関係の任意のアドレスのリードデータRDをリードすることができる。それゆえ、CPU17によって2ポートメモリ16の動作をモニタすることで、2ポートメモリ13の動作を実質的にモニタしたことになる。したがって、2ポートメモリ13の通常のリード動作に影響を及ぼすことなく、2ポートメモリ13の動作を実質的にモニタすることができる。また、CPU17によるモニタをLIFOメモリ12の動作の影響を受けることなく高速に行うことができる。
続いて、本発明のさらに他の実施の形態について説明する。
図3に示すように、本実施のさらに他の形態に係るメモリ制御システム21は、2ポートメモリ22,23と、CPU24,25とを備えている。
2ポートメモリ22は2ポートSRAMからなる。この2ポートメモリ22は、データライト用のCPU24からのライトイネーブル信号WEがアクティブの状態で、CPU24から与えられるライトアドレスWAddで指定された格納場所にライトデータWDをライトする。また、2ポートメモリ22は、データリード用のCPU25からのリードアドレスRAddで指定された格納場所からリードデータRDをリードする。
2ポートメモリ23は、2ポートメモリ22を構成する上記の2ポートSRAMと同一構成の2ポートSRAMからなる。また、この2ポートメモリ23は、CPU24から2ポートメモリ22に与えられるライトアドレスWAdd、ライトデータWDおよびライトイネーブル信号WEと同じライトアドレスWAdd、ライトデータWDおよびライトイネーブル信号WEが与えられる。また、図示しないが、2ポートメモリ23は、2ポートメモリ22と同じ書込動作クロックが与えられる。このため、2ポートメモリ23は、2ポートメモリ22と同じタイミングで同じライトデータWDをライトする。さらに、2ポートメモリ23は、外部からのリードアドレスRAddを受けると、そのリードアドレスRAddで指定された格納場所からリードデータRDをリードする。また、図示しないが、2ポートメモリ23は、2ポートメモリ22と同じ読出動作クロックが与えられる。この読出動作クロックは書込動作クロックと同じ周波数である。
上記のように構成されるメモリ制御システム21においては、2ポートメモリ22,23に同じライトデータWDが同じタイミングで同じアドレスにライトされる。2ポートメモリ22は、CPU25からリードアドレスRAddが与えられると、このアドレスのリードデータRDがリードされる。一方、2ポートメモリ23は、外部から与えられるリードアドレスRAddで指定された格納場所からリードデータRDがリードされる。
これにより、2ポートメモリ23は、2ポートメモリ22と無関係の任意のタイミングで、2ポートメモリ22と無関係の任意のタイミングで異なるアドレスのリードデータRDをリードすることができる。それゆえ、外部からの指示によって2ポートメモリ23の動作をモニタすることで、2ポートメモリ22の動作を実質的にモニタしたことになる。したがって、2ポートメモリ22の通常のリード動作に影響を及ぼすことなく、2ポートメモリ22の動作を実質的にモニタすることができる。また、2ポートメモリ22のモニタを2ポートメモリ22の動作の影響を受けることなく高速に行うことができる。
本発明は、上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明のメモリ制御システムは、同一構成の2ポートメモリを2つ備え、両メモリに同じデータを同様にしてライトするので、両メモリの内容が同じになる。また、両メモリからのリード動作を個別に行うため、一方の2ポートメモリのリード動作を他方の2ポートメモリのリード動作に影響を及ぼすことなく行うことができる。このため、本メモリ制御システムをASIC等のデバイスにおける2ポートメモリの動作モニタを効率的に行うことに好適に利用できる。
1,11,21 メモリ制御システム
2 FIFOメモリ
3,13,22 2ポートメモリ(主メモリ)
6,16,23 2ポートメモリ(副メモリ)
7,17,24,25 CPU
12 LIFOメモリ
2 FIFOメモリ
3,13,22 2ポートメモリ(主メモリ)
6,16,23 2ポートメモリ(副メモリ)
7,17,24,25 CPU
12 LIFOメモリ
Claims (3)
- 2ポートメモリからなる主メモリのリードおよびライトのアクセスを制御するメモリ制御システムにおいて、
前記2ポートメモリと同一構成の2ポートメモリからなり、前記主メモリと共通のデータおよびライトアドレスが与えられる一方、前記主メモリのリードアドレスとは関係のない任意のリードアドレスが与えられる副メモリを備えていることを特徴とするメモリ制御システム。 - 前記主メモリがFIFOメモリを構成するメモリであることを特徴とする請求項1に記載のメモリ制御システム。
- 前記主メモリがLIFOメモリを構成するメモリであることを特徴とする請求項1に記載のメモリ制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008118525A JP2009266176A (ja) | 2008-04-30 | 2008-04-30 | メモリ制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008118525A JP2009266176A (ja) | 2008-04-30 | 2008-04-30 | メモリ制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009266176A true JP2009266176A (ja) | 2009-11-12 |
Family
ID=41391897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008118525A Pending JP2009266176A (ja) | 2008-04-30 | 2008-04-30 | メモリ制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009266176A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937375A (zh) * | 2010-08-27 | 2011-01-05 | 浙江大学 | 皮卫星中央处理器的代码、数据实时纠检错方法及装置 |
CN103218311A (zh) * | 2013-03-19 | 2013-07-24 | 中国科学院声学研究所 | 采用静态存储实现的虚拟fifo的装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251387A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | マルチポートメモリ装置 |
JPH11265316A (ja) * | 1997-10-28 | 1999-09-28 | Mmc Networks Inc | メモリシステムおよびメモリシステムにアクセスするための方法 |
JP2000057775A (ja) * | 1998-08-10 | 2000-02-25 | Hitachi Ltd | マルチポートメモリ、データプロセッサ及びデータ処理システム |
JP2006113870A (ja) * | 2004-10-15 | 2006-04-27 | Sharp Corp | データ転送装置および電子情報装置 |
-
2008
- 2008-04-30 JP JP2008118525A patent/JP2009266176A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01251387A (ja) * | 1988-03-30 | 1989-10-06 | Nec Corp | マルチポートメモリ装置 |
JPH11265316A (ja) * | 1997-10-28 | 1999-09-28 | Mmc Networks Inc | メモリシステムおよびメモリシステムにアクセスするための方法 |
JP2000057775A (ja) * | 1998-08-10 | 2000-02-25 | Hitachi Ltd | マルチポートメモリ、データプロセッサ及びデータ処理システム |
JP2006113870A (ja) * | 2004-10-15 | 2006-04-27 | Sharp Corp | データ転送装置および電子情報装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101937375A (zh) * | 2010-08-27 | 2011-01-05 | 浙江大学 | 皮卫星中央处理器的代码、数据实时纠检错方法及装置 |
CN103218311A (zh) * | 2013-03-19 | 2013-07-24 | 中国科学院声学研究所 | 采用静态存储实现的虚拟fifo的装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102646446A (zh) | 硬件动态高速缓存电源管理 | |
US20140344512A1 (en) | Data Processing Apparatus and Memory Apparatus | |
JP2010244238A (ja) | リコンフィギュラブル回路及びリコンフィギュラブル回路システム | |
JP4576391B2 (ja) | 不揮発性記憶ステージを備えたfifoメモリ装置 | |
JP2009266176A (ja) | メモリ制御システム | |
JP4773693B2 (ja) | メモリ制御システム | |
JP2009116702A (ja) | 半導体集積回路 | |
JP4693843B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
US8244929B2 (en) | Data processing apparatus | |
JP4286295B2 (ja) | 調停回路 | |
JP5061504B2 (ja) | デュアルポートメモリのアクセス権調停方式 | |
JP4696003B2 (ja) | データ転送回路 | |
JP2007249667A (ja) | データ転送装置およびデータ転送システム | |
JP4592944B2 (ja) | Cpuインターフェース回路 | |
JP2013058228A (ja) | 保安処理装置 | |
JP6115564B2 (ja) | データ処理システム、半導体集積回路およびその制御方法 | |
JP6416488B2 (ja) | 半導体装置 | |
JP4478592B2 (ja) | メモリ回路 | |
JP5128972B2 (ja) | 保安処理装置 | |
JP2005107873A (ja) | 半導体集積回路 | |
JP4509946B2 (ja) | 割り込み優先順位設定回路 | |
JP3467188B2 (ja) | 多重化バスの順序保証システム | |
JP2007241912A (ja) | 信号処理回路 | |
JP5393626B2 (ja) | 情報処理装置 | |
JP2008083904A (ja) | キャッシュメモリ装置およびその制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |