JP2009260084A - 部品内蔵配線板 - Google Patents

Abstract

【課題】配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能な部品内蔵配線板を提供すること。
【解決手段】第１の絶縁層と、第１の絶縁層に対して積層状に位置する第２の絶縁層と、第２の絶縁層に埋設され、かつ、端子パッドを有する半導体チップと、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子と、第１の絶縁層と第２の絶縁層とに挟まれて設けられ、かつ、半導体素子の表面実装用端子それぞれに向かい合いかつおのおのが該表面実装用端子それぞれの平面形状と相似または合同図形であるパターンを該半導体素子の実装用ランドとして有する配線パターンと、半導体素子の表面実装用端子と配線パターンの実装用ランドとを電気的・機械的に接続する接続部材とを具備する。
【選択図】図１

Description

本発明は、絶縁板中に部品が埋設、実装された部品内蔵配線板に係り、特に、半導体素子が埋設、実装された部品内蔵配線板に関する。

半導体素子としての半導体チップがフリップ接続により埋設、実装された部品内蔵配線板の例として、下記特開２００３−１９７８４９号公報に記載のものがある。半導体チップ（ベアチップ）をフリップ接続すればその実装で生じる厚さは最小限近くに節約されるので、半導体素子を配線板中に内蔵する場合の有力な方法になる。

フリップ接続は、例えば、半導体チップ上に形成された端子パッド上にさらにＡｕバンプを形成し、これを接着剤（アンダーフィル樹脂）を介して配線板上に形成された配線パターンに圧接することでなすことができる（ＡＣＦ［異方性導電性フィルム：anisotropic conductive film］やＡＣＰ［異方性導電性ペースト：anisotropic conductive paste］を間に挟む場合もある）。ここで考慮点は、Ａｕバンプと配線パターンとの低抵抗接続およびその接続信頼性の確保である。このため配線パターン表面には高い洗浄度が求められ、よく行われる方法として、配線パターンの表層にもＡｕめっき層を形成しておく。

一般には、配線板の主面上に半導体チップをフリップ接続する場合には、配線パターンのうち接続に供する部位のみを残してはんだレジストのような保護層を形成し、そのあと、接続に供する部位にＡｕめっき層を形成している。これにより、安価とは言えないＡｕめっきを最小限の面積に留めて施すことができる。

半導体チップを配線板中に埋設する場合であって、これをフリップ接続する場合には、上記のような主面上への半導体チップのフリップ接続とはいくつか事情が異なってくる。まず、はんだレジストが内層の絶縁層の一部になってしまうことの影響である。一般的に、はんだレジストと配線板で使用される絶縁板材料との密着性は、絶縁板材料同士のそれほどには強くない。そこで、内層としてのはんだレジストを省略した構成を採用すると、Ａｕめっきを広い面積に施すことになり製造コストに影響する。Ａｕめっき層と絶縁板材料との接着性も強いとは言えず、この点でも課題が残る。また、Ａｕめっき層を限定的領域に形成するとしても、マスク形成、除去等の工程が増加しコスト高となる。

加えて、フリップ接続は、配線パターンで作られたランドに対して、半導体チップ上に形成された、微細ピッチの接続パッドを位置合わせする技術を含んでおり、位置精度の確保上、配線パターンを有するワークのサイズをあまり大きくすることはできない。したがって、生産性の点で不利な分コスト高となる。フリップ接続用の装置を準備しなければならない点でもコスト高になる。
特開２００３−１９７８４９号公報

本発明は、上記した事情を考慮してなされたもので、絶縁板中に半導体素子が埋設、実装された部品内蔵配線板において、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能な部品内蔵配線板を提供することを目的とする。

上記の課題を解決するため、本発明の一態様に係る部品内蔵配線板は、第１の絶縁層と、前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、前記第２の絶縁層に埋設され、かつ、端子パッドを有する半導体チップと、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子と、前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられ、かつ、前記半導体素子の前記表面実装用端子それぞれに向かい合いかつおのおのが該表面実装用端子それぞれの平面形状と相似または合同図形であるパターンを該半導体素子の実装用ランドとして有する配線パターンと、前記半導体素子の前記表面実装用端子と前記配線パターンの前記実装用ランドとを電気的・機械的に接続する接続部材とを具備することを特徴とする。

すなわち、この部品内蔵配線板が内蔵する半導体素子は、半導体チップとグリッド状配列の表面実装用端子とを有しており、半導体チップは端子パッドを有している。半導体チップの端子パッドと表面実装用端子とは電気的に接続されている。つまり、この半導体素子は、グリッド状配列の表面実装用端子により配線板に内蔵実装されている。さらに、ここで、この内蔵実装のため、実装用ランドとして、半導体素子の表面実装用端子それぞれの平面形状と相似または合同図形であるパターンを含む配線パターンが設けられている。

半導体素子が表面実装用端子を有することにより、これを配線板へ内蔵実装するには表面実装技術を用い得る。よって、フリップ接続用の装置を用意する必要がない。また、フリップ接続の場合のように、ランドに対する半導体チップの位置合わせ精度確保のため、配線パターンを有するワークのサイズをあまり大きくできない、ということもない。さらに、表面実装用端子が特にグリッド状配列であること、すなわち面配置であることにより、半導体素子としての平面面積を極力狭くすることが可能になっていて、半導体チップと同様に面積的な内蔵のしやすさが確保されている。内蔵部品のための配線パターンには、特段、Ａｕめっきの形成や、はんだレジストの形成が必要ない。

特に、実装用ランドが半導体素子の表面実装用端子それぞれの平面形状と相似または合同図形のパターンであるため、実装用ランドと表面実装用端子とを相互接続する接続部材の形状の制御性が非常に高い。すなわち、接続部材の広がりを抑制的にすることが可能であり、しかも接続部材を端子同士において揃った形状にすることができるので、電気的接続の信頼性をより向上することができる。

以上により、絶縁材料の密着性劣化の要因を取り除き配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能な部品内蔵配線板となっている。

本発明によれば、絶縁板中に半導体素子が埋設、実装された部品内蔵配線板において、配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能になる。

本発明の実施態様として、前記配線パターンの前記実装用ランドのうちの少なくも一部が、島状パターンであってパターンとしての配線引き出しがなく、前記第１の絶縁層の前記配線パターンがある側とは反対の側に設けられた第２の配線パターンと、前記第１の絶縁層を貫通して前記少なくとも一部の前記実装用ランドの面と前記第２の配線パターンの面との間に挟設された層間接続体とをさらに具備する、とすることができる。

この態様は、半導体素子を実装するためのランドの少なくとも一部が、配線引き出しのない島状パターンであるとするものである。パターン配線として引き出しがないため、その電気的な接続には、ランドの半導体素子が実装された側とは反対側に設けられた層間接続体を利用する。ランドを島状パターンとすることで、ランドと表面実装用端子とを相互接続する接続部材の形状の制御性をさらに高めることができる。すなわち、パターン配線の引き出し部がないため、これに接続部材が広がらないためである。

ここで、前記層間接続体が、導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である、とすることができる。この層間接続体は、第１の絶縁層を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。このような層間接続体に限らず、めっきを由来とする層間接続体や、開口内に充填された導電性組成物による層間接続体を利用することもできる。

また、実施態様として、前記第２の絶縁層が、少なくとも２つの絶縁層の積層であり、前記少なくとも２つの絶縁層の間に挟まれて設けられた第３の配線パターンと、前記第２の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第３の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第２の層間接続体とをさらに具備する、とすることができる。この層間接続体は、半導体素子を埋め込んでいる第２の絶縁層の積層方向一部を貫通する層間接続体の一例であり、例えば導電性組成物のスクリーン印刷により形成された導電性バンプを由来とする層間接続体である。

また、実施態様として、前記接続部材がはんだである、とすることができる。接続部材としてはんだを利用した場合、上記のようなランド形状により、製造時に溶融させたときその濡れ広がりが抑制的になり、好ましい。なお、はんだに限らず例えば導電性組成物を用いることもできる。

また、実施態様として、前記半導体素子の前記表面実装用端子がＬＧＡの端子である、とすることができる。ＬＧＡを利用した表面実装では、はんだボールなどのバンプを使用せずに配線板に実装することが可能であり、高さ方向のサイズを抑えることができるので、より内蔵することに適性がある。

以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図１は、本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図である。図１に示すように、この部品内蔵配線板は、絶縁層１１（第１の絶縁層）、同１２、同１３、同１４、同１５（１２、１３、１４、１５で第２の絶縁層）、配線層２１（第２の配線パターン）、同２２（配線パターン）、同２３（第３の配線パターン）、同２４、同２５、同２６（＝合計６層配線）、層間接続体３１、同３１ａ、同３２、同３４、同３５、スルーホール導電体３３、半導体素子（ウエハレベル・チップスケールパッケージによる）４１、はんだ（接続部材）５１、はんだレジスト６１、６２を有する。配線層２２は、実装用ランド２２ａを含む。

この配線板は内蔵部品として半導体素子４１を有する。半導体素子４１は、ウエハレベル・チップスケールパッケージによる素子であり、半導体チップと、該半導体チップ上に形成されたグリッド状配列の表面実装用端子４１ａとを少なくとも備えている。その構造例および製造工程例については詳細を後述する（図２、図４）。表面実装用端子４１ａは、半導体チップがもともと有する端子パッドから再配線層を介して電気的に導通しつつその位置を再配置して設けられた端子であり、このような再配置により端子としての配置密度が半導体チップ上の端子パッドのそれより粗くなっている。これにより、半導体素子４１は、表面実装技術により配線層２２による実装用ランド２２ａにはんだ５１を介して実装され得る。

また、半導体素子４１をはんだ５１を介して実装するための実装用ランド２２ａは、後述するように（図３）、半導体素子４１の表面実装用端子４１ａそれぞれに対応して設けられており、その平面形状としておのおのが表面実装用端子４１ａと相似または合同図形のパターンになっている。このため、実装用ランド２２ａと表面実装用端子と４１ａを相互接続するはんだ５１の形状の制御性が非常に高くなっている。つまり、接続部材５１の広がりを抑制的にすることが可能になっており、しかもはんだ５１を端子４１ａ同士において揃った形状にすることができるので応力発生が偏らず、電気的接続の信頼性をより向上することができる。

部品内蔵配線板としてのほかの構造について述べると、配線層２１、２６は、配線板としての両主面上の配線層であり、その上に各種の部品（不図示）が実装され得る。実装ではんだ（不図示）が載るべき配線層２１、２６のランド部分を除いて両主面上には、はんだ接続時に溶融したはんだをランド部分に留めかつその後は保護層として機能するはんだレジスト６１、６２が形成されている（厚さはそれぞれ例えば２０μｍ程度）。ランド部分の表層には、耐腐食性の高いＮｉ／Ａｕのめっき層（不図示）を形成するようにしてもよい。

また、配線層２２、２３、２４、２５は、それぞれ、内層の配線層であり、順に、配線層２１と配線層２２の間に絶縁層１１が、配線層２２と配線層２３の間に絶縁層１２が、配線層２３と配線層２４との間に絶縁層１３が、配線層２４と配線層２５との間に絶縁層１４が、配線層２５と配線層２６との間に絶縁層１５が、それぞれ位置しこれらの配線層２１〜２６を隔てている。各配線層２１〜２６は、例えばそれぞれ厚さ１８μｍの金属（銅）箔からなっている。

各絶縁層１１〜１５は、絶縁層１３を除き例えばそれぞれ厚さ１００μｍ、絶縁層１３のみ例えば厚さ３００μｍで、それぞれ例えばガラスエポキシ樹脂からなるリジッドな素材である。特に絶縁層１３は、内蔵された半導体素子４１に相当する位置部分が開口部となっており、半導体素子４１を埋設するための空間を提供する。絶縁層１２、１４は、内蔵された半導体素子４１のための絶縁層１３の上記開口部および絶縁層１３のスルーホール導電体３３内部の空間を埋めるように変形進入しており内部に空隙となる空間は存在しない。

配線層２１と配線層２２とは、それらのパターンの面の間に挟設されかつ絶縁層１１を貫通する層間接続体３１、３１ａにより導通し得る。同様に、配線層２２と配線層２３とは、それらのパターンの面の間に挟設されかつ絶縁層１２を貫通する層間接続体３２により導通し得る。配線層２３と配線層２４とは、絶縁層１３を貫通して設けられたスルーホール導電体３３により導通し得る。配線層２４と配線層２５とは、それらのパターンの面の間に挟設されかつ絶縁層１４を貫通する層間絶縁体３４により導通し得る。配線層２５と配線層２６とは、それらのパターンの面の間に挟設されかつ絶縁層１５を貫通する層間接続体３５により導通し得る。

層間接続体３１、３１ａ、３２、３４、３５は、それぞれ、導電性組成物のスクリーン印刷により形成される導電性バンプを由来とするものであり、その製造工程に依拠して軸方向（図１の図示で上下の積層方向）に径が変化している。その直径は、太い側で例えば２００μｍである。このうち特に層間接続体３１ａは、実装用ランド２２ａのうちの配線引き出しのないパターン（すなわち島状のパターン）の直下に設けられたものであり、これにより、当該実装用ランド２２ａは配線層２１に対して電気的導通が可能になっている。

実装用ランド２２ａを島状パターンとすることで、ランド２２ａと表面実装用端子４１ａとを相互接続するはんだ５１の形状の制御性をさらに高めることができる。すなわち、パターン配線の引き出し部がないため、これにはんだ５１が広がらないためである。

以上、本実施形態に係る部品内蔵配線板の構造をひと通り述べた。次に、この部品内蔵配線板に使用の半導体素子４１についてその構成を、図２を参照してやや詳細に説明する。図２は、図１に示した部品内蔵配線板に使用の半導体素子４１を模式的に、やや詳細に示す下面図（図２（ａ））および断面図（図２（ｂ））である。図２（ａ）におけるＡ−Ａａ位置における矢視方向断面が、図２（ｂ）である。図２において、図１中に示した構成要素と同一のものには同一符号を付している。なお、図１中に示した半導体素子４１とは端子４１ａの配置構成が異なるが、これは図１が説明の便宜上の省略を含むものであるためである。

図２（ａ）に示すように、この半導体素子４１は、表面実装用端子４１ａがグリッド状に配置されている。端子４１ａの配置ピッチは、例えば０．３ｍｍないし１．０ｍｍである。端子４１ａが配置された面の中央付近は、半導体素子４１として必要な端子数が少ない場合は、端子４１ａが配置されない態様とすることもできる。

この半導体素子４１は、配線板中に内蔵のため実装される前の形態として、端子４１ａ上にはんだボールのない、いわゆるＬＧＡ（land grid array）の形態である。このようなはんだボールのない構成とすることで高さ方向の実装サイズを抑制し、より内蔵への適性を向上させている。内蔵される配線板の厚さが許せば、端子４１ａ上にはんだボールが搭載されたいわゆるＢＧＡ（ball grid array）の形態も利用できる。

半導体素子４１の断面方向には、図２（ｂ）に示すように、表面実装用端子４１ａが、絶縁層４１ｅ上に、かつ、絶縁層４１ｅを貫通する部分を介して再配線層４１ｂに接触するように形成されている。さらに、再配線層４１ｂは、絶縁層４１ｅと半導体チップとの間に設けられた絶縁層４１ｄ上に、かつ、絶縁層４１ｄを貫通する部分を介して半導体チップ上の端子パッド４１ｃに接触するように形成されている。

端子パッド４１ｃは、通常、半導体チップの各辺に沿って一列に列設されているので、その配置ピッチは比較上狭い。すなわち、その配置ピッチと、グリッド状に配置され、配置ピッチが比較上広くなっている表面実装用端子４１ａの配置ピッチとの導通を仲介するために、再配線層４１ｂが設けられる。このような構成により、この半導体素子４１は表面実装可能な形態であるにもかかわらず、平面的には半導体チップと同じ面積であり、厚さ方向にも半導体チップそのものよりわずかに厚い程度の大きさとなっている。なお、半導体素子４１としてより薄くするために、半導体チップの裏面を、研削工程を設けて研削しておくようにしてもよい。例えば、総厚を０．３ｍｍ程度以下としておくことができる。

次に、図３は、図１中に示した配線層２２の一部構成を模式的に示す平面図である。より具体的には、上記で説明した半導体素子４１を実装するためのランド２２ａを含む配線層２２のパターンを平面的に示すものである。図３において、すでに説明した図中に示したものと同一のものには同一符号を付してある。

図３に示すように、配線層２２が含む実装用ランド２２ａは、上記説明した半導体素子４１の表面実装用端子４１ａそれぞれに対応して設けられており、その平面形状としておのおのが表面実装用端子４１ａと相似または合同図形（この例では円形）のパターンになっている。このため、すでに述べたように、実装用ランド２２ａと表面実装用端子と４１ａを相互接続するはんだ５１の形状の制御性を高く保てる。このような制御性を得るために、通常用いられるようなはんだレジストの形成は必要ない。したがって、積層する材料同士の密着性の問題が生じない。

実装用ランド２２ａから引き出される配線パターンはなるべく細い方が好ましい。このような引き出し部は、はんだ５１の形状に制御性を持たせる目的においては外乱要因であって、はんだ５１の広がりに影響を与える。また、引き出し部の太さの差によっては、端子４１ａ同士においてはんだ５１の形状を揃ったものにする効果が薄れてしまう。ランド２２ａがなるべく島状のパターンとなるように、パターン直下の層間接続体３１ａを活用するのがよりよい形態である。

次に、上記説明した半導体素子４１の製造工程例について図４を参照して説明する。図４は、図１に示した部品内蔵配線板に使用の半導体素子４１についてその製造過程例を模式的断面で示す工程図である。図４において、すでに説明の図中に示した構成要素と同一のものには同一符号を付している。

まず、図４（ａ）に示すように、半導体ウエハ４１ｗであってその面上に複数の半導体デバイスがすでに形成されたものを用意する。半導体ウエハ４１ｗの面上には、それぞれの半導体デバイスの外部接続部として端子パッド４１ｃが形成されている。端子パッド４１ｃは、通常、ワイヤボンディングを行なうのに必要な面積を有しており、かつワイヤボンディングを行うのに支障のない程度の配置ピッチを有して各半導体デバイスの四辺に沿って設けられている。この配置ピッチは、一般的な表面実装を行う端子の配置ピッチより狭い。

次に、図４（ｂ）に示すように、パッド４１ｃを覆うように半導体ウエハ４１ｗ上全面に絶縁層４１ｄを形成する。形成方法は、周知の方法を用いてよいが、例えば、半導体ウエハ４１ｗ上に絶縁材料であるポリイミドを滴下してスピンコートし厚さ例えば１μｍ程度に形成することができる。

次に、図４（ｃ）に示すように、パッド４１ｃ上の絶縁層４１ｄを選択的にエッチング除去し絶縁層４１ｄに、パッド４１ｃに通じる開口部７１を形成する。選択的にエッチングするには、フォトリソグラフィなどの周知の方法を適用することができる。なお、図４（ｂ）および図４（ｃ）に示す方法に代えて、パッド４１ｃ上を除き選択的に絶縁層４１ｄを形成する方法を用いてもよい。選択的に絶縁層４１ｄを形成するのも同様に周知の方法により行なうことができる。

開口部７１を形成したら、次に、図４（ｄ）に示すように、開口部７１内を充填しかつ必要なパターンを有するように導電材料で再配線層４１ｂを絶縁層４１ｄ上に形成する。再配線層４１ｂは、材料として例えばＡｌやＡｕ、Ｃｕなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材料を考慮して適当なものを選択することができる。パターン化のためには、使用する材料を考慮の上、絶縁層４１ｄ上に全面的に形成したあと不要部分をエッチング除去するか、または絶縁層４１ｄ上に所定パターンのレジストマスクを形成しさらに再配線層４１ｂとなる層を形成することによりこれを行うことができる。再配線層４１ｂの厚さは例えば１μｍ程度とすることができる。

再配線層４１ｂを形成したら、次に、図４（ｅ）に示すように、再配線層４１ｂ上を覆って絶縁層４１ｅを形成し、さらに絶縁層４１ｅを選択的にエッチング除去して絶縁層４１ｅに再配線層４１ｂに通じる開口部７２を形成する。この図４（ｅ）に示す工程は、絶縁層４１ｄの形成およびその加工の工程である図４（ｂ）、図４（ｃ）と同様の要領により行うことができる。絶縁層４１ｅを選択的に形成する方法を選択した場合も同様である。

開口部７２を形成したら、次に、図４（ｆ）に示すように、開口部７２内を充填しかつ絶縁層４１ｅ上の所定の配置位置を占めるように表面実装用端子４１ａを導電材料で形成する。この導電材料には、例えばＡｌやＡｕ、Ｃｕなどを用いることができる。形成方法としては、スパッタ、蒸着、めっきなどの中から使用する材料を考慮して適当なものを選択することができる。選択的に形成するには、使用する材料を考慮の上、絶縁層４１ｅ上に全面的に形成したあと不要部分をエッチング除去するか、または絶縁層４１ｄ上に所定パターンのレジストマスクを形成しさらに表面実装用端子４１ａとなる層を形成するかによりこれを行なうことができる。表面実装用端子４１ａの層は、その厚さを例えば１μｍ程度とすることができる。

表面実装用端子４１ａは、さらに、その導電材料がＣｕやＡｌであればその表層をＮｉ／Ａｕのめっき層、またはＳｎ（すず）のめっき層で覆うように処理を加えてもよい。このようなめっきを施すには例えば無電解めっき工程を用いることができる。所定材料のめっき層を有することにより、配線板内への内蔵のための表面実装において良好なはんだ付けとその接続信頼性を得ることができる。

表面実装用端子４１ａが形成されたら、最後に、図４（ｇ）に示すように、半導体ウエハ４１ｗをダイシングし個々の半導体素子４１を得る。このようにして得られた半導体素子４１は、表面実装用端子４１ａにより、チップ部品と同様の表面実装工程に供することができる。

なお、図４においては、ダイシングする前のウエハ４１ｗを用いて表面実装用端子４１ａを形成する方法を説明したが、これは、より生産性を上げて形成する例を示したものであり、当然ながらダイシングしたあとの個々の半導体チップに対して同様の方法で表面実装用端子４１ａを形成することもできる。

図４に示した半導体素子４１の変形例としては、再配線層４１ｂと表面実装用端子４１ａとを同一層として形成する例を挙げることができる。この場合には、再配線として必要なパターンを有するように、かつこのパターンに連絡して表面実装用端子４１ａのパターンを有するように導電材料の層を絶縁層４１ｄ上に形成する。この導電材料の層は、絶縁層４１ｄに形成された開口部７１内を充填している。そして、この導電材料の層のうちの表面実装用端子４１ａの部分を除いて全面を絶縁層４１ｅで覆うように形成する。これによっても、半導体デバイスの端子パッド４１ｃを再配置した表面実装用端子４１ａを有する半導体素子を得ることができる。

以上ひと通り説明のように、この実施形態に係る部品内蔵配線板は、内蔵・埋設された半導体素子４１が、半導体チップとグリッド状配列の表面実装用端子４１ａとを有しており、半導体チップは端子パッドを有している。半導体チップの端子パッドと表面実装用端子４１ａとは電気的に接続されている。つまり、この半導体素子４１は、グリッド状配列の表面実装用端子４１ａにより配線板に内蔵実装されている。さらに、ここで、この内蔵実装のため、配線層２２には、実装用ランド２２ａとして、半導体素子４１の表面実装用端子４１ａそれぞれの平面形状と相似または合同図形であるパターンが設けられている。

半導体素子４１が表面実装用端子４１ａを有することにより、これを配線板へ内蔵実装するには表面実装技術を用い得る。よって、フリップ接続用の装置を用意する必要がない。また、フリップ接続の場合のように、ランドに対する半導体チップの位置合わせ精度確保のため、配線パターンを有するワークのサイズをあまり大きくできない、ということもない。さらに、表面実装用端子４１ａが特にグリッド状配列であること、すなわち面配置であることにより、半導体素子４１としての平面面積を極力狭くすることが可能になっていて、半導体チップと同様に面積的な内蔵のしやすさが確保されている。内蔵部品のためのランド２２ａには、特段、Ａｕめっきの形成は必要なく、その周りにはんだレジストの形成も必要ない。

特に、実装用ランド２２ａが半導体素子４１の表面実装用端子４１ａそれぞれの平面形状と相似または合同図形のパターンであるため、実装用ランド２２ａと表面実装用端子４１ａとを相互接続するはんだ５１の形状の制御性が非常に高い。すなわち、はんだ５１の広がりを抑制的にすることが可能であり、しかもはんだ５１を端子４１ａ同士において揃った形状にすることができるので、電気的接続の信頼性をより向上することができる。

なお、実装用ランド２２ａと表面実装用端子４１ａとの平面形状の大きさの関係は、いずれの方を大とするか適宜決めてよい。ランド２２ａの方を小さくする場合は、ランド２２ａ間に配線パターンをより多く通せる可能性が生じる。端子４１ａの方を小さくする場合には、再配線層４１ｂのパターン形成の自由度がより増す可能性がある。

本実施形態では、絶縁材料の密着性劣化の要因を取り除き配線板としての健全性および部品内蔵の電気的信頼性を維持した上で、低コストで製造が可能な部品内蔵配線板が得られる。

なお、内蔵、埋設する半導体素子４１として、上記説明のようなウエハレベル・チップスケールパッケージのものでなく、ほかのパッケージ品（例えば半導体チップと表面実装用素子４１ａとの間にインターポーズ基板を有する形態）とすることも可能である。この場合は、素子としての面積および厚みが、ウエハレベル・チップスケールパッケージのものより必然的に大きくなるが、部品内蔵に供する基板側の仕様次第では対応できる。この場合も、チップ部品に適用するのと同様の表面実装技術を、半導体素子４１に適用し得る利点は維持される。

次に、図１に示した部品内蔵配線板の製造工程を図５ないし図７を参照して説明する。図５ないし図７は、それぞれ、図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図である。これらの図において図１中に示した構成要素と同一または同一相当のものには同一符号を付してある。

図５から説明する。図５は、図１中に示した各構成のうち絶縁層１１を中心とした部分の製造工程を示している。まず、図５（ａ）に示すように、厚さ例えば１８μｍの金属箔（電解銅箔）２２Ａ上に例えばスクリーン印刷により、層間接続体３１、３１ａとなるペースト状の導電性組成物をほぼ円錐形のバンプ状（底面径例えば２００μｍ、高さ例えば１６０μｍ）に形成する。この導電性組成物は、ペースト状の樹脂中に銀、金、銅などの金属微細粒または炭素微細粒を分散させたものである。説明の都合で金属箔２２Ａの下面に印刷しているが上面でもよい（以下の各図も同じである）。層間接続体３１、３１ａの印刷後これを乾燥させて硬化させる。

次に、図５（ｂ）に示すように、金属箔２２Ａ上に厚さ例えば公称１００μｍのＦＲ−４のプリプレグ１１Ａを積層して層間接続体３１、３１ａを貫通させ、その頭部が露出するようにする。露出に際してあるいはその後その先端を塑性変形でつぶしてもよい（いずれにしても層間接続体３１、３１ａの形状は、積層方向に一致する軸を有しその軸方向に径が変化している。）。続いて、図５（ｃ）に示すように、プリプレグ１１Ａ上に金属箔（電解銅箔）２１Ａを積層配置して加圧・加熱し全体を一体化する。このとき、金属箔２１Ａは層間接続体３１、３１ａと電気的導通状態となり、プリプレグ１１Ａは完全に硬化して絶縁層１１になる。

次に、図５（ｄ）に示すように、片側の金属箔２２Ａに例えば周知のフォトリソグラフィによるパターニングを施し、これを、実装用ランド２２ａを含む配線層２２に加工する。そして、加工により得られた実装用ランド２２ａ上に、図５（ｅ）に示すように、例えばスクリーン印刷によりクリームはんだ５１Ａを印刷・適用する。クリームはんだ５１Ａは、スクリーン印刷を用いれば容易に所定パターンに印刷できる。スクリーン印刷に代えてディスペンサを使用することもできる。

クリームはんだ５１Ａは、これらに代えて硬化前の導電性組成物を使用するようにしてもよい。導電性組成物とすると硬化後の耐熱性が高く、完成された後の配線板としての部品実装時に加わる熱で接続不良が発生するのを効果的に防止できる。

次に、半導体素子４１をクリームはんだ５１Ａを介して実装用ランド上に例えばマウンタで載置し、さらにその後クリームはんだ５１Ａをリフローさせるべく加熱を行う。以上により、図５（ｆ）に示すように、はんだ５１を介して半導体素子４１が配線層２２の実装用ランド２２ａ上に接続された状態の配線板素材１が得られる。この配線板素材１を用いる後の工程については図７で述べる。

次に、図６を参照して説明する。図６は、図１中に示した各構成のうち絶縁層１３および同１２を中心とした部分の製造工程を示している。まず、図６（ａ）に示すように、両面に例えば厚さ１８μｍの金属箔（電解銅箔）２３Ａ、２４Ａが積層された例えば厚さ３００μｍのＦＲ−４の絶縁層１３を用意し、その所定位置にスルーホール導電体を形成するための貫通孔８２をあけ、かつ内蔵する半導体素子４１に相当する部分に部品用開口部８１を形成する。

次に、無電解めっきおよび電解めっきを行い、図６（ｂ）に示すように、貫通孔８２の内壁にスルーホール導電体３３を形成する。このとき開口部８１の内壁にも導電体が形成される。さらに、図６（ｃ）に示すように、金属箔２３Ａ、２４Ａを周知のフォトリソグラフィを利用して所定にパターニングして配線層２３、２４を形成する。配線層２３、２４のパターニング形成により、開口部８１の内壁に形成された導電体も除去される。

次に、図６（ｄ）に示すように、配線層２３上の所定の位置に層間接続体３２となる導電性バンプ（底面径例えば２００μｍ、高さ例えば１６０μｍ）をペースト状導電性組成物のスクリーン印刷により形成する。続いて、図６（ｅ）に示すように、絶縁層１２とすべきＦＲ−４のプリプレグ１２Ａ（公称厚さ例えば１００μｍ）を配線層２３側にプレス機を用い積層する。プリプレグ１２Ａには、絶縁層１３と同様の、内蔵する半導体素子４１に相当する部分の開口部をあらかじめ設けておく。

図６（ｅ）の積層工程では、層間接続体３２の頭部をプリプレグ１２Ａに貫通させる。なお、図６（ｅ）における層間接続体３２の頭部の破線は、この段階でその頭部を塑性変形させてつぶしておく場合と塑性変形させない場合の両者あり得ることを示す。以上により得られた配線板素材を配線板素材２とする。

以上の図６に示した工程は、以下のような手順とすることも可能である。図６（ａ）の段階では、貫通孔８２のみ形成し内蔵部品用の開口部８１を形成せずに続く図６（ｂ）から図６（ｄ）までの工程を行う。次に、図６（ｅ）に相当する工程として、プリプレグ１２Ａ（開口のないもの）の積層を行う。そして、絶縁層１３およびプリプレグ１２Ａに部品内蔵用の開口部を同時に形成する、という工程である。

次に、図７を参照して説明する。図７は、上記で得られた配線板素材１、２などを積層する配置関係を示す図である。ここで、図示上側の配線板素材３は、下側の配線板素材１と同様な工程を適用し、かつそのあと層間接続体３４およびプリプレグ１４Ａを、図示中間の配線板素材２における層間接続体３２およびプリプレグ１２Ａと同様にして形成し得られたものである。

ただし、配線板素材３は、部品（半導体素子４１）およびこれを接続するための部位（実装用ランド）のない構成であり、さらにプリプレグ１４Ａには開口部を設けない。そのほかは、金属箔（電解銅箔）２６Ａ、絶縁層１５、層間接続体３５、配線層２５、プリプレグ１４Ａ、層間接続体３４とも、それぞれ配線板素材１の金属箔２１Ａ、絶縁層１１、層間接続体３１、配線層２２、配線板素材２のプリプレグ１２Ａ、層間接続体３２と同じである。

図７に示すような配置で各配線板素材１、２、３を積層配置してプレス機で加圧・加熱する。プレス機での加圧・加熱により、プリプレグ１２Ａ、１４Ａが完全に硬化し全体が積層・一体化する。このとき、加熱により得られるプリプレグ１２Ａ、１４Ａの流動性により、半導体素子４１の周りの空間およびスルーホール導電体３３内部の空間にはプリプレグ１２Ａ、１４Ａが変形進入し空隙は発生しない。また、配線層２２、２４は、層間接続体３２、３４にそれぞれ電気的に接続される。

図７に示す積層工程の後、上下両面の金属箔２６Ａ、２１Ａを周知のフォトリソグラフィを利用して所定にパターニングし、さらにはんだレジスト６１、６２の層を形成することにより、図１に示したような部品内蔵配線板を得ることができる。

変形例として、中間の絶縁層１３に設けられたスルーホール導電体３３については、層間接続体３１や同３２と同様なものとする構成も当然ながらあり得る。また、層間接続体３１、３１ａ、３２、３４、３５について、説明した導電性組成物印刷による導電性バンプを由来とするもの以外に、例えば、金属板エッチングにより形成された金属バンプ、導電性組成物充填による接続体、めっきにより形成された導体バンプなどを由来とするものなどのうちから適宜選択、採用することもできる。また、外側の配線層２１、２６は、最後の積層工程のあとにパターニングして得る以外に、各配線板素材１、３の段階で（例えば図５（ｄ）の段階で）形成するようにしてもよい。

また、図７に示した積層工程において、配線板素材１、２については、プリプレグ１２Ａおよび層間接続体３２の部分を配線板素材２の側ではなく配線板素材１の側に設けておくようにしてもよい。すなわち、層間接続体３２の形成およびプリプレグ１２Ａの積層を、配線板素材１の配線層２２上（絶縁層１１上）であらかじめ行うようにする。この場合、実装された半導体素子４１が、一見、層間接続体３２をスクリーン印刷で形成するときに干渉要因となるように見えるが、半導体素子４１として十分薄い部品の場合は実際上干渉要因とはならない。プリプレグ１２Ａの積層工程のときには、半導体素子４１の厚さを吸収できるクッション材を介在させて加圧・加熱すれば面内方向均一にプリプレグ１２Ａを積層できる。

本発明の一実施形態に係る部品内蔵配線板の構成を模式的に示す断面図。 図１に示した部品内蔵配線板に使用の半導体素子４１を模式的に、やや詳細に示す下面図および断面図。 図１中に示した配線層２２の一部構成を模式的に示す平面図。 図１に示した部品内蔵配線板に使用の半導体素子４１についてその製造過程例を模式的断面で示す工程図。 図１に示した部品内蔵配線板の製造過程の一部を模式的断面で示す工程図。 図１に示した部品内蔵配線板の製造過程の別の一部を模式的断面で示す工程図。 図１に示した部品内蔵配線板の製造過程のさらに別の一部を模式的断面で示す工程図。

符号の説明

１…配線板素材、２…配線板素材、３…配線板素材、１１…絶縁層、１１Ａ…プリプレグ、１２…絶縁層、１２Ａ…プリプレグ、１３…絶縁層、１３Ａ…プリプレグ、１４…絶縁層、１４Ａ…プリプレグ、１５…絶縁層、２１…配線層（配線パターン）、２１Ａ…金属箔（銅箔）、２２…配線層（配線パターン）、２２ａ…実装用ランド、２２Ａ…金属箔（銅箔）、２３…配線層（配線パターン）、２３Ａ…金属箔（銅箔）、２４…配線層（配線パターン）、２４Ａ…金属箔（銅箔）、２５…配線層（配線パターン）、２６…配線層（配線パターン）、２６Ａ…金属箔（銅箔）、３１，３１ａ，３２，３４，３５…層間接続体（導電性組成物印刷による導電性バンプ）、３３…スルーホール導電体、４１…半導体素子（ウエハレベル・チップスケールパッケージによる）、４１ａ…表面実装用端子、４１ｂ…再配線層、４１ｃ…端子パッド、４１ｄ，４１ｅ…絶縁層、４１ｗ…半導体ウエハ、５１…接続部材（はんだまたは導電性組成物）、５１Ａ…クリームはんだまたは硬化前導電性組成物、６１，６２…はんだレジスト、７１，７２…開口部、８１…部品用開口部、８２…貫通孔。

Claims (6)

1. 第１の絶縁層と、
   前記第１の絶縁層に対して積層状に位置する第２の絶縁層と、
   前記第２の絶縁層に埋設され、かつ、端子パッドを有する半導体チップと、該端子パッドに電気的接続された、グリッド状配列の表面実装用端子とを備えた半導体素子と、
   前記第１の絶縁層と前記第２の絶縁層とに挟まれて設けられ、かつ、前記半導体素子の前記表面実装用端子それぞれに向かい合いかつおのおのが該表面実装用端子それぞれの平面形状と相似または合同図形であるパターンを該半導体素子の実装用ランドとして有する配線パターンと、
   前記半導体素子の前記表面実装用端子と前記配線パターンの前記実装用ランドとを電気的・機械的に接続する接続部材と
   を具備することを特徴とする部品内蔵配線板。
2. 前記配線パターンの前記実装用ランドのうちの少なくも一部が、島状パターンであってパターンとしての配線引き出しがなく、
   前記第１の絶縁層の前記配線パターンがある側とは反対の側に設けられた第２の配線パターンと、
   前記第１の絶縁層を貫通して前記少なくとも一部の前記実装用ランドの面と前記第２の配線パターンの面との間に挟設された層間接続体と
   をさらに具備することを特徴とする請求項１記載の部品内蔵配線板。
3. 前記層間接続体が、導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状であることを特徴とする請求項２記載の部品内蔵配線板。
4. 前記第２の絶縁層が、少なくとも２つの絶縁層の積層であり、
   前記少なくとも２つの絶縁層の間に挟まれて設けられた第３の配線パターンと、
   前記第２の絶縁層の積層方向一部を貫通して前記配線パターンの面と前記第３の配線パターンの面との間に挟設され、かつ導電性組成物からなり、かつ積層方向に一致する軸を有し該軸の方向に径が変化している形状である第２の層間接続体と
   をさらに具備することを特徴とする請求項１または２記載の部品内蔵配線板。
5. 前記接続部材が、はんだであることを特徴とする請求項１または２記載の部品内蔵配線板。
6. 前記半導体素子の前記表面実装用端子が、ＬＧＡの端子であることを特徴とする請求項１または２記載の部品内蔵配線板。

Images