JP2009260049A - Method for manufacturing electronic device - Google Patents
Method for manufacturing electronic device Download PDFInfo
- Publication number
- JP2009260049A JP2009260049A JP2008107582A JP2008107582A JP2009260049A JP 2009260049 A JP2009260049 A JP 2009260049A JP 2008107582 A JP2008107582 A JP 2008107582A JP 2008107582 A JP2008107582 A JP 2008107582A JP 2009260049 A JP2009260049 A JP 2009260049A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal
- electronic device
- alloy
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
Description
本発明は、電子装置の製造方法に関し、特に、対向配置された2つの基板と、2つの基板を接続する接続部材と、2つの基板及び接続部材により形成された空間に収容される電子部品と、を備えた電子部品の製造方法に関する。 The present invention relates to a method for manufacturing an electronic device, and in particular, two substrates disposed opposite to each other, a connection member that connects the two substrates, and an electronic component that is accommodated in a space formed by the two substrates and the connection member. The present invention relates to a method for manufacturing an electronic component comprising:
従来、対向配置された2つの基板と、2つの基板を接続する接続部材と、2つの基板及び接続部材により形成された空間に収容される電子部品とを備えた電子装置(図1参照)がある。 2. Description of the Related Art Conventionally, there is an electronic device (see FIG. 1) that includes two substrates disposed opposite to each other, a connection member that connects the two substrates, and an electronic component that is accommodated in a space formed by the two substrates and the connection member. is there.
図1は、従来の電子装置の断面図である。 FIG. 1 is a cross-sectional view of a conventional electronic device.
図1を参照するに、従来の電子装置200は、配線基板201と、基板204と、接続部材であるAu−Snはんだ206と、電子部品208と、外部接続端子209とを有する。
Referring to FIG. 1, a conventional
配線基板201は、シリコンから構成されると共に、凹部216及び貫通孔217を有した基板本体215と、基板本体215の表面を覆う絶縁膜219と、絶縁膜219を介して貫通孔217に設けられた貫通電極221と、貫通電極221の上端と接続されたパッド223と、貫通電極221の下端と接続された外部接続用パッド224と、密着層225とを有する。
The
密着層225は、Au−Snはんだ206の形成領域に対応する部分の絶縁膜219に設けられている。密着層225は、絶縁膜219に、Ti層226と、Pt層227と、Au層228とが順次積層された構成とされている。
The
基板204は、シリコンから構成された板体231と、板体231の表面を覆う絶縁膜232と、密着層233とを有する。
The
密着層233は、Au−Snはんだ206の形成領域に対応する部分の絶縁膜232に設けられている。密着層233は、絶縁膜232に、Ti層234と、Pt層235と、Au層236とが順次積層された構成とされている。
The
Au−Snはんだ206は、配線基板201と基板204とを接続するためのものである。Au−Snはんだ206は、配線基板201、基板204、及びAu−Snはんだ206により形成される空間241を気密するように配置されている。Au−Snはんだ206の融点は、280℃である。Au−Snはんだ206の厚さは、例えば、4μmとすることができる。
The Au—Sn
電子部品208は、空間241に配置されると共に、パッド223に実装されている。これにより、電子部品208は、配線基板201と電気的に接続されている。電子部品208は、300℃以上の温度で加熱されると破損する虞がある。外部接続用端子209は、外部接続用パッド224に設けられている。
The
図2〜図10は、従来の電子装置の製造工程を示す図である。図2〜図10において、従来の電子装置200と同一構成部分には同一符号を付す。
2 to 10 are diagrams showing a manufacturing process of a conventional electronic device. 2 to 10, the same components as those of the conventional
始めに、図2に示す工程では、周知の手法により、配線基板201を形成する。次いで、図3に示す工程では、スパッタ法により、絶縁膜219上に、Ti層226と、Pt層227と、Au層228とを順次積層して、密着層225を形成する。これにより、配線基板201が製造される。
First, in the step shown in FIG. 2, the
次いで、図4に示す工程では、Au層228の上面を覆うように、めっき法によりAu−Snはんだ241(融点は280度)を形成する。Au−Snはんだ241は、先に説明したAu−Snはんだ206の一部となるものである。Au−Snはんだ241の厚さは、例えば、2μmとすることができる。
Next, in the process shown in FIG. 4, Au—Sn solder 241 (melting point is 280 degrees) is formed by plating so as to cover the upper surface of the
次いで、図5に示す工程では、電子部品208をパッド223に実装する。次いで、図6に示す工程では、周知の手法により、シリコンから構成された板体231の表面を覆うように絶縁膜232を形成する。
Next, in the step shown in FIG. 5, the
次いで、図7に示す工程では、スパッタ法により、絶縁膜232上に、Ti層234と、Pt層235と、Au層236とを順次積層して、密着層233を形成する。これにより、基板204が製造される。
Next, in the step shown in FIG. 7, the
次いで、図8に示す工程では、Au層236の上面を覆うように、めっき法によりAu−Snはんだ242(融点は280度)を形成する。Au−Snはんだ242は、先に説明したAu−Snはんだ206の一部となるものである。Au−Snはんだ242の厚さは、例えば、2μmとすることができる。
Next, in the process shown in FIG. 8, Au—Sn solder 242 (melting point is 280 degrees) is formed by plating so as to cover the upper surface of the
次いで、図9に示す工程では、Au−Snはんだ241とAu−Snはんだ242とが接触するように、図5に示す構造体上に図8に示す構造体を配置し、その後、Au−Snはんだ241,242の融点280℃よりも高い温度(例えば、320℃)により、図5及び図8に示す構造体を加熱することで、Au−Snはんだ241,242を溶融させてAu−Snはんだ206を形成して、配線基板201と基板204とを接続する。これにより、電子部品208は、気密された空間241に収容される。
Next, in the process shown in FIG. 9, the structure shown in FIG. 8 is arranged on the structure shown in FIG. 5 so that the Au—
次いで、図10に示す工程では、外部接続用パッド224に外部接続用端子209を形成する。これにより、従来の電子装置200が製造される(例えば、特許文献1参照。)。
しかしながら、従来の電子装置200では、Au−Snはんだ206の母材であるAu−Snはんだ241,242をめっき法により形成していたため、Au−Snはんだ241,242を形成する際に多くの時間が必要となり、電子装置200の製造コストが増加してしまうという問題があった。特に、接続部材であるAu−Snはんだ206の厚さを厚くしたい場合、上記問題が顕著となる。
However, in the conventional
また、Au−Snはんだ241,242を溶融させる際、高い温度(例えば、320℃)で加熱する必要があるため、熱の影響によりパッド223、貫通電極221、外部接続用パッド224、及びパッド電子部品208が破損して、電子装置200の歩留まりが低下してしまうという問題があった。
Further, when the Au—
そこで本発明は、上述した問題点に鑑みなされたものであり、電子装置のコストを低減できると共に、電子装置の歩留まりを向上させることのできる電子装置の製造方法を提供することを目的とする。 Accordingly, the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a method for manufacturing an electronic device that can reduce the cost of the electronic device and improve the yield of the electronic device.
本発明の一観点によれば、第1の基板と、前記第1の基板に対して対向配置された第2の基板と、前記第1及び第2の基板と接触すると共に、前記第1の基板と前記第2の基板とを接続する接続部材と、前記第1及び第2の基板と前記接続部材とにより形成される空間と、前記空間に収容された電子部品と、を備えた電子装置の製造方法であって、前記接続部材の形成領域に対応する部分の前記第1の基板に、ワイヤボンディング法により第1の金属からなる金属部材を形成する金属部材形成工程と、前記接続部材の形成領域に対応する部分の前記第2の基板に、前記第1の金属よりも融点が低く、かつ前記第1の金属と合金を形成する第2の金属からなる金属層を形成する金属層形成工程と、前記金属部材と前記金属層とが接触するように、前記第1の基板と前記第2の基板とを対向配置させ、前記金属層のみが溶融する温度で前記金属部材及び前記金属層を加熱して前記合金からなる前記接続部材を形成し、前記第1の基板と前記第2の基板とを接続する基板接続工程と、を含むことを特徴とする電子装置の製造方法が提供される。 According to an aspect of the present invention, the first substrate, the second substrate disposed opposite to the first substrate, the first and second substrates, and the first substrate are in contact with each other. An electronic device comprising: a connecting member that connects a substrate and the second substrate; a space formed by the first and second substrates and the connecting member; and an electronic component housed in the space A metal member forming step of forming a metal member made of a first metal by wire bonding on a portion of the first substrate corresponding to a region where the connection member is formed; and Forming a metal layer on a portion of the second substrate corresponding to a formation region, wherein a metal layer made of a second metal having a melting point lower than that of the first metal and forming an alloy with the first metal is formed. So that the metal member and the metal layer are in contact with each other The first substrate and the second substrate are disposed to face each other, and the metal member and the metal layer are heated at a temperature at which only the metal layer is melted to form the connection member made of the alloy, There is provided a method for manufacturing an electronic device, comprising: a substrate connecting step of connecting one substrate to the second substrate.
本発明によれば、接続部材の形成領域に対応する部分の第1の基板に、ワイヤボンディング法により第1の金属からなる金属部材(接続部材の母材)を形成することにより、従来の接続部材であるAu−Snはんだをめっき法により形成する場合と比較して、短時間で金属部材を形成することが可能となるため、電子装置のコストを低減することができる。また、接続部材の厚さを容易に厚くすることができる。 According to the present invention, the conventional connection is achieved by forming the metal member (base material of the connection member) made of the first metal on the first substrate corresponding to the formation region of the connection member by the wire bonding method. Compared to the case where the Au—Sn solder as a member is formed by a plating method, the metal member can be formed in a short time, and thus the cost of the electronic device can be reduced. In addition, the thickness of the connecting member can be easily increased.
また、接続部材の形成領域に対応する部分の第2の基板に、金属部材を構成する第1の金属よりも融点が低く、かつ第1の金属と合金を形成する第2の金属からなる金属層を形成し、金属部材と金属層とが接触するように、第1の基板と第2の基板とを対向配置させ、金属層のみが溶融する温度で金属部材及び金属層を加熱して合金からなる接続部材を形成し、第1の基板と第2の基板とを接続することにより、従来の接続部材であるAu−Snはんだ(融点が280℃)を溶融させる際の温度(例えば、320℃)よりも低い温度(例えば、300℃以下の温度)の加熱により、第1の基板と第2の基板とを接続することが可能となる。 In addition, the second substrate corresponding to the formation region of the connection member has a lower melting point than the first metal constituting the metal member, and a metal made of the second metal that forms an alloy with the first metal. Forming a layer, placing the first substrate and the second substrate facing each other so that the metal member and the metal layer are in contact with each other, and heating the metal member and the metal layer at a temperature at which only the metal layer melts; By forming a connection member made of and connecting the first substrate and the second substrate, a temperature at which Au-Sn solder (melting point: 280 ° C.), which is a conventional connection member, is melted (for example, 320 It is possible to connect the first substrate and the second substrate by heating at a temperature lower than (° C.) (for example, a temperature of 300 ° C. or lower).
これにより、第1の基板と第2の基板とを接続する際の熱の影響により、第1の基板及び/又は第2の基板に設けられた配線パターン(例えば、パッド、貫通電極、配線等)及び電子部品が破損することがなくなるため、電子装置の歩留まりを向上させることができる。 Thereby, the wiring pattern (for example, a pad, a penetration electrode, wiring, etc.) provided in the 1st board and / or the 2nd board by the influence of the heat at the time of connecting the 1st board and the 2nd board ) And electronic components are not damaged, and the yield of electronic devices can be improved.
本発明によれば、電子装置のコストを低減できると共に、電子装置の歩留まりを向上させることができる。 According to the present invention, the cost of the electronic device can be reduced and the yield of the electronic device can be improved.
次に、図面に基づいて本発明の実施の形態について説明する。 Next, embodiments of the present invention will be described with reference to the drawings.
(第1の実施の形態)
図11は、本発明の第1の実施の形態に係る電子装置の断面図である。
(First embodiment)
FIG. 11 is a cross-sectional view of the electronic device according to the first embodiment of the present invention.
図11を参照するに、第1の実施の形態の電子装置10は、第2の基板である配線基板11と、第1の基板である基板14と、接続部材16と、空間18と、電子部品19と、外部接続端子21とを有する。
Referring to FIG. 11, the
配線基板11は、基板本体25と、絶縁膜26と、貫通電極28と、パッド29と、外部接続用パッド31と、密着層32とを有する。
The
基板本体25は、板状とされており、貫通孔33を有する。基板本体25の材料としては、例えば、シリコン、ガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミック等を用いることができる。
The
例えば、電子部品19の材料がシリコンの場合、基板本体25の材料としてシリコンを用いるとよい。これにより、配線基板11と電子部品19との間の熱膨張係数の差を緩和することが可能となるため、配線基板11と電子部品19との間の電気的接続信頼性を向上させることができる。基板本体25の材料としてシリコンを用いた場合、基板本体25の厚さは、例えば、200μmとすることができる。
For example, when the material of the
図1では、基板本体25の材料としてシリコンを用いた場合を例に挙げて図示している。本実施の形態では、基板本体25の材料としてシリコンを用いた場合を例に挙げて以下の説明を行う。なお、基板本体25の材料としてガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミックを用いる場合、絶縁膜26は不要となる。
In FIG. 1, the case where silicon is used as the material of the
絶縁膜26は、基板本体25の表面(貫通孔33の側面に対応する部分の基板本体25の面も含む)を覆うように、基板本体25に設けられている。絶縁膜26としては、例えば、酸化膜を用いることができる。絶縁膜26として酸化膜を用いる場合、絶縁膜26の厚さは、例えば、1μmとすることができる。
The insulating
貫通電極28は、絶縁膜26が形成された貫通孔33に設けられている。貫通電極28の上端面は、絶縁膜26の面26A(電子部品が実装される側の絶縁膜26の面)と略面一とされている。貫通電極28の下端面は、絶縁膜26の面26B(外部接続端子21が配設される側の絶縁膜26の面)と略面一とされている。貫通電極28の材料としては、例えば、Cuを用いることができる。
The through
パッド29は、絶縁膜26の面26A及び貫通電極28の上端面に設けられている。これにより、パッド29は、貫通電極28と接続されている。パッド29の材料としては、例えば、Cuを用いることができる。
The
外部接続用パッド31は、絶縁膜26の面26B及び貫通電極28の下端面に設けられている。これにより、外部接続用パッド31は、貫通電極28と接続されると共に、貫通電極28を介して、パッドと電気的に接続されている。外部接続用パッド31の材料としては、例えば、Cuを用いることができる。
The
密着層32は、電子部品19が収容される領域を囲むように、絶縁膜26の面26Aに設けられている。密着層32は、絶縁膜26の面26A上に、Ti層35(例えば、厚さ0.1μm)と、Pt層36(例えば、厚さ0.2μm)と、Au層37(例えば、厚さ0.5μm)とを順次積層した構成とされている。
The
基板14は、電子部品19が実装された配線基板11の上方に配置されており、接続部材16を介して、配線基板11と接続されている。基板14は、基板本体39と、絶縁膜41と、密着層42とを有する。
The
基板本体39は、板状とされている。基板本体39の材料としては、例えば、シリコン、ガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミック等を用いることができる。
The
例えば、基板本体25の材料としてシリコンを用いる場合、基板本体39の材料としてシリコンを用いるとよい。これにより、配線基板11と基板14との間の熱膨張係数の差を緩和することが可能となるため、配線基板11と基板14との間の接続信頼性を向上できる。基板本体39の材料としてシリコンを用いた場合、基板本体39の厚さは、例えば、200μmとすることができる。
For example, when silicon is used as the material of the
図1では、基板本体39の材料としてシリコンを用いた場合を例に挙げて図示している。本実施の形態では、基板本体39の材料としてシリコンを用いた場合を例に挙げて以下の説明を行う。なお、基板本体39の材料としてガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミックを用いる場合、絶縁膜41は不要となる。
In FIG. 1, the case where silicon is used as the material of the
絶縁膜41は、基板本体39の表面を覆うように、基板本体39に形成されている。絶縁膜41としては、例えば、酸化膜を用いることができる。絶縁膜41として酸化膜を用いた場合、絶縁膜41の厚さは、例えば、1μmとすることができる。
The insulating
密着層42は、絶縁膜41の面41A(配線基板11と対向する側の絶縁膜41の面)を覆うように設けられている。密着層42は、絶縁膜41の面41Aに、Ti層43(例えば、厚さ0.1μm)と、Pt層44(例えば、厚さ0.2μm)と、Au層45(例えば、厚さ0.5μm)とを順次積層した構成とされている。
The
接続部材16は、Au層37,45と接触するように、Au層37とAu層45との間に設けられている。接続部材16は、電子部品19を囲むように配置されている。つまり、接続部材16は、額縁形状とされている。接続部材16は、配線基板11と基板14とを接続するための部材である。接続部材16としては、Au−In合金(例えば、AuIn2(再溶融温度は495℃))、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃))、Ag−Sn合金(再溶融温度は600℃)、Ag−In合金(再溶融温度は880℃)等を用いることができる。接続部材16としてAu−In合金を用いた場合、接続部材16の厚さは、例えば、15μmとすることができる。
The
空間18は、配線基板11、基板14、及び電子部品19により形成されている。空間18は、電子部品19を収容するための気密された空間である。空間18の圧力は、必要に応じて(電子部品19の特性に応じて)、低圧(真空)にしてもよい。また、ガスを導入した状態で空間18を気密してもよい。
The
電子部品19は、パッド29に実装されている。これにより、電子部品19は、配線基板11と電気的に接続されている。電子部品19としては、例えば、MEMS(Micro Electro Mechanical Systems)、加速度センサ、発光ダーオード、半導体チップ等を用いることができる。このような電子部品19は、300℃以上の温度で加熱されると破損する虞がある。
The
外部接続端子21は、外部接続用パッド31に設けられている。外部接続端子21は、電子部品19と電気的に接続されている。外部接続端子21は、マザーボード等の実装基板(図示せず)と接続される端子である。外部接続端子21としては、例えば、はんだボールを用いることができる。
The
なお、本実施の形態の電子装置10では、第2の基板として配線基板11を用いると共に、第1の基板として基板14を用いた場合を例に挙げて説明したが、第2の基板として基板14を用いると共に、第1の基板として配線基板11を用いてもよい。言い換えれば、貫通電極28、電子部品19が実装されるパッド29、及び外部接続用パッド31は、第1の基板に設けてもよいし、第2の基板に設けてもよい。
In the
図12は、本発明の第1の実施の形態の第1変形例に係る電子装置の断面図である。図12において、第1の実施の形態の電子装置10と同一構成部分には同一符号を付す。
FIG. 12 is a cross-sectional view of an electronic device according to a first modification of the first embodiment of the present invention. In FIG. 12, the same components as those of the
図12を参照するに、第1の実施の形態の第1変形例の電子装置50は、第1の実施の形態の電子装置10に設けられた基板14の代わりに、基板51を設けた以外は電子装置10と同様に構成される。
Referring to FIG. 12, the
基板51は、電子部品19と対向する部分の密着層42を除去した以外は基板14と同様に構成される。
The
このように、電子部品19と対向する部分の密着層42を除去することにより、空間18の高さを高くすることが可能となるため、高さの高い電子部品19を空間18に収容することができる。
As described above, since the height of the
図13は、本発明の第1の実施の形態の第2変形例に係る電子装置の断面図である。図13において、第1の実施の形態の電子装置10と同一構成部分には同一符号を付す。
FIG. 13 is a cross-sectional view of an electronic device according to a second modification of the first embodiment of the present invention. In FIG. 13, the same components as those of the
図13を参照するに、第1の実施の形態の第2変形例の電子装置55は、第1の実施の形態の電子装置10に設けられた配線基板11の代わりに、配線基板56を設けた以外は電子装置10と同様に構成される。
Referring to FIG. 13, the
配線基板56は、配線基板11に設けられた基板本体25の代わりに、電子部品19の一部を収容する凹部58を有した基板本体57を設けた以外は配線基板11と同様に構成される。凹部58の深さは、電子部品19の高さに応じて適宜選択することができる。
The
このように、配線基板56に電子部品19の一部を収容するための凹部58を配線基板56に設けることにより、高さの高い電子部品19を空間18に収容することができる。
Thus, by providing the
なお、第1の実施の形態の第2変形例の電子装置55において、基板本体57に凹部58を形成する代わりに、基板本体39に凹部58を形成してもよい。また、基板本体39,57の両方に凹部を形成してもよい。さらに、第1の実施の形態の第2変形例の電子装置55において、電子部品19と対向する部分の密着層42を除去してもよい。
In the
図14〜図24は、本発明の第1の実施の形態に係る電子装置の製造工程を示す図である。図25は、図16に示す構造体を平面視した図であり、図26は、図25に示す構造体のA−A線方向の断面図である。図14〜図26において、第1の実施の形態の電子装置10と同一構成部分には同一符号を付す。
14 to 24 are views showing a manufacturing process of the electronic device according to the first embodiment of the invention. FIG. 25 is a plan view of the structure shown in FIG. 16, and FIG. 26 is a cross-sectional view of the structure shown in FIG. 14 to 26, the same components as those of the
図14〜図26を参照して、第1の実施の形態の電子装置10の製造方法について説明する。なお、本実施の形態の電子装置10の製造方法では、基板本体25,39の材料としてシリコンを用いた場合を例に挙げて以下の説明を行う。
A method for manufacturing the
始めに、図14に示す工程では、基板本体39に、基板本体39の表面を覆う絶縁膜41を形成する。基板本体39の材料としては、例えば、シリコン、ガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミック等を用いることができる。基板本体39の材料としてシリコンを用いた場合、基板本体39の厚さは、例えば、200μmとすることができる。絶縁膜41としては、例えば、酸化膜を用いることができる。基板本体39の材料がシリコンの場合、絶縁膜41は、例えば、基板本体39を熱酸化することで形成することができる。絶縁膜41として酸化膜を用いた場合、絶縁膜41の厚さは、例えば、1μmとすることができる。
First, in the step shown in FIG. 14, an insulating
次いで、図15に示す工程では、図14に示す構造体に設けられた絶縁膜41の面41Aに、Ti層43(例えば、厚さ0.1μm)と、Pt層44(例えば、厚さ0.2μm)と、Au層45(例えば、厚さ0.5μm)とを順次積層することで密着層42を形成する。これにより、密着層42を備えた基板14が製造される。具体的には、例えば、スパッタ法により、絶縁膜41の面41Aに、Ti層43と、Pt層44と、Au層45とを順次積層させることで密着層42を形成する。
Next, in the process shown in FIG. 15, a Ti layer 43 (for example, thickness 0.1 μm) and a Pt layer 44 (for example, thickness 0) are formed on the
次いで、図16に示す工程では、接続部材16(図11参照)の形成領域に対応する部分のAu層45に、ワイヤボンディング法により、第1の金属からなる金属部材61を形成する(金属部材形成工程)。金属部材61は、接続部材16の母材となる部材である。第1の金属としては、例えば、Au(融点は1064.4℃)、Cu(融点は1083℃)、Ag(融点は961℃)のうちのいずれかを用いることができる。
Next, in the step shown in FIG. 16, a
このように、第1の金属として、Au、Cu、Agを用いることにより、ワイヤボンディング装置を用いて、Auワイヤ、Cuワイヤ、及びAgワイヤを形成することが可能となる。これにより、従来の接続部材であるAu−Snはんだ206をめっき法により形成する場合と比較して、短時間で多くの量の金属部材61を形成することが可能となるため、電子装置10のコストを低減することができる。また、電子部品19の高さに応じて、接続部材16の厚さを容易に厚くすることができる。
Thus, by using Au, Cu, or Ag as the first metal, it is possible to form an Au wire, a Cu wire, and an Ag wire using a wire bonding apparatus. This makes it possible to form a larger amount of the
ここで、図25及び図26を参照して、金属部材61について説明する。図25に示すように、金属部材61として金属ワイヤを用いる場合、金属部材61は、例えば、ワイヤボンディング装置を用いて、密着層42の外周部に額縁形状となるようにステッチボンディングすることで形成する。また、金属ワイヤの直径は、例えば、15μm〜30μmとすることができる。
Here, the
なお、図16及び図25では、金属部材61を1本の金属ワイヤにより構成した場合を例に挙げて図示したが、複数本の金属ワイヤにより金属部材61を構成してもよい。このように、複数本の金属ワイヤにより金属部材61を構成することにより、接続部材16の厚さが厚くなるため、空間18の高さを高くすることができる。これにより、空間18に高さの高い電子部品19を収容することができる。
In FIGS. 16 and 25, the case where the
次いで、図17に示す工程では、周知の手法により、基板本体25に、絶縁膜26、貫通電極28、パッド29、及び外部接続用パッド31を形成する。基板本体25の材料としては、例えば、シリコン、ガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミック等を用いることができる。基板本体25の材料としてシリコンを用いた場合、基板本体25の厚さは、例えば、200μmとすることができる。絶縁膜26としては、例えば、酸化膜を用いることができる。絶縁膜26として酸化膜を用いる場合、例えば、基板本体25を熱酸化することで酸化膜を形成する。絶縁膜26として酸化膜を用いた場合、絶縁膜26の厚さは、例えば、1μmとすることができる。貫通電極28、パッド29、及び外部接続用パッド31は、例えば、めっき法により形成することができる。貫通電極28、パッド29、及び外部接続用パッド31の材料としては、例えば、Cuを用いることができる。
Next, in the process shown in FIG. 17, the insulating
次いで、図18に示す工程では、図17に示す構造体に設けられた絶縁膜26の面26Aを覆うように、Ti層35(例えば、厚さ0.1μm)と、Pt層36(例えば、厚さ0.2μm)と、Au層37(例えば、厚さ0.5μm)とを順次積層して、Ti/Pt/Au積層膜62を形成する。Ti/Pt/Au積層膜62は、後述する図20に示す工程において、その一部がエッチングされることにより、密着層32となる積層膜である。
Next, in the step shown in FIG. 18, a Ti layer 35 (for example, thickness of 0.1 μm) and a Pt layer 36 (for example, for example) are formed so as to cover the
次いで、図19に示す工程では、接続部材16(図11参照)の形成領域に対応する部分のAu層37に、Ti/Pt/Au積層膜62を給電層とする電解めっき法により、第1の金属よりも融点が低く、かつ第1の金属と合金(接続部材16となる合金)を形成する第2の金属からなる金属層63を形成する(金属層形成工程)。
Next, in the step shown in FIG. 19, the first portion is formed by electrolytic plating using the Ti / Pt / Au laminated
具体的には、Au層37上に、接続部材16の形成領域に対応する部分のAu層37を露出する開口部を有しためっき用レジスト膜(図示せず)を形成し、次いで、Ti/Pt/Au積層膜62を給電層とする電解めっき法により、Au層37上にめっき膜(金属層63の母材)を析出成長させ、その後、めっき用レジスト膜を除去することで金属層63を形成する。
Specifically, on the
金属層63は、後述する図23に示す工程(基板接続工程)において、加熱により溶融させられることで、金属部材61と反応して接続部材16となる合金を形成するための金属層である。したがって、金属層63の融点は、貫通電極28、パッド29、外部接続用パッド31、及び配線基板11に実装された電子部品19が破損しない温度(具体的には、300℃以下)が好ましい。金属層63の融点が300℃以下となるような第2の金属としては、例えば、In(融点は156.6℃)又はSn(融点は231.97℃)を用いることができる。
The
このように、金属層63の材料となる第2の金属として、融点が300℃以下とされたIn(融点は156.6℃)又はSn(融点は231.97℃)を用いることにより、配線基板11と基板14とを接続する図23に示す工程(基板接続工程)において、貫通電極28、パッド29、外部接続用パッド31、及び配線基板11に実装された電子部品19が破損することを防止できる。
As described above, by using In (melting point: 156.6 ° C.) or Sn (melting point: 231.97 ° C.) having a melting point of 300 ° C. or lower as the second metal to be the material of the
金属部材61として直径が15μm〜30μmのAuワイヤを用いると共に、第2の金属としてInを用いた場合の金属層63の厚さは、例えば、2μmにすることができる。
The thickness of the
ここで、金属部材61の材料となる第1の金属と、金属層63の材料となる第2の金属との組み合わせ、及びこれらの組み合わせにより形成される合金について説明する。
Here, the combination of the 1st metal used as the material of the
第1の金属がAuの場合、第2の金属としては、例えば、Inを用いることができる。この場合、合金としては、Au−In合金(例えば、AuIn2(再溶融温度は495℃))が形成される。第1の金属がCuの場合、第2の金属としては、例えば、Snを用いることができる。この場合、合金としては、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃))が形成される。 When the first metal is Au, for example, In can be used as the second metal. In this case, an Au—In alloy (for example, AuIn 2 (remelting temperature is 495 ° C.)) is formed as the alloy. When the first metal is Cu, for example, Sn can be used as the second metal. In this case, a Cu—Sn alloy (for example, Cu 6 Sn 5 (remelting temperature is 415 ° C.)) is formed as the alloy.
第1の金属がAgの場合、第2の金属としては、例えば、SnやInを用いることができる。第2の金属としてSnを用いた場合、合金としては、Ag−Sn合金(再溶融温度は600℃)が形成される。第2の金属としてInを用いた場合、合金としては、Ag−In合金(再溶融温度は880℃)が形成される。 When the first metal is Ag, for example, Sn or In can be used as the second metal. When Sn is used as the second metal, an Ag—Sn alloy (remelting temperature is 600 ° C.) is formed as the alloy. When In is used as the second metal, an Ag—In alloy (remelting temperature is 880 ° C.) is formed as the alloy.
次いで、図20に示す工程では、エッチングにより、金属層63が形成されていない部分の不要なTi/Pt/Au積層膜62を除去して、Ti層35(例えば、厚さ0.1μm)、Pt層36(例えば、厚さ0.2μm)、及びAu層37(例えば、厚さ0.5μm)が積層された密着層32を形成する。これにより、配線基板11が形成される。
Next, in the step shown in FIG. 20, unnecessary portions of the Ti / Pt / Au laminated
次いで、図21に示す工程では、配線基板11に設けられたパッド29に、電子部品19を実装する。電子部品19としては、例えば、MEMS(Micro Electro Mechanical Systems)、加速度センサ、発光ダーオード、半導体チップ等を用いることができる。このような電子部品19は、300℃以上の温度で加熱されると破損する虞がある。
Next, in the step shown in FIG. 21, the
次いで、図22に示す工程では、金属部材61と金属層63とが接触するように、金属層63が形成されると共に、電子部品19が実装された配線基板11と、金属部材16が形成された基板14とを対向配置させる。
Next, in the process shown in FIG. 22, the
次いで、図23に示す工程では、図22に示す構造体を、金属層63のみが溶融する温度で加熱して、金属部材61と金属層63とを反応させて、接続部材16となる合金を形成し、接続部材16により配線基板11と基板14とを接続する(図22及び図23に示す工程が「基板接続工程」に相当する)。これにより、配線基板11、基板14、及び接続部材16により気密された空間18が形成される。
Next, in the step shown in FIG. 23, the structure shown in FIG. 22 is heated at a temperature at which only the
接続部材16を構成する合金としては、後述する図24に示す工程(外部接続端子形成工程)において、外部接続端子21を形成するときの温度よりも高い再溶融温度を有する合金を用いるとよい。具体的には、例えば、外部接続端子21としてはんだボールを用いた場合(この場合の外部接続端子形成工程の処理温度は245℃)、接続部材16を構成する合金としては、再溶融温度が260℃以上の合金を用いるとよい。
As an alloy constituting the
具体的には、接続部材16としては、例えば、Au−In合金(例えば、AuIn2(再溶融温度は495℃))、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃))、Ag−Sn合金(再溶融温度は600℃)、Ag−In合金(再溶融温度は880℃)等を用いることができる。
Specifically, as the
このように、接続部材16を構成する合金として、外部接続端子21を形成するときの温度よりも高い再溶融温度を有する合金を用いることにより、後述する図24に示す工程(外部接続端子形成工程)において、配線基板11と基板14とを接続する接続部材16が再溶融することを防止できる。
Thus, by using an alloy having a remelting temperature higher than the temperature at which the
次いで、図24に示す工程では、図23に示す構造体に設けられた外部接続用パッド31に外部接続端子21を形成する(外部接続端子形成工程)。これにより、第1の実施の形態の電子装置10が製造される。外部接続端子21としては、例えば、はんだボールを用いることができる。外部接続端子21としてはんだボールを形成する場合の処理温度としては、例えば、245℃を用いることができる。
Next, in the step shown in FIG. 24, the
本実施の形態の電子装置によれば、接続部材16の形成領域に対応する部分の基板14に、ワイヤボンディング法により第1の金属(例えば、Au、Cu、Ag)からなる金属部材61(接続部材16の母材)を形成することにより、従来の接続部材であるAu−Snはんだ206をめっき法により形成する場合と比較して、短時間で多くの量の金属部材61を形成することが可能となるため、電子装置10のコストを低減することができる。また、電子部品19の高さに応じて、接続部材16の厚さを容易に厚くすることができる。
According to the electronic device of the present embodiment, the metal member 61 (connection) made of the first metal (for example, Au, Cu, Ag) is formed on the portion of the
また、接続部材16の形成領域に対応する部分の基板14に、金属部材61を構成する第1の金属(例えば、Au、Cu、Ag)よりも融点が低く、かつ第1の金属と合金を形成する第2の金属(例えば、In(融点は156.6℃)、Sn(融点は231.97℃))からなる金属層63を形成し、金属部材61と金属層63とが接触するように、配線基板11と基板14とを対向配置させ、金属層63のみが溶融する温度で金属部材61及び金属層63を加熱して合金(例えば、Au−In合金(例えば、AuIn2(再溶融温度は495℃)、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃))、Ag−Sn合金(再溶融温度は600℃)、Ag−In合金(再溶融温度は880℃))からなる接続部材16を形成し、配線基板11と基板14とを接続することにより、従来の接続部材であるAu−Snはんだ(融点は280℃)を溶融させる際の温度(例えば、320℃)よりも低い温度(例えば、300℃以下の温度)の加熱により、配線基板11と基板14とを接続することが可能となる。
In addition, a part of the
これにより、配線基板11と基板14とを接続する際の熱の影響により、貫通電極28、パッド29、外部接続用パッド31、及び電子部品19が破損することがなくなるため、電子装置10の歩留まりを向上させることができる。
As a result, the through
さらに、接続部材16を構成する合金として、外部接続端子21を形成するときの温度(例えば、245℃)よりも高い再溶融温度を有する合金(例えば、Au−In合金(例えば、AuIn2(再溶融温度は495℃))、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃))、Ag−Sn合金(再溶融温度は600℃)、Ag−In合金(再溶融温度は880℃))を用いることにより、外部接続端子形成工程(図24に示す工程)において、配線基板11と基板14とを接続する接続部材16が再溶融することを防止できる。
Further, as an alloy constituting the
図27は、他の金属部材の例を示す図であり、図28は、図27に示す構造体を平面視した図である。図27及び図28において、先に説明した基板14と同一構成部分には同一符号を付す。
FIG. 27 is a view showing an example of another metal member, and FIG. 28 is a plan view of the structure shown in FIG. 27 and 28, the same components as those of the
なお、本実施の形態の電子装置10の製造方法では、金属部材61として金属ワイヤを用いた場合を例に挙げて説明したが、金属部材61の代わりに、ワイヤボンディング法により、基板14に、図27及び図28に示すようなバンプからなる金属部材71を複数形成し、その後、先に説明した図17〜図24に示す工程と同様な処理を行うことにより、電子装置10を製造してもよい。この場合、本実施の形態の電子装置10の製造方法と同様な効果を得ることができる。
In the method of manufacturing the
金属部材71の材料としては、先に説明した金属部材61の材料と同様な金属(例えば、Au、Cu、Ag)を用いることができる。また、図27及び図28では、金属部材71を2列で配置した場合を例に挙げて図示したが、金属部材71を配置する際の列の数はこれに限定されない。金属部材71を配置する際の列の数は、1列でもよいし、2列以上でもよい。金属部材71を配置する際の列の数は、接続部材16の厚さに応じて適宜選択することができる。
As the material of the
また、本実施の形態の第1及び第2変形例の電子装置50,55は、第1の実施の形態の電子装置10と同様な手法により製造することが可能であり、第1の実施の形態の電子装置10の製造方法と同様な効果を得ることができる。
Further, the
(第2の実施の形態)
図29は、本発明の第2の実施の形態の電子装置の断面図である。図29において、第1の実施の形態の電子装置10と同一構成部分には同一符号を付す。
(Second Embodiment)
FIG. 29 is a cross-sectional view of the electronic device according to the second embodiment of the present invention. In FIG. 29, the same components as those of the
図29を参照するに、第2の実施の形態の電子装置80は、第1の基板である配線基板81と、第2の基板である枠状とされた基板82と、接続部材16と、電子部品84,85と、空間86と、外部接続端子21とを有する。
Referring to FIG. 29, an
配線基板81は、第1の実施の形態で説明した配線基板11(図11参照)に設けられた基板本体25に、電子部品85を収容する凹部87を形成した以外は、配線基板11と同様に構成される。凹部87の深さは、電子部品85の大きさにより適宜選択することができる。電子部品85の高さが80μmの場合、凹部87の深さは、例えば、100μmとすることができる。
The
基板82は、枠状とされた基板本体88と、基板本体88の表面を覆う絶縁膜41と、絶縁膜41の面41A(接続部材16と対向する側の絶縁膜41の面)に設けられた密着層42とを有する。基板本体88の材料としては、例えば、シリコン、ガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミック等を用いることができる。基板本体88の材料としてシリコンを用いた場合、基板本体25の厚さは、例えば、200μmとすることができる。
The
図29では、基板本体88の材料としてシリコンを用いた場合を例に挙げて図示している。本実施の形態では、基板本体88の材料としてシリコンを用いた場合を例に挙げて以下の説明を行う。なお、基板本体88の材料としてガラス、絶縁樹脂(例えば、ガラスエポキシ樹脂)、セラミックを用いる場合、絶縁膜41は不要となる。
In FIG. 29, the case where silicon is used as the material of the
接続部材16は、Au層37,45と接触するように、Au層37とAu層45との間に設けられている。接続部材16は、電子部品84を囲むように配置されている。つまり、接続部材16は、額縁形状とされている。接続部材16は、配線基板81と基板82とを接続するための部材である。接続部材16としては、Au−In合金(例えば、AuIn2(再溶融温度は495℃)、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃)、Ag−Sn合金(再溶融温度は600℃)、Ag−In合金(再溶融温度は880℃)等を用いることができる。接続部材16としてAu−In合金を用いた場合、接続部材16の厚さは、例えば、15μmとすることができる。
The
電子部品84は、配線基板81に設けられたパッド29に実装されている。これにより、電子部品84は、配線基板81と電気的に接続されている。電子部品84は、電子部品84の下方に配置された電子部品85と電気的に接続されている。電子部品84としては、例えば、電子部品85の特性を調整する部品を用いることができる。具体的には、電子部品85が加速度センサの場合、電子部品84としては、例えば、加速度センサのアンプ或いは加速度センサのドライバとして機能する部品を用いることができる。
The
電子部品85は、電子部品84の下方に形成された凹部87に収容されている。電子部品85は、電子部品84と電気的接続されている。電子部品84としては、例えば、加速度センサを用いることができる。
The
空間86は、開放された空間であり、配線基板81、基板82、及び接続部材16により形成されている。空間86は、電子部品84を収容するための空間である。外部接続端子21は、配線基板81に設けられた外部接続用パッド31に配設されている。
The
図30は、本発明の第2の実施の形態の変形例に係る電子装置の断面図である。図30において、第2の実施の形態の電子装置80と同一構成部分には同一符号を付す。
FIG. 30 is a cross-sectional view of an electronic device according to a modification of the second embodiment of the present invention. In FIG. 30, the same components as those of the
図30を参照するに、第2の実施の形態の変形例の電子装置95は、第2の実施の形態の電子装置80の構成に、さらに蓋体96を設けると共に、基板本体88に設けられた絶縁膜41の一部を除去(蓋体96の配設領域に対応する部分の絶縁膜41を除去)した以外は、電子装置80と同様に構成される。
Referring to FIG. 30, an
蓋体96は、板状とされた基板であり、基板本体88上に配置されている。蓋体96は、陽極接合により、基板本体88に接合されている。これにより、配線基板81、基板82、接続部材16、及び蓋体96により形成される空間86は、気密されている。蓋体96の材料としては、例えば、シリコンやガラス等を用いることができる。蓋体96の材料としてシリコンを用いた場合、蓋体96の厚さは、例えば、200μmとすることができる。
The
図31〜図38は、本発明の第2の実施の形態に係る電子装置の製造工程を示す図である。図31〜図38において、第2の実施の形態の電子装置80と同一構成部分には同一符号を付す。
31 to 38 are views showing a manufacturing process of the electronic device according to the second embodiment of the present invention. 31 to 38, the same components as those of the
図31〜図38を参照して、第2の実施の形態の電子装置80の製造方法について説明する。始めに、図31に示す工程では、第1の実施の形態で説明した図17及び図18に示す工程と同様な手法により、配線基板81を形成する。凹部87は、例えば、絶縁膜26を形成する前に、基板本体25をエッチングすることで形成する。
A method for manufacturing the
次いで、図32に示す工程では、第1の実施の形態で説明した図16に示す工程と同様な手法により、接続部材16(図29参照)の形成領域に対応する部分のAu層37に、ワイヤボンディング法により、第1の金属からなる金属部材61を形成する(金属部材形成工程)。金属部材61は、接続部材16の母材となる部材である。第1の金属としては、例えば、Au(融点は1064.4℃)、Cu(融点は1083℃)、Ag(融点は961℃)のうちのいずれかを用いることができる。
Next, in the step shown in FIG. 32, the
このように、第1の金属として、Au、Cu、Agを用いることにより、ワイヤボンディング装置を用いて、Auワイヤ、Cuワイヤ、及びAgワイヤを形成することが可能となる。これにより、従来の接続部材であるAu−Snはんだ206をめっき法により形成する場合と比較して、短時間で多くの量の金属部材61を形成することが可能となるため、電子装置80のコストを低減することができる。
Thus, by using Au, Cu, or Ag as the first metal, it is possible to form an Au wire, a Cu wire, and an Ag wire using a wire bonding apparatus. This makes it possible to form a larger amount of the
次いで、図33に示す工程では、第1の実施の形態で説明した図14及び図15に示す工程と同様な処理を行うことにより、基板82を形成する。
Next, in the process shown in FIG. 33, the
次いで、図34に示す工程では、第1の実施の形態で説明した図19に示す工程と同様な処理を行うことにより、接続部材19の形成領域に対応する部分のAu層45に、第1の金属よりも融点が低く、かつ第1の金属と合金(接続部材16となる合金)を形成する第2の金属からなる金属層63を形成する(金属層形成工程)。第2の金属としては、例えば、第1の実施の形態で説明した融点が300℃以下とされた金属(例えば、In(融点は156.6℃)、Sn(融点は231.97℃))を用いることができる。金属部材61として直径が15μm〜30μmのAuワイヤを用いると共に、第2の金属としてInを用いた場合の金属層63の厚さは、例えば、2μmにすることができる。
Next, in the process shown in FIG. 34, by performing the same process as the process shown in FIG. 19 described in the first embodiment, the
次いで、図35に示す工程では、金属部材61と金属層63とが接触するように、電子部品84,85が実装されていない配線基板81と基板82とを対向配置させる。
Next, in the step shown in FIG. 35, the
次いで、図36に示す工程では、図35に示す構造体を、金属層63のみが溶融する温度で加熱して、溶融した金属部材61と金属層63とを反応させて、接続部材16となる合金を形成し、接続部材16により、電子部品84,85が実装されていない配線基板81と基板82とを接続する(図35及び図36に示す工程が「基板接続工程」に相当する)。これにより、配線基板81、基板82、及び接続部材16により、開放された空間86が形成される。
Next, in the step shown in FIG. 36, the structure shown in FIG. 35 is heated at a temperature at which only the
このように、電子部品84,85が実装されていない配線基板81と基板82とを接続することにより、電子部品84,85が基板接続工程における熱の影響を受けることがなくなるため、電子部品84,85が破損することを防止できる。
In this way, by connecting the
接続部材16を構成する合金としては、後述する図38に示す工程(外部接続端子形成工程)において、外部接続端子21を形成するときの温度よりも高い再溶融温度を有する合金を用いるとよい。具体的には、例えば、外部接続端子21としてはんだボールを用いた場合(この場合の外部接続端子形成工程の処理温度は245℃)、接続部材16を構成する合金としては、再溶融温度が260℃以上の合金を用いるとよい。
As the alloy constituting the
具体的には、接続部材16としては、例えば、Au−In合金(例えば、AuIn2(再溶融温度は495℃))、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃))、Ag−Sn合金(再溶融温度は600℃)、Ag−In合金(再溶融温度は880℃)等を用いることができる。
Specifically, as the
このように、接続部材16を構成する合金として、外部接続端子21を形成するときの温度よりも高い再溶融温度を有する合金を用いることにより、後述する図38に示す工程(外部接続端子形成工程)において、配線基板81と基板82とを接続する接続部材16が再溶融することを防止できる。また、配線基板81に設けられた貫通ビア28、パッド29、及び外部接続用パッド31が破損することがなくなるため、電子装置80の歩留まりを向上させることができる。
Thus, by using an alloy having a remelting temperature higher than the temperature at which the
次いで、図37に示す工程では、電子部品84を電子部品85に実装し、その後、電子部品85が実装された電子部品84をパッド29に実装する。これにより、電子部品84,85は、配線基板81と電気的に接続される。電子部品85として、加速度センサを用いた場合、電子部品84としては、例えば、加速度センサのアンプ或いは加速度センサのドライバとして機能する部品を用いることができる。
37, the
次いで、図38に示す工程では、第1の実施の形態で説明した図24に示す工程と同様な処理を行うことで、図37に示す構造体に設けられた外部接続用パッド31に外部接続端子21を形成する(外部接続端子形成工程)。これにより、第2の実施の形態の電子装置80が製造される。外部接続端子21としては、例えば、はんだボールを用いることができる。外部接続端子21としてはんだボールを形成する場合の処理温度としては、例えば、245℃を用いることができる。
Next, in the step shown in FIG. 38, the
本実施の形態の電子装置によれば、接続部材16の形成領域に対応する部分の配線基板81に、ワイヤボンディング法により第1の金属(例えば、Au、Cu、Ag)からなる金属部材61(接続部材16の母材)を形成することにより、従来の接続部材であるAu−Snはんだ206をめっき法により形成する場合と比較して、短時間で多くの量の金属部材61を形成することが可能となるため、電子装置80のコストを低減することができる。
According to the electronic device of the present embodiment, a metal member 61 (for example, Au, Cu, Ag) made of a first metal (for example, Au, Cu, Ag) is formed on a portion of the
また、接続部材16の形成領域に対応する部分の基板82に、金属部材61を構成する第1の金属(例えば、Au、Cu、Ag)よりも融点が低く、かつ第1の金属と合金を形成する第2の金属(例えば、In(融点は156.6℃)、Sn(融点は231.97℃))からなる金属層63を形成し、金属部材61と金属層63とが接触するように、配線基板81と基板82とを対向配置させ、金属層63のみが溶融する温度で金属部材61及び金属層63を加熱して合金(例えば、Au−In合金(例えば、AuIn2(再溶融温度は495℃))、Cu−Sn合金(例えば、Cu6Sn5(再溶融温度は415℃))、Ag−Sn合金(再溶融温度は600℃)、Ag−In合金(再溶融温度は880℃))からなる接続部材16を形成し、配線基板81と基板82とを接続することにより、従来の接続部材であるAu−Snはんだ(融点は280℃)を溶融させる際の温度(例えば、320℃)よりも低い温度(例えば、300℃以下の温度)の加熱により、配線基板81と基板82とを接続することが可能となる。
In addition, a part of the
これにより、配線基板81と基板82とを接続する際の熱の影響により、貫通電極28、パッド29、外部接続用パッド31、及び電子部品19が破損することがなくなるため、電子装置80の歩留まりを向上させることができる。
This prevents the through
さらに、接続部材16により、配線基板81と基板82とを接続後に、配線基板81に設けられたパッド29に電子部品84,85を実装することにより、電子部品84,85が基板接続工程における熱の影響を受けることがなくなるため、電子部品84,85の破損を防止することができる。
Furthermore, after connecting the
なお、本実施の形態の電子装置80の製造方法では、金属ワイヤからなる金属部材61を用いて接続部材16を形成することで、配線基板81と基板82とを接続したが、金属部材61の代わりに、図27及び図28において説明したバンプからなる金属部材71を複数設けて、接続部材16を形成してもよい。この場合、本実施の形態の電子装置80と同様な効果を得ることができる。
In the method of manufacturing the
また、第2の実施の形態の変形例の電子装置95は、図33に示す工程において、蓋体96を基板本体88に陽極接合させるか、或いは、図37に示す工程において、蓋体96を基板本体88に陽極接合させる工程を別途設ける以外は、第2の実施の形態の電子装置80の製造方法と同様な処理を行うことで製造できる。
In addition, the
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。 The preferred embodiments of the present invention have been described in detail above, but the present invention is not limited to such specific embodiments, and within the scope of the present invention described in the claims, Various modifications and changes are possible.
本発明は、電子装置の製造方法に関し、特に、対向配置された2つの基板と、2つの基板を接続する接続部材と、2つの基板及び接続部材により形成された空間に収容される電子部品と、を備えた電子部品の製造方法に適用できる。 The present invention relates to a method for manufacturing an electronic device, and in particular, two substrates disposed opposite to each other, a connection member that connects the two substrates, and an electronic component that is accommodated in a space formed by the two substrates and the connection member. It can apply to the manufacturing method of the electronic component provided with.
10,50,55,80,95 電子装置
11,56,81 配線基板
14,51,82 基板
16 接続部材
18,86 空間
19,84,85 電子部品
21 外部接続端子
25,39,57,88 基板本体
26,41 絶縁膜
26A,26B,41A 面
28 貫通電極
29 パッド
31 外部接続用パッド
32,42 密着層
33 貫通孔
35,43 Ti層
36,44 Pt層
37,45 Au層
58,87 凹部
61,71 金属部材
62 Ti/Pt/Au積層膜
63 金属層
96 蓋体
10, 50, 55, 80, 95
Claims (9)
前記接続部材の形成領域に対応する部分の前記第1の基板に、ワイヤボンディング法により第1の金属からなる金属部材を形成する金属部材形成工程と、
前記接続部材の形成領域に対応する部分の前記第2の基板に、前記第1の金属よりも融点が低く、かつ前記第1の金属と合金を形成する第2の金属からなる金属層を形成する金属層形成工程と、
前記金属部材と前記金属層とが接触するように、前記第1の基板と前記第2の基板とを対向配置させ、前記金属層のみが溶融する温度で前記金属部材及び前記金属層を加熱して前記合金からなる前記接続部材を形成し、前記第1の基板と前記第2の基板とを接続する基板接続工程と、を含むことを特徴とする電子装置の製造方法。 A first substrate; a second substrate disposed opposite to the first substrate; and the first substrate and the second substrate, in contact with the first and second substrates. An electronic device manufacturing method comprising: a connecting member to be connected; a space formed by the first and second substrates and the connecting member; and an electronic component housed in the space,
A metal member forming step of forming a metal member made of a first metal on a portion of the first substrate corresponding to the formation region of the connection member by a wire bonding method;
A metal layer made of a second metal having a melting point lower than that of the first metal and forming an alloy with the first metal is formed on the second substrate in a portion corresponding to the formation region of the connection member. A metal layer forming step,
The first substrate and the second substrate are arranged to face each other so that the metal member and the metal layer are in contact with each other, and the metal member and the metal layer are heated at a temperature at which only the metal layer melts. Forming a connection member made of the alloy and connecting the first substrate and the second substrate, and a method for manufacturing an electronic device.
前記合金の再溶融温度は、前記外部接続端子を形成するときの温度よりも高いことを特徴とする請求項5又は6記載の電子装置の製造方法。 An external connection terminal forming step of forming an external connection terminal on the external connection pad;
7. The method of manufacturing an electronic device according to claim 5, wherein a remelting temperature of the alloy is higher than a temperature at which the external connection terminal is formed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008107582A JP5248179B2 (en) | 2008-04-17 | 2008-04-17 | Manufacturing method of electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008107582A JP5248179B2 (en) | 2008-04-17 | 2008-04-17 | Manufacturing method of electronic device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009260049A true JP2009260049A (en) | 2009-11-05 |
JP2009260049A5 JP2009260049A5 (en) | 2011-02-24 |
JP5248179B2 JP5248179B2 (en) | 2013-07-31 |
Family
ID=41387100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008107582A Active JP5248179B2 (en) | 2008-04-17 | 2008-04-17 | Manufacturing method of electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5248179B2 (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013128113A (en) * | 2011-12-19 | 2013-06-27 | Tong Hsing Electronic Industries Ltd | Hermetically sealed package structure for semiconductor and method for manufacturing the same |
US9374889B2 (en) | 2013-03-27 | 2016-06-21 | Shinko Electric Industries Co., Ltd. | Interposer and electronic component package |
JP5997393B2 (en) * | 2013-09-27 | 2016-09-28 | 京セラ株式会社 | Lid, package and electronic device |
KR20180092379A (en) * | 2017-02-09 | 2018-08-20 | 제네럴 일렉트릭 컴퍼니 | Power electronics package and method of manufacturing thereof |
US11177204B2 (en) | 2016-01-19 | 2021-11-16 | General Electric Company | Power electronics package and method of manufacturing thereof |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH105990A (en) * | 1996-06-17 | 1998-01-13 | Matsushita Electric Ind Co Ltd | Production of electronic part |
JPH10223793A (en) * | 1997-01-31 | 1998-08-21 | Internatl Business Mach Corp <Ibm> | Semiconductor package |
JP2001044239A (en) * | 1999-07-29 | 2001-02-16 | Matsushita Electric Ind Co Ltd | Method of mounting mixture of electronic component and member for use in mixture mounting process |
JP2004214469A (en) * | 2003-01-07 | 2004-07-29 | Hitachi Ltd | Electronic device and its manufacturing method |
JP2006135264A (en) * | 2004-11-09 | 2006-05-25 | Murata Mfg Co Ltd | Method for manufacturing electronic component, and electronic component using the method |
JP2006332680A (en) * | 2005-05-27 | 2006-12-07 | Avago Technologies General Ip (Singapore) Private Ltd | Method for packaging image sensor, and the packaged image sensor |
JP2009519834A (en) * | 2005-12-16 | 2009-05-21 | イノベイティブ マイクロ テクノロジー | Wafer level hermetic bonding using metal alloys with raised features |
-
2008
- 2008-04-17 JP JP2008107582A patent/JP5248179B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH105990A (en) * | 1996-06-17 | 1998-01-13 | Matsushita Electric Ind Co Ltd | Production of electronic part |
JPH10223793A (en) * | 1997-01-31 | 1998-08-21 | Internatl Business Mach Corp <Ibm> | Semiconductor package |
JP2001044239A (en) * | 1999-07-29 | 2001-02-16 | Matsushita Electric Ind Co Ltd | Method of mounting mixture of electronic component and member for use in mixture mounting process |
JP2004214469A (en) * | 2003-01-07 | 2004-07-29 | Hitachi Ltd | Electronic device and its manufacturing method |
JP2006135264A (en) * | 2004-11-09 | 2006-05-25 | Murata Mfg Co Ltd | Method for manufacturing electronic component, and electronic component using the method |
JP2006332680A (en) * | 2005-05-27 | 2006-12-07 | Avago Technologies General Ip (Singapore) Private Ltd | Method for packaging image sensor, and the packaged image sensor |
JP2009519834A (en) * | 2005-12-16 | 2009-05-21 | イノベイティブ マイクロ テクノロジー | Wafer level hermetic bonding using metal alloys with raised features |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013128113A (en) * | 2011-12-19 | 2013-06-27 | Tong Hsing Electronic Industries Ltd | Hermetically sealed package structure for semiconductor and method for manufacturing the same |
TWI480985B (en) * | 2011-12-19 | 2015-04-11 | Tong Hsing Electronic Ind Ltd | Hermetic semiconductor package structure and method for manufacturing the same |
US9374889B2 (en) | 2013-03-27 | 2016-06-21 | Shinko Electric Industries Co., Ltd. | Interposer and electronic component package |
JP5997393B2 (en) * | 2013-09-27 | 2016-09-28 | 京セラ株式会社 | Lid, package and electronic device |
US11177204B2 (en) | 2016-01-19 | 2021-11-16 | General Electric Company | Power electronics package and method of manufacturing thereof |
KR20180092379A (en) * | 2017-02-09 | 2018-08-20 | 제네럴 일렉트릭 컴퍼니 | Power electronics package and method of manufacturing thereof |
KR102367619B1 (en) * | 2017-02-09 | 2022-02-28 | 제네럴 일렉트릭 컴퍼니 | Power electronics package and method of manufacturing thereof |
Also Published As
Publication number | Publication date |
---|---|
JP5248179B2 (en) | 2013-07-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5808586B2 (en) | Manufacturing method of interposer | |
JP5137059B2 (en) | Electronic component package, manufacturing method thereof, and electronic component device | |
JP5193898B2 (en) | Semiconductor device and electronic device | |
JP5139347B2 (en) | Electronic component device and manufacturing method thereof | |
US8580613B2 (en) | Semiconductor chip arrangement with sensor chip and manufacturing method | |
JP4539155B2 (en) | Manufacturing method of sensor system | |
US8878357B2 (en) | Electronic component device, method of manufacturing the same and wiring substrate | |
US7829993B2 (en) | Semiconductor apparatus | |
JP4828261B2 (en) | Semiconductor device and manufacturing method thereof | |
JP5248179B2 (en) | Manufacturing method of electronic device | |
JP2005294443A (en) | Semiconductor device and its manufacturing method | |
JP2019161003A (en) | Semiconductor device and manufacturing method thereof | |
JP2009295661A (en) | Ceramic wiring board and its manufacturing method | |
JP2006186357A (en) | Sensor device and its manufacturing method | |
JP2006201158A (en) | Sensor | |
JP2008135594A (en) | Board for sealing micro electromechanical part, multi-pattern board for sealing micro electromechanical part, micro electromechanical device, and method for manufacturing micro electromechanical device | |
JP4964505B2 (en) | Semiconductor device, manufacturing method thereof, and electronic component | |
CN112436019A (en) | Semiconductor device package and method of manufacturing the same | |
JP2007335642A (en) | Package substrate | |
JP2014086963A (en) | Package and method of manufacturing package | |
JP2015012157A (en) | Wiring board and electronic device | |
JP2012216868A (en) | Package for electronic component and electronic component device | |
JP4404647B2 (en) | Electronic device and electronic component sealing substrate | |
JP2006126212A (en) | Sensor device | |
JP2007035845A (en) | Sensor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110105 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130410 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5248179 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160419 Year of fee payment: 3 |