JP2006135264A - Method for manufacturing electronic component, and electronic component using the method - Google Patents

Method for manufacturing electronic component, and electronic component using the method Download PDF

Info

Publication number
JP2006135264A
JP2006135264A JP2004325579A JP2004325579A JP2006135264A JP 2006135264 A JP2006135264 A JP 2006135264A JP 2004325579 A JP2004325579 A JP 2004325579A JP 2004325579 A JP2004325579 A JP 2004325579A JP 2006135264 A JP2006135264 A JP 2006135264A
Authority
JP
Japan
Prior art keywords
substrate
bonding layer
bonding
layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004325579A
Other languages
Japanese (ja)
Other versions
JP4513513B2 (en
Inventor
Koji Murata
好司 村田
Hirotaka Horiguchi
広貴 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2004325579A priority Critical patent/JP4513513B2/en
Publication of JP2006135264A publication Critical patent/JP2006135264A/en
Application granted granted Critical
Publication of JP4513513B2 publication Critical patent/JP4513513B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing an electronic component which can restrain protrusion of a melting layer, and an electronic component using the method. <P>SOLUTION: The method for manufacturing an electronic component is provided with a first step, a second step and a third step. In the first step, a first bonding layer 45 is formed on a first substrate 40, and a second bonding layer 55 is formed on a second substrate 50, in such a manner that weight ratio of Au and Sn (Au:Sn) in the first bonding layer and the second bonding layer becomes within range of 84:16 to 62:38. In the second step, the first substrate 40 and the second substrate 50 are clamped, in such a manner that the first bonding layer 45 abuts against the second bonding layer 55, and heat crimping is performed at temperature which is at least 200°C and lower than 280°C. In the third step, heat treatment of the first substrate 40 and the second substrate 50 is performed, by making pressurization smaller than that in the second step, at a temperature which is at least 280°C and lower than 521°C. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は電子部品の製造方法及びそれを用いた電子部品に関し、詳しくは、溶融はんだを用いた接合及び封止の技術に関する。   The present invention relates to an electronic component manufacturing method and an electronic component using the same, and more particularly to a joining and sealing technique using molten solder.

従来、素子を形成した素子基板に間隔を設けて蓋基板を接合し、基板間を封止して中空部を形成した電子部品が種々提供されている。例えば、一対の電極間に圧電薄膜が挟み込まれたBAWデバイスは、圧電共振する部分の周囲に中空部を設け、圧電振動が阻害されないようされている。このような電子部品は、ウェハの状態で接合された後、個々の電子部品に分割される。   2. Description of the Related Art Conventionally, various electronic components have been provided in which a lid substrate is bonded to an element substrate on which elements are formed and a lid substrate is bonded, and a space is formed between the substrates. For example, a BAW device in which a piezoelectric thin film is sandwiched between a pair of electrodes is provided with a hollow portion around a portion where piezoelectric resonance occurs so that piezoelectric vibration is not hindered. Such electronic components are bonded in the state of a wafer and then divided into individual electronic components.

このような接合と封止を行う技術として、溶融はんだを用いて熱圧着する技術が知られている。例えば図15に示すように、一方の基板(#1)にはんだ層(3)を形成し、他方の基板(#2)にメタリゼーション層を設け、これら2層が互いに接した状態でリフローを行い、はんだ層(3)を加熱して溶融するとともに、はんだ層(3)とメタリゼーション層の間に強固な合金化合物を形成して、基板(#1、#2)同士を接合する。図示例では、基板(#1、#2)間の間隔を一定以上に保つため、リフロー時に溶融しないスペーサー層(9)をさらに設けている(例えば、特許文献1参照)。
特開2000−141300号公報
As a technique for performing such joining and sealing, a technique for thermocompression bonding using molten solder is known. For example, as shown in FIG. 15, a solder layer (3) is formed on one substrate (# 1), a metallization layer is provided on the other substrate (# 2), and reflow is performed with these two layers in contact with each other. The solder layer (3) is heated and melted, and a strong alloy compound is formed between the solder layer (3) and the metallization layer to bond the substrates (# 1, # 2) together. In the illustrated example, a spacer layer (9) that does not melt at the time of reflow is further provided in order to keep the distance between the substrates (# 1, # 2) above a certain level (see, for example, Patent Document 1).
JP 2000-141300 A

溶融はんだを用いてウェハとウェハの熱圧着接合を行うと、溶融したはんだがウェハ間に流れ出し、はんだのはみ出しが生じる。さらに、はみ出したはんだが凝集し、枠の一箇所に大きく凝集する。このはみ出しは、例えばパッド間をショートさせて特性劣化させたり、ショートさせずとも端子間容量のばらつきを生じさせ、その結果、特性ばらつきを生じさせたり、後のダイシング工程でブレードの摩耗や目詰まりを早めたりする不具合をもたらす。   When the wafer and the wafer are bonded by thermocompression bonding using the molten solder, the molten solder flows out between the wafers, and the solder protrudes. Furthermore, the protruding solder is agglomerated and greatly agglomerated in one place of the frame. This protrusion may cause deterioration of characteristics by short-circuiting between pads, for example, causing variation in capacitance between terminals without short-circuiting, resulting in characteristic variation, and blade wear or clogging in a subsequent dicing process. It brings about a problem that speeds up.

その対応策として、はみ出しを生じさせないように熱圧着時の圧力を小さくすると、ウェハの反りなどによって未接合部位を生じ、封止できなくなる。また、圧力を小さくすると、熱圧着ヘッドやステージの形状(平坦度や平行度)の影響がでてき、高い加工精度が必要になり、装置が高価になる。   As a countermeasure, if the pressure at the time of thermocompression bonding is reduced so as not to cause protrusion, an unbonded portion is generated due to warpage of the wafer and sealing becomes impossible. Further, when the pressure is reduced, the influence of the shape (flatness and parallelism) of the thermocompression bonding head and the stage is brought about, high processing accuracy is required, and the apparatus becomes expensive.

また、別の対応策として、端子間クリアランスを大きくとる方策もある。しかし、ショートなどはなくなるものの、ウェハからの取り個数が滅少し生産性を低下させる。   Another countermeasure is to increase the clearance between terminals. However, although there is no short circuit, the number of wafers taken is reduced and productivity is lowered.

本発明は、かかる実情に鑑み、溶融層のはみ出しを抑制することができる、電子部品の製造方法及びそれを用いた電子部品を提供しようとするものである。   In view of such a situation, the present invention intends to provide a method for manufacturing an electronic component and an electronic component using the same, which can suppress the protrusion of a molten layer.

本発明は、上記課題を解決するため、以下のように構成した電子部品の製造方法を提供する。   In order to solve the above-described problems, the present invention provides a method for manufacturing an electronic component configured as follows.

電子部品の製造方法は、第1乃至第3のステップを備える。前記第1のステップにおいて、第1の接合層と第2の接合層におけるAuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内となるように、第1の基板に前記第1の接合層を形成し、第2の基板に前記第2の接合層を形成する。前記第2のステップにおいて、前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、200℃以上280℃未満の温度で熱圧着する。前記第3のステップにおいて、前記第1の基板と前記第2の基板を、加圧を第2のステップより小さくして、280℃以上521℃未満で熱処理する。   The electronic component manufacturing method includes first to third steps. In the first step, the first substrate is made such that the weight ratio of Au to Sn (Au: Sn) in the first bonding layer and the second bonding layer is in the range of 84:16 to 62:38. The first bonding layer is formed on the second substrate, and the second bonding layer is formed on the second substrate. In the second step, the first substrate and the second substrate are sandwiched so that the first bonding layer and the second bonding layer are in contact with each other, and are 200 ° C. or higher and lower than 280 ° C. Thermocompression bonding at temperature. In the third step, the first substrate and the second substrate are heat-treated at a pressure of 280 ° C. or higher and lower than 521 ° C. with a pressure lower than that of the second step.

第1のステップにおいて、接合層は基板間の接合目的に応じて、適宜な形状に形成すればよい。例えば、封止する場合には、枠状に接合層を形成する。電気的な接続の場合には、パッドやランドなどの形状に接合層を形成する。   In the first step, the bonding layer may be formed in an appropriate shape according to the purpose of bonding between the substrates. For example, in the case of sealing, a bonding layer is formed in a frame shape. In the case of electrical connection, the bonding layer is formed in the shape of a pad or land.

第2のステップにおいて、第1の接合層と第2の接合層とを当接させて圧力をかけながら熱を加えると、AuSn共晶合金の融点は280℃、Snの融点は232℃であるが、その温度上昇過程で、AuとSnの相互拡散が生じ、AuSn,AuSn,AuSnといった合金が形成される。AuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内であるため、加熱を続けると、概ねAuSnが形成される。その合金の融点は309℃であるため、第2のステップにおける280℃未満では溶融せず、はみ出しを生ずることはない。 In the second step, when the first bonding layer and the second bonding layer are brought into contact with each other and heat is applied while applying pressure, the melting point of the AuSn eutectic alloy is 280 ° C., and the melting point of Sn is 232 ° C. However, interdiffusion between Au and Sn occurs during the temperature rise process, and alloys such as AuSn 4 , AuSn 2 , and AuSn are formed. Since the weight ratio of Au to Sn (Au: Sn) is in the range of 84:16 to 62:38, when heating is continued, AuSn is generally formed. Since the melting point of the alloy is 309 ° C., it does not melt and does not protrude beyond 280 ° C. in the second step.

第3のステップにおいて、加圧を第2のステップより小さくし、280℃以上に加熱すると、AuとAuSnの界面からAu−20wt%Snが液相として生じ、これが、第2のステップでの熱圧着時に接合層に生じていたボイドや隙間に流れて埋める。この溶融時には圧力を小さくしているので、はみ出しは生じない。第3のステップが終了し、冷却すると、封止が完了する。   In the third step, when the pressure is smaller than that in the second step and heated to 280 ° C. or higher, Au-20 wt% Sn is generated as a liquid phase from the interface between Au and AuSn, and this is the heat in the second step. It flows and fills in voids and gaps generated in the bonding layer during crimping. Since the pressure is reduced at the time of melting, no protrusion occurs. When the third step ends and cools, sealing is complete.

上記方法によれば、熱圧着時に生ずるAuSn合金のパターンからのはみ出しを抑制することができる。   According to the said method, the protrusion from the pattern of the AuSn alloy which arises at the time of thermocompression bonding can be suppressed.

また、本発明は、上記課題を解決するため、以下のように構成した電子部品の製造方法を提供する。   Moreover, in order to solve the said subject, this invention provides the manufacturing method of the electronic component comprised as follows.

電子部品の製造方法は、第1の基板に第1の接合層を形成し、第2の基板に前記第1の接合層より小さい面積を有する第2の接合層を形成する第1のステップと、前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、前記第1の接合層と前記第2の接合層との間に溶融層を生じる温度と圧力とを印加する第2のステップとを備える。前記第1のステップにおいて、前記第2の接合層と前記第2の基板との間に、前記第1の接合層より小さい面積を有する第3の接合層を形成する。前記第2のステップにおいて、前記第3の接合層が溶融しない。   The electronic component manufacturing method includes a first step of forming a first bonding layer on a first substrate and forming a second bonding layer having an area smaller than the first bonding layer on a second substrate. The first substrate and the second substrate are sandwiched between the first bonding layer and the second bonding layer so that the first bonding layer and the second bonding layer are in contact with each other. And a second step of applying a temperature and a pressure for generating a molten layer between the two. In the first step, a third bonding layer having an area smaller than that of the first bonding layer is formed between the second bonding layer and the second substrate. In the second step, the third bonding layer does not melt.

上記方法によれば、第2のステップにおいて、面積が大きい第1の接合層と、面積が小さい第2の接合層とが当接するので、第2の接合層が第1の接合面に当接する部分及びその近傍部分が溶融して、溶融層(例えば、溶融したはんだ)が形成される。溶融層は、第1及び第2の基板を挟持することによる圧着力により、第1の接合層と第2の接合層の間から押し出されるが、面積が大きい第1の接合層に沿って濡れ広がる。そのため、溶融層を凝集したりせず、はみ出しも生じさせずに、第1の基板と第2の基板を接合することができる。   According to the above method, in the second step, the first bonding layer having a large area and the second bonding layer having a small area are in contact with each other, so that the second bonding layer is in contact with the first bonding surface. The portion and its vicinity are melted to form a molten layer (eg, molten solder). The molten layer is pushed out from between the first bonding layer and the second bonding layer by the pressing force by sandwiching the first and second substrates, but wets along the first bonding layer having a large area. spread. Therefore, the first substrate and the second substrate can be joined without agglomerating the molten layer and without causing protrusion.

このように溶融しても、第3の接合層は溶融しない。そのため、第1の基板と第2の基板との間隔を、一定以上に保つことができる。   Even if it melts in this way, the third bonding layer does not melt. Therefore, the distance between the first substrate and the second substrate can be kept at a certain level or more.

したがって、接合層の形状や配置を適宜に選択することにより、第2のステップによる熱圧着時に、複雑な圧力コントロールや、圧力均一性を出すための装置上の改良等を施すことなく、より簡便な方法で、溶融層のはみ出しを抑制することができる。   Therefore, by appropriately selecting the shape and arrangement of the bonding layer, it is more convenient without performing complicated pressure control or improvement on the apparatus for achieving pressure uniformity during the thermocompression bonding in the second step. In this way, the overflow of the molten layer can be suppressed.

好ましくは、上記各方法の前記第2のステップにおいて、前記第1の基板と前記第2の基板との少なくとも一方を、柔軟性を有する部材を介して挟持する。   Preferably, in the second step of each of the above methods, at least one of the first substrate and the second substrate is sandwiched through a flexible member.

この場合、柔軟性を有する部材を介して基板全面に略均一な圧力を作用させ、その結果、接合も面内で均一にすることができる。熱圧着時の圧力のバラツキを抑制することができるため、基板を挟持する部材の平坦度を上げる精密加工や、基板厚みの面内バラツキを抑制するための加工等が不要となり、さらに簡便に面内の均一な接合が可能になる。   In this case, a substantially uniform pressure is applied to the entire surface of the substrate through the flexible member, and as a result, bonding can be made uniform in the surface. Because variations in pressure during thermocompression bonding can be suppressed, precision processing that increases the flatness of the members that sandwich the substrate and processing that suppresses in-plane variation in the substrate thickness are not required. The inside can be uniformly joined.

また、本発明は、上記方法で接合された電子部品を提供する。   Moreover, this invention provides the electronic component joined by the said method.

電子部品は、第1の基板と第2の基板が接合部を介して接合されたタイプのものである。前記接合部は、AuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内となるように、前記第1の基板にAuの第1の接合層を形成し、前記第2の基板にSnの第2の接合層を形成し、前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層が当接するように挟持して、200℃以上280℃未満の温度で熱圧着を行った後、前記第1の基板と前記第2の基板を、前記熱圧着を行ったときより加圧を小さくして、280℃以上521℃未満で熱処理することにより形成される。   The electronic component is of a type in which a first substrate and a second substrate are bonded via a bonding portion. The bonding portion is formed by forming a first bonding layer of Au on the first substrate so that a weight ratio of Au to Sn (Au: Sn) is in a range of 84:16 to 62:38, and A second bonding layer of Sn is formed on the second substrate, and the first substrate and the second substrate are sandwiched so that the first bonding layer and the second bonding layer are in contact with each other. After the thermocompression bonding at a temperature of 200 ° C. or more and less than 280 ° C., the first substrate and the second substrate are pressed at a pressure lower than that at the time of the thermocompression bonding, and 280 ° C. or more and 521 ° C. It is formed by heat treatment with less than.

接合層は基板間の接合目的に応じて、適宜な形状に形成すればよい。例えば、封止する場合には、枠状に接合層を形成する。電気的な接続の場合には、パッドやランドなどの形状に接合層を形成する。   The bonding layer may be formed in an appropriate shape according to the purpose of bonding between the substrates. For example, in the case of sealing, a bonding layer is formed in a frame shape. In the case of electrical connection, the bonding layer is formed in the shape of a pad or land.

第1の接合層と第2の接合層とを当接させて圧力をかけながら熱を加えると、AuSn共晶合金の融点は280℃、Snの融点は232℃であるが、その温度上昇過程で、AuとSnの相互拡散が生じ、AuSn,AuSn,AuSnといった合金が形成される。AuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内であるため、加熱を続けると、概ねAuSnが形成される。その合金の融点は309℃であるため、熱圧着を行うときの280℃未満の温度では溶融せず、はみ出しを生ずることはない。 When heat is applied while the first bonding layer and the second bonding layer are brought into contact with each other and pressure is applied, the melting point of the AuSn eutectic alloy is 280 ° C., and the melting point of Sn is 232 ° C. Thus, mutual diffusion of Au and Sn occurs, and an alloy such as AuSn 4 , AuSn 2 , and AuSn is formed. Since the weight ratio of Au to Sn (Au: Sn) is in the range of 84:16 to 62:38, when heating is continued, AuSn is generally formed. Since the melting point of the alloy is 309 ° C., it does not melt at a temperature lower than 280 ° C. when thermocompression bonding is performed, and no protrusion occurs.

加圧を熱圧着時より小さくし、280℃以上に加熱すると、AuとAuSnの界面からAu−20wt%Snが液相として生じ、これが、熱圧着時に接合層に生じていたボイドや隙間に流れて埋める。この溶融時には圧力がかからないため、はみ出しは生じない。その後、冷却すると、封止が完了する。   When the pressure is made smaller than that at the time of thermocompression bonding and heated to 280 ° C. or higher, Au-20 wt% Sn is generated as a liquid phase from the interface between Au and AuSn, and this flows into the voids and gaps generated in the bonding layer during thermocompression bonding. And fill. Since no pressure is applied at the time of melting, no protrusion occurs. Then, when it cools, sealing is completed.

したがって、熱圧着時に生ずるAuSn合金のパターンからのはみ出しを抑制した電子部品を提供することができる。   Therefore, it is possible to provide an electronic component that suppresses the protrusion of the AuSn alloy pattern that occurs during thermocompression bonding.

また、本発明は、以下の構成の電子部品を提供する。   Moreover, this invention provides the electronic component of the following structures.

電子部品は、第1の基板と第2の基板が接合部を介して接合されたタイプのものである。前記接合部は、前記第1の基板に第1の接合層を形成し、前記第2の基板に前記第1の接合層より小さい面積を有する第2の接合層を形成し、前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、前記第1の接合層と前記第2の接合層との間に溶融層を生じる温度と圧力とを印加する熱圧着により形成される。前記第2の接合層と前記第2の基板との間に、前記第1の接合層より小さい面積を有し、前記熱圧着を行うときに溶融しない第3の接合層が形成される。   The electronic component is of a type in which a first substrate and a second substrate are bonded via a bonding portion. The bonding portion forms a first bonding layer on the first substrate, forms a second bonding layer having an area smaller than the first bonding layer on the second substrate, and The substrate and the second substrate are sandwiched so that the first bonding layer and the second bonding layer are in contact with each other, and are melted between the first bonding layer and the second bonding layer. It is formed by thermocompression applying the temperature and pressure that produces the layer. A third bonding layer that has an area smaller than that of the first bonding layer and that does not melt when the thermocompression bonding is performed is formed between the second bonding layer and the second substrate.

上記構成において、熱圧着時に、面積が大きい第1の接合層と、面積が小さい第2の接合層とが当接するので、第2の接合層が第1の接合面に当接する部分及びその近傍部分が溶融して、溶融層(例えば、溶融したはんだ)が形成される。溶融層は、第1及び第2の基板を挟持することによる圧着力により、第1の接合層と第2の接合層の間から押し出されるが、面積が大きい第1の接合層に沿って濡れ広がる。そのため、溶融層を凝集したりせず、はみ出しも生じさせずに、第1の基板と第2の基板を接合することができる。   In the above configuration, since the first bonding layer having a large area and the second bonding layer having a small area are in contact with each other at the time of thermocompression bonding, a portion where the second bonding layer is in contact with the first bonding surface and the vicinity thereof. The portion melts to form a molten layer (eg, molten solder). The molten layer is pushed out from between the first bonding layer and the second bonding layer by the pressing force by sandwiching the first and second substrates, but wets along the first bonding layer having a large area. spread. Therefore, the first substrate and the second substrate can be joined without agglomerating the molten layer and without causing protrusion.

このように溶融しても、第3の接合層は溶融しない。そのため、第1の基板と第2の基板との間隔を、一定以上に保つことができる。   Even if it melts in this way, the third bonding layer does not melt. Therefore, the distance between the first substrate and the second substrate can be kept at a certain level or more.

したがって、接合層の形状や配置を適宜に選択することにより、熱圧着時に、複雑な圧力コントロールや、圧力均一性を出すための装置上の改良等を施すことなく、より簡便な方法で、溶融層のはみ出しを抑制することができる。   Therefore, by appropriately selecting the shape and arrangement of the bonding layer, it is possible to perform melting by a simpler method without performing complicated pressure control or improvement on the apparatus for producing pressure uniformity during thermocompression bonding. The protrusion of the layer can be suppressed.

好ましくは、上記各構成において、前記熱圧着を行うときに、前記第1の基板と前記第2の基板との少なくとも一方を、柔軟性を有する部材を介して挟持する。   Preferably, in each of the above-described configurations, when the thermocompression bonding is performed, at least one of the first substrate and the second substrate is sandwiched via a flexible member.

この場合、柔軟性を有する部材を介して基板全面に略均一な圧力を作用させ、その結果、接合も面内で均一にすることができる。熱圧着時の圧力のバラツキを抑制することができるため、基板を挟持する部材の平坦度を上げる精密加工や、基板厚みの面内バラツキを抑制するための加工等が不要となり、さらに簡便に面内の均一な接合が可能になる。   In this case, a substantially uniform pressure is applied to the entire surface of the substrate through the flexible member, and as a result, bonding can be made uniform in the surface. Because variations in pressure during thermocompression bonding can be suppressed, precision processing that increases the flatness of the members that sandwich the substrate and processing that suppresses in-plane variation in the substrate thickness are not required. The inside can be uniformly joined.

本発明の電子部品の製造方法及びそれを用いた電子部品によれば、溶融層のはみ出しを抑制することができる。   According to the method for manufacturing an electronic component and the electronic component using the same according to the present invention, it is possible to prevent the molten layer from protruding.

以下、本発明の実施の形態としての実施例を、図1〜図14を参照しながら説明する。   Examples of the present invention will be described below with reference to FIGS.

(実施例1)
圧電薄膜振動子(ダイヤフラムタイプ)を用いたBAW(バルク弾性波)デバイスについて説明する。ただし、中空形成が必要で、かつ、封止が必要とされる素子、例えばSAW(弾性表面波)デバイス、可動部を有するMEMSデバイスなどにも適用可能である。
Example 1
A BAW (bulk elastic wave) device using a piezoelectric thin film vibrator (diaphragm type) will be described. However, the present invention can also be applied to elements that require hollow formation and that need to be sealed, such as SAW (surface acoustic wave) devices and MEMS devices having movable parts.

図1に示すように、BAWデバイス10は、空洞11xを有するSi基板11に支持された絶縁膜13のダイヤフラム上に、下部電極14、圧電薄膜16、上部電極18を順次形成し、その上下電極14,18間にて圧電共振させる素子である。各電極14,18には、それぞれバンプ15,19が接続されている。共振特性は、電極14,18の膜厚や形状、圧電薄膜16の厚みなどによって制御できる。BAW素子10は、共振子素子を圧電振動させるため、振動を阻害しないよう、中空部が必要となる。また、圧電薄膜16が湿度により吸湿してその重量が変化すると、振動特性が変化して不具合を生じるため、気密封止が必要とされる。そのため、Si基板表面11a側に蓋ガラス基板20が配置され、外縁に沿って共振子素子を取り囲むように封止枠17,28によって接合され、封止される。   As shown in FIG. 1, the BAW device 10 sequentially forms a lower electrode 14, a piezoelectric thin film 16, and an upper electrode 18 on a diaphragm of an insulating film 13 supported by a Si substrate 11 having a cavity 11x. This is an element that causes piezoelectric resonance between 14 and 18. Bumps 15 and 19 are connected to the electrodes 14 and 18, respectively. The resonance characteristics can be controlled by the film thickness and shape of the electrodes 14 and 18 and the thickness of the piezoelectric thin film 16. Since the BAW element 10 piezoelectrically vibrates the resonator element, a hollow portion is required so as not to inhibit the vibration. In addition, when the piezoelectric thin film 16 absorbs moisture due to humidity and its weight changes, the vibration characteristics change to cause a problem, so that hermetic sealing is required. Therefore, the lid glass substrate 20 is disposed on the Si substrate surface 11a side, and is joined and sealed by the sealing frames 17 and 28 so as to surround the resonator element along the outer edge.

蓋ガラス基板20は、Si基板11と対向する側の面にランド26,27が形成され、反対側の面には外部に露出する外部電極22,23が形成されている。ランド26,27と外部電極22,23は、蓋ガラス基板20を貫通する貫通穴に形成されたスルーホール24,25の両端に、それぞれ接続されている。ランド26,27は、Si基板11のバンプ15,19と接合される。また、そのSi基板裏面11bにも裏ガラス基板30を接合し、ダイヤフラム部を封止している。これらの3枚の基板11,20,30の接合を集合基板(ウェハ)状態で実施し、接合後にダイシングすることで、小型のチップサイズパッケージが得られる。   The lid glass substrate 20 has lands 26 and 27 formed on the surface facing the Si substrate 11 and external electrodes 22 and 23 exposed to the outside on the opposite surface. The lands 26, 27 and the external electrodes 22, 23 are connected to both ends of through holes 24, 25 formed in through holes that penetrate the lid glass substrate 20, respectively. The lands 26 and 27 are bonded to the bumps 15 and 19 of the Si substrate 11. Further, the back glass substrate 30 is also bonded to the Si substrate back surface 11b, and the diaphragm portion is sealed. By joining these three substrates 11, 20, and 30 in a collective substrate (wafer) state and dicing after the joining, a small chip size package can be obtained.

なお、Si基板裏面には圧電薄膜が露出していないため、気密封止が必要でない場合もあり、その場合には、裏ガラス基板の代りに樹脂基板を用い、樹脂接合して封止してもよい。   In addition, since the piezoelectric thin film is not exposed on the back surface of the Si substrate, airtight sealing may not be necessary. In that case, a resin substrate is used instead of the back glass substrate, and the resin is bonded and sealed. Also good.

次に、蓋ガラス基板20とSi基板表面11aとを接合し封止をするための、はんだ形成と封止工程について、図2〜図6を参照しながら説明する。裏ガラス基板30とSi基板裏面11bとの接合についても、同様の工程を用いて接合してもよい。   Next, solder formation and a sealing process for bonding and sealing the lid glass substrate 20 and the Si substrate surface 11a will be described with reference to FIGS. The bonding of the back glass substrate 30 and the Si substrate back surface 11b may also be performed using the same process.

(工程1)図2に示すように、機能素子であるBAW共振子素子(以下、「共振子素子」という。)が形成されたSiウェハ40の片面41に、接合パターン42を形成する。   (Step 1) As shown in FIG. 2, a bonding pattern 42 is formed on one surface 41 of a Si wafer 40 on which a BAW resonator element (hereinafter referred to as “resonator element”), which is a functional element, is formed.

図2(a)に示したように、Siウェハ40の片面41に、共振子素子を形成するとともに、共振子素子の上下電極からの電極取り出しをするためのパッド15,19と封止枠17を形成する。封止枠17は、共振子素子とパッド15,19を取囲むように形成する。なお、封止枠17を電気的に接地させるために、共振子素子の接地端子と封止枠17が電気的に接続されるように配線を引き回している。機能素子は、可動部を有する素子など中空部を要する素子であれば、BAWに限定されない。無論、ウェハ材質も半導体のSiウェハに限定されず、圧電ウェハ、絶縁体ウェハなどであってもよい。   As shown in FIG. 2A, the resonator element is formed on one surface 41 of the Si wafer 40 and the pads 15 and 19 and the sealing frame 17 for taking out the electrodes from the upper and lower electrodes of the resonator element are formed. Form. The sealing frame 17 is formed so as to surround the resonator element and the pads 15 and 19. In order to electrically ground the sealing frame 17, wiring is routed so that the ground terminal of the resonator element and the sealing frame 17 are electrically connected. The functional element is not limited to BAW as long as it is an element that requires a hollow part, such as an element having a movable part. Of course, the wafer material is not limited to a semiconductor Si wafer, and may be a piezoelectric wafer, an insulator wafer, or the like.

封止枠17の寸法は、ここでは、幅0.03mmとし、封止枠17の外形寸法を1.8×1.4mmとし、コーナー部は内Rを0.03mmとした。   Here, the dimensions of the sealing frame 17 are 0.03 mm in width, the outer dimension of the sealing frame 17 is 1.8 × 1.4 mm, and the corner portion has an inner R of 0.03 mm.

この寸法の封止枠17、パッド15,19のレジストパターンをフォトレジスト法にて形成し、次いで、図2(b)に示すように、Siウェハ40の片面41に、接合パターン42の第1層43としてTi、第2層44としてNi、第3層45としてAuを順次蒸着し、最後に、レジストを有機溶剤で除去することで、Ti/Ni/Auの枠17のパターンを形成した。このような蒸着リフトオフ法以外の方法、例えば、メタルマスク蒸着法、電解メッキ法、無電解メッキ法などを用いてもよい。   A resist pattern of the sealing frame 17 and the pads 15 and 19 having the dimensions is formed by a photoresist method, and then, as shown in FIG. 2B, the first bonding pattern 42 is formed on one surface 41 of the Si wafer 40. Ti is deposited as the layer 43, Ni is deposited as the second layer 44, and Au is deposited as the third layer 45. Finally, the resist is removed with an organic solvent to form a pattern of the Ti / Ni / Au frame 17. A method other than such a vapor deposition lift-off method, for example, a metal mask vapor deposition method, an electrolytic plating method, an electroless plating method, or the like may be used.

各金属層43〜45の膜厚は、第1層43のTiを0.05μm、第2層44のNiを0.3μm、第3層45のAuを2.3μmとした。ここでのTiは密着性を確保するための層であって、0.005μm〜0.5μm程度でよい。また、材質も、NiCr,Crなどであってもよい。NiはTiのはんだ中への拡散を抑止するバリアメタルであり、Ptなどであってもよく、Tiの膜厚が大きい時は、Ti自身がバリア性を有するため、Niはなくても良い。Auは、後述する蓋ガラス基板20に形成されたSnと合金を形成して接合合金となるが、その合金組成が、Au−29wt%Sn(Au−20wt%Sn共晶点とδ相の中間)になるように、その膜厚を設定した。   The thicknesses of the metal layers 43 to 45 were set such that the Ti of the first layer 43 was 0.05 μm, the Ni of the second layer 44 was 0.3 μm, and the Au of the third layer 45 was 2.3 μm. Ti here is a layer for ensuring adhesion, and may be about 0.005 μm to 0.5 μm. The material may also be NiCr, Cr, or the like. Ni is a barrier metal that suppresses diffusion of Ti into the solder, and may be Pt or the like. When the film thickness of Ti is large, Ti itself has a barrier property, so Ni may be omitted. Au forms an alloy by forming an alloy with Sn formed on the lid glass substrate 20 to be described later, and the alloy composition is intermediate between Au-29 wt% Sn (Au-20 wt% Sn eutectic point and δ phase). ) To set the film thickness.

共振子素子からの電極取り出し部であるパッド15,19として、封止枠17と同じの膜厚を有する直径150μmのパッド15,19を同時に形成した。   As the pads 15 and 19 that are electrode extraction portions from the resonator element, the pads 15 and 19 having the same film thickness as the sealing frame 17 and a diameter of 150 μm were formed at the same time.

(工程2)図3に示すように、蓋ガラス基板20となる耐熱ガラスの蓋ガラスウェハ50の接合面51に、接合パターン52を形成する。   (Step 2) As shown in FIG. 3, a bonding pattern 52 is formed on a bonding surface 51 of a heat-resistant glass lid glass wafer 50 to be the lid glass substrate 20.

蓋ガラスウェハ50には、サンドブラストにより貫通穴を形成し、接合面51から側壁部を通じて外部端子部に至るめっき用給電膜を形成したのち、電解めっきにてランド、スルーホール、外部電極まで金属膜を形成した。その金属膜は、Ti/Cu/Ni/Auとした。   In the lid glass wafer 50, a through-hole is formed by sandblasting, a plating power supply film extending from the joint surface 51 to the external terminal portion through the side wall portion is formed, and then a metal film is formed up to the land, through-hole, and external electrode by electrolytic plating. Formed. The metal film was Ti / Cu / Ni / Au.

図3(a)に示すように、ウェハ50の接合面51側には、(工程1)で形成されたSiウェハ40に対応した封止枠28やパッド接合用バンプ(ランド)26,27の金属膜を形成した。ランド26,27はスルーホール(直径100mm)を取り囲むリング形状に形成した。図3(b)に示すように、それらの金属膜(接合パターン)52は、蒸着リフトオフ法で、第1層53のTi、第2層54のNi、第3層55のSnを順次成膜した。   As shown in FIG. 3A, on the bonding surface 51 side of the wafer 50, the sealing frame 28 corresponding to the Si wafer 40 formed in (Step 1) and pad bonding bumps (lands) 26, 27 are formed. A metal film was formed. The lands 26 and 27 were formed in a ring shape surrounding a through hole (diameter 100 mm). As shown in FIG. 3B, these metal films (bonding patterns) 52 are formed by sequentially depositing Ti of the first layer 53, Ni of the second layer 54, and Sn of the third layer 55 by the vapor deposition lift-off method. did.

各層53〜55の膜厚は、第1層53のTiを0.05μm、第2層54のNiを0.3μm、第3層55のSnを2.7μmとした。ここでのTiは密着性を確保するための層であって0.005〜0.5μm程度でよく、また、材質もNiCr,Crなどであってもよい。NiはTiのはんだ中への拡散を抑止するバリアメタルであり、Ptなどであってもよく、Tiの膜厚が大きい時は、Ti自身がバリア性を有するため、Niでなくてもよい。第3層55のSnは、Siウェハ40に形成された第3層45のAuと合金を形成して接合合金となるが、その組成が、Au−29wt%Sn(Au−20wt%Sn共晶点とδ相の中間)になるようにその膜厚を設定した。   The thicknesses of the layers 53 to 55 were 0.05 μm for Ti of the first layer 53, 0.3 μm for Ni for the second layer 54, and 2.7 μm for Sn for the third layer 55. Here, Ti is a layer for ensuring adhesion, and may be about 0.005 to 0.5 μm, and the material may be NiCr, Cr, or the like. Ni is a barrier metal that suppresses the diffusion of Ti into the solder, and may be Pt or the like. When the film thickness of Ti is large, Ti itself has a barrier property, so it may not be Ni. Sn in the third layer 55 forms a bonding alloy by forming an alloy with the Au in the third layer 45 formed on the Si wafer 40, and the composition thereof is Au-29 wt% Sn (Au-20 wt% Sn eutectic). The film thickness was set so as to be between the point and the δ phase.

ここでは蓋ガラスウェハ50は、接合されるSiウェハ40と同じ線膨張係数を有する材質であれば、耐熱ガラスに限定されず、Siなどであってもよい。   Here, the lid glass wafer 50 is not limited to heat-resistant glass as long as it is a material having the same linear expansion coefficient as the Si wafer 40 to be bonded, and may be Si or the like.

(工程3)図4に示すように、Siウェハ40と蓋ガラスウェハ50をアライメントする。   (Step 3) As shown in FIG. 4, the Si wafer 40 and the lid glass wafer 50 are aligned.

それぞれに形成された封止枠の接合層、バンプ部(バンプとランド)が接合されるよう位置合せし、保持治具(不図示)で固定する。位置合わせには、蓋ガラスウェハ50を透過して見えるSiウェハ40に形成されたアライメントマーク(不図示)と、蓋ガラスウェハ50に形成されたアライメントマーク(不図示)を画像認識などの方法でアライメントした後、保持する治具にて固定した。   Alignment is performed so that the bonding layers and bump portions (bumps and lands) of the sealing frames formed on each of them are bonded, and they are fixed with a holding jig (not shown). For alignment, an alignment mark (not shown) formed on the Si wafer 40 that can be seen through the lid glass wafer 50 and an alignment mark (not shown) formed on the lid glass wafer 50 are obtained by a method such as image recognition. After alignment, it was fixed with a holding jig.

(工程4)図5に示すように、Siウェハ40と蓋ガラスウェハ50を加圧しながら加熱する。   (Step 4) As shown in FIG. 5, the Si wafer 40 and the lid glass wafer 50 are heated while being pressurized.

まず、保持治具で固定されたSiウェハ40と蓋ガラスウェハ50を熱圧着装置にロードする。熱圧着装置は、図5(a)に示すように、ヒータステージ2とヒータヘッド6があって加熱でき、かつ、ステージ2とヘッド6間にウェハ40,50を挟み、圧力を加えることができ、その熱圧着が、不活性雰囲気や真空中で可能となる装置である。   First, the Si wafer 40 and the lid glass wafer 50 fixed by the holding jig are loaded into the thermocompression bonding apparatus. As shown in FIG. 5A, the thermocompression bonding apparatus has a heater stage 2 and a heater head 6 and can be heated, and wafers 40 and 50 can be sandwiched between the stage 2 and the head 6 to apply pressure. The thermocompression bonding is possible in an inert atmosphere or vacuum.

熱圧着装置で、ステージ2上に保持治具で固定されたウェハ40,50をロードし、そのウェハ40,50上に厚み0.5mmのフッ素樹脂シート4を載置し、Nを装置内に導入して不活性雰囲気にした後、上からヘッド6を当接させて荷重を加えた。この荷重により、Siウェハ40側に形成された第3層45のAuと、蓋ガラスウェハ50側に形成された第3層55のSnを当接させた。なお、Siウェハ40と蓋ガラスウェハ50の高さばらつき等により、Siウェハ40側に形成された第3層45のAuと、蓋ガラスウェハ50側の第3層55のSnとが部分的に当接していない箇所が発生する可能性もある。図5(a)の右側の接合パターンはそのような状態を示している。 With a thermocompression bonding apparatus, wafers 40 and 50 fixed on a stage 2 with a holding jig are loaded, a fluororesin sheet 4 having a thickness of 0.5 mm is placed on the wafers 40 and 50, and N 2 is placed inside the apparatus. Then, the inert atmosphere was introduced, and then the head 6 was brought into contact with the load from above to apply a load. By this load, Au of the third layer 45 formed on the Si wafer 40 side and Sn of the third layer 55 formed on the lid glass wafer 50 side were brought into contact with each other. In addition, due to the height variation of the Si wafer 40 and the lid glass wafer 50, Au of the third layer 45 formed on the Si wafer 40 side and Sn of the third layer 55 on the lid glass wafer 50 side are partially. There is a possibility that a non-contact portion may occur. The bonding pattern on the right side of FIG. 5 (a) shows such a state.

ここで、厚み0.5mmのフッ素樹脂シート4を用いることにより、ウェハ40,50全面で、圧力均一性が向上し、ウェハ40,50全面において、Siウェハ40側の第3層45のAuと、蓋ガラスウェハ50側の第3層55のSnとを当接させることができる。圧力均一性を向上させる別の方策として、ヒータステージ2とヒータヘッド6の平坦性を上げ、かつ、ウェハ40,50自身の厚みの面内バラツキを小さくする方法もあるが、費用が高価になる上、ヒータステージ2やヒータヘッド6が熱で歪んだり、作業中にキズが付いたりと、製造上の問題が多い。それに比べ、フッ素樹脂シートは安価であり、装置やウェハ自体の公差を許容できる優れた方法である。   Here, by using the fluororesin sheet 4 having a thickness of 0.5 mm, the pressure uniformity is improved over the entire surfaces of the wafers 40 and 50, and Au and the third layer 45 on the Si wafer 40 side over the entire surfaces of the wafers 40 and 50. The Sn of the third layer 55 on the lid glass wafer 50 side can be brought into contact. As another measure for improving the pressure uniformity, there is a method of increasing the flatness of the heater stage 2 and the heater head 6 and reducing the in-plane variation of the thickness of the wafers 40 and 50 themselves, but the cost becomes high. In addition, there are many manufacturing problems such as the heater stage 2 and the heater head 6 being distorted by heat or being scratched during work. In comparison, the fluororesin sheet is inexpensive and is an excellent method that can tolerate tolerances of the apparatus and the wafer itself.

ここでは、柔軟性を有する部材として耐熱性を考慮に入れてフッ素樹脂シートを用いたが、フッ素樹脂シート以外にも圧力が均一になるようなものであれば、ゴム系(例えば、シリコンゴムやバイトンゴム)、この熱圧着温度で軟化する金属やガラスの板、あるいはガラス繊維を樹脂材料で固めたコンポジット材料等であってもよく、無論、厚み0.5mm以外であってもよい。また、表面に凸凹を持たせて変形しやすくしたりしてもよい。凸凹の形状としては、円錐、角錐、円柱、角柱、半球などをシート上に配列させると、圧力均一性が向上したりする。   Here, the fluororesin sheet is used as a flexible member in consideration of heat resistance. However, other than the fluororesin sheet, a rubber-based material (for example, silicon rubber or Viton rubber), a metal or glass plate that softens at this thermocompression bonding temperature, or a composite material in which glass fibers are hardened with a resin material may be used. Of course, the thickness may be other than 0.5 mm. Further, the surface may be uneven to facilitate deformation. As the uneven shape, when a cone, a pyramid, a cylinder, a prism, a hemisphere, or the like is arranged on a sheet, the pressure uniformity is improved.

雰囲気は、接合金属の酸化が防げれば、N,Arなどのガス雰囲気や真空雰囲気、あるいは還元雰囲気であってもよい。 The atmosphere may be a gas atmosphere such as N 2 or Ar, a vacuum atmosphere, or a reducing atmosphere as long as oxidation of the bonding metal can be prevented.

また、荷重は、直径100mmのウェハ40,50を2000Nで加圧するように設定したが、ウェハ40,50が割れない程度でウェハ40,50同士を密着させることができる荷重であれば、これより大きくても、小さくてもよい。なお、荷重が大きい方が固相拡散時に生ずるボイドなどを無くせる場合もある。   Further, the load is set so that the wafers 40 and 50 having a diameter of 100 mm are pressurized with 2000 N. However, if the load allows the wafers 40 and 50 to be in close contact with each other without causing the wafers 40 and 50 to break, It can be large or small. In some cases, a larger load can eliminate voids generated during solid phase diffusion.

次いで、240℃まで、30℃/minの昇温速度で加熱する。この昇温過程でSiウェハ40側に形成された第3層45のAuと蓋ガラスウェハ50側に形成された第3層55のSnの当接部において、相互に固相拡散が生じ、AuとSnの界面にAuSn,AuSn,AuSnが形成され、成長していき、最終的にAuSnとAuSnが中間層として形成される。図7の状態図に示すように、Au−90wt%Snの共晶点は219℃であるが、昇温過程で219℃まで達したときには、固相拡散によりAuSnやAuSnが形成されているため、この昇温過程では、AuやSnは溶融せず、それらの合金の液相も生じない。それゆえ、熱圧着時にはんだが溶融して流れ出したり、はみ出したはんだが凝集したりすることがない。 Subsequently, it heats to 240 degreeC with the temperature increase rate of 30 degrees C / min. In this temperature raising process, solid phase diffusion occurs between the Au contact portion of the third layer 45 formed on the Si wafer 40 side and the Sn contact portion of the third layer 55 formed on the lid glass wafer 50 side. AuSn 4 , AuSn 2 , and AuSn are formed and grown at the interface between Sn and Sn, and finally AuSn and AuSn 2 are formed as an intermediate layer. As shown in the phase diagram of FIG. 7, the eutectic point of Au-90 wt% Sn is 219 ° C., but when it reaches 219 ° C. during the temperature rising process, AuSn 2 and AuSn are formed by solid phase diffusion. Therefore, in this temperature rising process, Au and Sn are not melted, and the liquid phase of those alloys is not generated. Therefore, the solder does not melt and flow out at the time of thermocompression bonding, and the protruding solder does not aggregate.

なお、本ステップにおいては、固相拡散であるため、例えば図5(b)に示すように、封止枠全周が均一に当接せず、固相拡散されていない場合もあり、この時点では、未接合部位57が残り、封止できていない部分もありうる。   In this step, since it is solid phase diffusion, for example, as shown in FIG. 5B, the entire circumference of the sealing frame may not contact evenly and may not be solid phase diffused. Then, there may be a portion where the unbonded portion 57 remains and cannot be sealed.

また、240℃まで昇温したが、ここに記載したメカニズムが可能ならば、その昇温速度や到達温度は、これに限定されない。ただし、到達温度が低いと固相拡散による合金相の成長が遅いため、一般には、200℃以上が望ましい。一方で、280℃を超えると再溶融をするため、実質上275℃以下の到達温度とすることが必要である。また、昇温速度が大きいと固相拡散が十分進む前に温度が高くなり、SnとAuSnの界面から219℃で液相が生じ、圧力によって液相成分がはみ出し、また凝集したりしてしまう。そのため、その昇温速度も適正化する必要がある。 Moreover, although it heated up to 240 degreeC, if the mechanism described here is possible, the temperature increase rate and ultimate temperature will not be limited to this. However, since the growth of the alloy phase by solid phase diffusion is slow when the ultimate temperature is low, generally 200 ° C. or higher is desirable. On the other hand, if it exceeds 280 ° C., it will be remelted, so it is necessary to make the temperature substantially below 275 ° C. In addition, if the rate of temperature rise is high, the temperature rises before solid phase diffusion sufficiently proceeds, a liquid phase is generated at 219 ° C. from the interface between Sn and AuSn 4 , and the liquid phase component protrudes and aggregates due to pressure. End up. Therefore, it is necessary to optimize the heating rate.

(工程5)図6に示すように、加圧をゼロにし、温度をAu−20wt%Snの融点以上にし、その後冷却する。   (Step 5) As shown in FIG. 6, the pressure is set to zero, the temperature is set to the melting point of Au-20 wt% Sn or more, and then cooled.

ウェハ40,50にかかる加圧(荷重)を小さくし、あるいは、ゼロにし、その後、Au−20wt%Snの融点(280℃)を超える温度にする。ここでは、図6(a)に示すように、ヒータヘッド6を上昇させてウェハ40,50にかかる荷重をゼロにし、ヒータステージ2の表面温度のバラツキが±10℃あるため、余裕をみて、300℃まで加熱した。300℃に到達後、ヒータ2を冷却する。   The pressure (load) applied to the wafers 40 and 50 is reduced or zero, and then the temperature exceeds the melting point (280 ° C.) of Au-20 wt% Sn. Here, as shown in FIG. 6 (a), the heater head 6 is raised so that the load applied to the wafers 40 and 50 becomes zero, and the variation in the surface temperature of the heater stage 2 is ± 10 ° C. Heated to 300 ° C. After reaching 300 ° C., the heater 2 is cooled.

ここで300℃に加熱することにより、前工程で形成された、AuSnやAuSnとパターン上に残っているAuとが相互に反応して液相部を形成する。その液相は、先の熱圧着時では接合しなかった部位57に流れ、図6(b)に示すように、未接合部57が接合される。これにより、封止枠全周が接合され、封止される。また、荷重がゼロになっており、溶融成分が封止枠から流れ出してはみ出したりすることがない。また、圧着による潰れがないので、はんだ接合部の厚みが成膜時の厚みと概ね同等にでき、共振子素子の振動空問を確保できる。同様に、バンプ部も接合され導通を確実なものにすると共に、スルーホールの周囲が接合されるので、スルーホールから素子を封止できる。なお、荷重をゼロにしなくても(工程4)より小さくすることで、溶融成分の封止枠からのはみ出しや封止枠の潰れを抑制することができる。 Here, by heating to 300 ° C., AuSn or AuSn 2 formed in the previous step reacts with Au remaining on the pattern to form a liquid phase part. The liquid phase flows to the portion 57 that was not joined at the time of the previous thermocompression bonding, and the unjoined portion 57 is joined as shown in FIG. As a result, the entire circumference of the sealing frame is joined and sealed. In addition, the load is zero, and the molten component does not flow out of the sealing frame. In addition, since there is no crushing due to crimping, the thickness of the solder joint can be made substantially equal to the thickness at the time of film formation, and the vibration problem of the resonator element can be secured. Similarly, the bump portion is also bonded to ensure conduction, and the periphery of the through hole is bonded, so that the element can be sealed from the through hole. In addition, even if it does not make a load zero, by making smaller than (process 4), the protrusion of the fusion | melting component from the sealing frame and the collapse of a sealing frame can be suppressed.

なお、ここで生じた液相の成分は、成膜されたAuとSnの組成比であり、Au−29wt%Sn(Au−20wt%Sn共晶点とδ相の中間)程度になる。なお、本工程でバリアとして形成したNiもAuSn液相中に一部溶食され、実際には接合合金は、Niをわずかに含むAuSn合金となっているものの、接合強度・信頼性は十分確保でき、不具合はない。   The component of the liquid phase generated here is the composition ratio of the deposited Au and Sn, and is about Au-29 wt% Sn (intermediate between Au-20 wt% Sn eutectic point and δ phase). In addition, Ni formed as a barrier in this process is also partially eroded in the AuSn liquid phase, and although the bonding alloy is actually an AuSn alloy containing a slight amount of Ni, sufficient bonding strength and reliability are ensured. Yes, there are no defects.

以上の(工程1)〜(工程5)により、BAW素子が形成されたSiウェハ表面11aと蓋ガラスウェハ50とをウェハ状態で接合し封止した。同様の方法にてSiウェハ裏面11bも裏ガラス30と接合し封止した後、ダイシングして、BAWデバイスを形成した。次いで、封止や電気特性の検査を行なうため、BAWデバイスをチャンバー内で減圧し、減圧した状態でフロリナート(表面張力の小さい不活性液体)に浸漬し、浸漬した状態でフロリナートの液体の圧力を上昇させた。これにより、封止が不完全なものは、BAWデバイス内にフロリナートが侵入し、共振子素子に付着することで電気特性が変動し、劣化した状態になる。そうしたBAWデバイスの電気特性を測定することで、特性と封止の検査を行なった。このようにして、高い信頼性を有し、小型のBAWデバイスを得ることができる。   Through the above (Step 1) to (Step 5), the Si wafer surface 11a on which the BAW element was formed and the lid glass wafer 50 were bonded and sealed in the wafer state. In the same manner, the Si wafer back surface 11b was bonded to the back glass 30 and sealed, and then diced to form a BAW device. Next, in order to perform sealing and electrical property inspection, the BAW device is depressurized in the chamber, immersed in Fluorinert (an inert liquid having a small surface tension) in a depressurized state, and the pressure of the Fluorinert liquid is immersed in the immersed state. Raised. As a result, when the sealing is incomplete, the fluorinate penetrates into the BAW device and adheres to the resonator element, resulting in a deteriorated electrical characteristic. By measuring the electrical characteristics of such BAW devices, the characteristics and sealing were inspected. In this way, a small BAW device with high reliability can be obtained.

実施例1の作用・効果は、次のとおりである。   The operations and effects of Example 1 are as follows.

第1に、はみ出しの発生を抑制できる。すなわち、AuSnはんだが溶融するときには加圧しておらず、はんだがはみ出さない。そのため、ショート不良などを生じさせたり、後のダイシング工程への悪影響を与えたりするなどの不具合が生じないので、不良が低減する。   First, the occurrence of protrusion can be suppressed. That is, when AuSn solder is melted, no pressure is applied and the solder does not protrude. For this reason, no defects such as a short circuit defect or an adverse effect on the subsequent dicing process occur, and the defects are reduced.

第2に、ウェハ面内の均一な加圧ができ、封止不良が生じにくい。すなわち、柔軟性を有する材料でウェハ面内の均一な荷重ができ、装置価格やウェハ価格を上げることなく、安価に、低温での圧着時に面内を概ね均一に固相拡散させることができる。それゆえ、未圧着部位が少ないため、後の溶融接合を行った後の封止不良が低減できる。   Second, uniform pressurization within the wafer surface can be achieved, and sealing failure is unlikely to occur. In other words, a uniform material can be applied in the wafer surface with a flexible material, and the surface can be substantially uniformly solid-phase diffused at a low temperature and at a low pressure without increasing the apparatus price or wafer price. Therefore, since there are few uncompressed parts, the sealing failure after performing the subsequent fusion bonding can be reduced.

第3に、小型化でき、さらに生産性も向上する。すなわち、はみ出しの発生を抑制できるので、枠と枠の間の距離や枠とバンプや配線パターンとの間隔を小さくでき、素子の小型化に寄与できる。さらに、小型化することで、ウェハからの取り個数を増加させることができ、生産性が向上する。   Third, the size can be reduced, and the productivity is improved. That is, since the occurrence of protrusion can be suppressed, the distance between the frames and the distance between the frames and the bumps and the wiring pattern can be reduced, which contributes to the miniaturization of the element. Furthermore, by reducing the size, the number of wafers taken can be increased, and productivity is improved.

第4に、振動空間を確保できる。すなわち、接合はんだ厚み(高さ)が成膜値とほぼ同等になり、素子の振動空間を十分に確保できる。   Fourth, a vibration space can be secured. That is, the bonding solder thickness (height) is substantially equal to the film formation value, and a sufficient vibration space can be secured.

(実施例2)
実施例1と同じ構成であるが、接合はんだの構成と熱圧着法が異なるBAWフィルタについて、図8〜図14を参照しながら説明する。以下では、工程フローに沿って、実施例1との相違点を中心に説明する。
(Example 2)
A BAW filter having the same configuration as that of the first embodiment but different in the configuration of the solder joint and the thermocompression bonding method will be described with reference to FIGS. Below, it demonstrates centering around difference with Example 1 along process flow.

(工程1)図8に示すように、機能素子が形成されたSiウェハ40の片面41に、枠電極17を含む接合パターン62を形成する。   (Step 1) As shown in FIG. 8, a bonding pattern 62 including a frame electrode 17 is formed on one surface 41 of a Si wafer 40 on which functional elements are formed.

図8(a)に示したように、実施例1と同様、Siウェハ40の片面41に、共振子素子を形成するとともに、蒸着リフトオフ法により、共振子素子の上下電極からの電極取り出しをするためのパッド15,19と封止枠17を形成する。封止枠17は、共振子素子とパッド15,19を取囲むように形成する。なお、封止枠17を電気的に接地させるために、共振子素子の接地端子と封止枠17が電気的に接続されるように配線を引き回している。   As shown in FIG. 8A, as in the first embodiment, a resonator element is formed on one surface 41 of the Si wafer 40, and electrodes are taken out from the upper and lower electrodes of the resonator element by a vapor deposition lift-off method. Pads 15 and 19 and a sealing frame 17 are formed. The sealing frame 17 is formed so as to surround the resonator element and the pads 15 and 19. In order to electrically ground the sealing frame 17, wiring is routed so that the ground terminal of the resonator element and the sealing frame 17 are electrically connected.

封止枠17のサイズは、ここでは、幅0.05mmとし、封止枠17の外形寸法を1.1×0.9mmとし、コーナー部は内Rを0.03mmとした。この寸法のレジストパターンをフォトレジスト法にて形成し、次いで、図8(b)に示したように、接合パターン62の第1層63のTi,第2層64のCu,第3層65のAuを順次蒸着し、最後に、レジストを有機溶剤で除去することで、Siウェハ40上にTi/Cu/Auの枠17のパターンを形成した。   Here, the sealing frame 17 has a width of 0.05 mm, an outer dimension of the sealing frame 17 of 1.1 × 0.9 mm, and the corner portion has an inner R of 0.03 mm. A resist pattern of this size is formed by a photoresist method, and then, as shown in FIG. 8B, Ti of the first layer 63 of the bonding pattern 62, Cu of the second layer 64, and third layer 65 of the third layer 65 Au was sequentially deposited, and finally the resist was removed with an organic solvent to form a pattern of the Ti / Cu / Au frame 17 on the Si wafer 40.

各層63〜65の膜厚は、第1層63のTiを0.05μm、第2層64のCuを5.0μm、第3層65のAuを0.1μmとした。ここでのTiは密着性を確保するための層であって0.005μm〜0.5μm程度でよく、また、材質もNiCr,Crなどであってもよい。Cuは、後述する蓋ガラスウェハ50に形成される第3層75のSnと相互拡散して接合合金を形成する。接合合金の組成が、CuSnの組成よりもCuリッチになるように、その膜厚を設定した。第3層65のAuは、第2層64のCu表面の酸化防止膜である。Auが薄いと接合前にCuと相互拡散し、Cuが表面で酸化物を形成するため、適度な厚みが必要である。その厚みとしては0.05μm以上が望ましい。一方で、厚みが大きいと高価になる。これらを考慮して、前述の膜厚とした。共振子素子からの電極取り出し部に、封止枠17と同じ膜厚を有するバンプ15,19を、同時に形成した。ここでは、実施例1と異なり、直径100μmとした。 The thickness of each of the layers 63 to 65 was 0.05 μm for Ti of the first layer 63, 5.0 μm for Cu for the second layer 64, and 0.1 μm for Au for the third layer 65. Ti here is a layer for ensuring adhesion, and may be about 0.005 μm to 0.5 μm, and the material may be NiCr, Cr or the like. Cu mutually diffuses with Sn of the third layer 75 formed on the lid glass wafer 50 described later to form a bonding alloy. The film thickness was set so that the composition of the bonding alloy was Cu richer than the composition of Cu 3 Sn. Au in the third layer 65 is an antioxidant film on the Cu surface of the second layer 64. If Au is thin, it is interdiffused with Cu before bonding, and Cu forms an oxide on the surface, so an appropriate thickness is required. The thickness is preferably 0.05 μm or more. On the other hand, if the thickness is large, it becomes expensive. Taking these into account, the film thickness was set as described above. Bumps 15 and 19 having the same film thickness as the sealing frame 17 were formed at the same time on the electrode extraction portion from the resonator element. Here, unlike Example 1, the diameter was 100 μm.

また、Cuの配線は共振子素子からの電極引き回し配線に用いられるものと共通化できるため、引きまわし配線と同時形成してもよい。   Further, since the Cu wiring can be shared with that used for the electrode lead-out wiring from the resonator element, it may be formed simultaneously with the lead-out wiring.

(工程2)図9に示すように、耐熱ガラスの蓋ガラスウェハ50の接合面51に、封止枠28を含む接合パターン72を形成する。   (Step 2) As shown in FIG. 9, a bonding pattern 72 including the sealing frame 28 is formed on the bonding surface 51 of the heat-resistant glass lid glass wafer 50.

蓋ガラスウェハ50には、ランド、スルーホール、外部電極を形成するため、貫通穴をサンドブラスト形成し、接合面71から側壁部を通じて外部端子部に至るめっき用給電膜を形成した後、電解めっきにてバンプ接合面、側壁、外部端子部まで金属膜を形成した。その金属膜はTi/Cu/Ni/Auとした。   In order to form lands, through-holes, and external electrodes on the lid glass wafer 50, through-holes are formed by sandblasting, and after forming a power supply film for plating from the joint surface 71 to the external terminal portion through the side wall portion, electrolytic plating is performed. Then, a metal film was formed up to the bump bonding surface, side wall, and external terminal portion. The metal film was Ti / Cu / Ni / Au.

図9(a)に示すように、蓋ガラスウェハ50の接合面51側には、(工程1)で形成されたSiウェハ40に対応し、かつ、Siウェハ40上に形成された封止枠17の幅やバンプ15,19の径に比べ線幅が小さくなるように、封止枠28やランド26,27の金属膜を形成した。ここでは、蓋ガラスウェハ50側の封止枠28の幅を25μmとし、バンプ部(ランド)26,27はスルーホールを取り囲む幅20μmのリング形状とした。それらの金属膜(接合パターン)72は、図9(b)に示すように、第1層73のTi、第2層74のCu、第3層75のSnを、順次、蒸着リフトオフ法で成膜した。   As shown in FIG. 9A, the sealing frame formed on the Si wafer 40 on the bonding surface 51 side of the lid glass wafer 50 corresponds to the Si wafer 40 formed in (Step 1). The metal film of the sealing frame 28 and the lands 26 and 27 was formed so that the line width was smaller than the width of 17 and the diameter of the bumps 15 and 19. Here, the width of the sealing frame 28 on the side of the lid glass wafer 50 is set to 25 μm, and the bump portions (lands) 26 and 27 are formed in a ring shape having a width of 20 μm surrounding the through hole. As shown in FIG. 9B, these metal films (bonding patterns) 72 are formed by sequentially depositing Ti of the first layer 73, Cu of the second layer 74, and Sn of the third layer 75 by the vapor deposition lift-off method. Filmed.

各層73〜75の膜厚は、第1層73のTiを0.05μm、第2層74のCuを7.5μm、第3層75のSnを5.0μmとした。ここでのTiは密着性を確保するための層であって、0.005μm〜0.5μm程度でよく、また、材質もNiCr,Crなどであってもよい。Snは接合時に溶融し、Cuと相互拡散して接合金属を形成するが、その膜厚については、ウェハレベル接合におけるSiや耐熱ガラスのウェハ厚みの面内バラツキや、接合ヘッドやステージの平坦度を考慮して、確実に溶融したSnが当接して接合できる厚みとして5μmとした。Cuは、後述する蓋ガラスウェハ50に形成される第3層75のSnと相互拡散して接合合金を形成する。接合合金の組成が、CuSnの組成よりもCuリッチになるようにし、Cuの膜厚を設定した。 The thicknesses of the layers 73 to 75 were set such that the Ti of the first layer 73 was 0.05 μm, the Cu of the second layer 74 was 7.5 μm, and the Sn of the third layer 75 was 5.0 μm. Ti here is a layer for ensuring adhesion, and may be about 0.005 μm to 0.5 μm, and the material may be NiCr, Cr or the like. Sn melts at the time of bonding and interdiffuses with Cu to form a bonding metal. Regarding the film thickness, in-plane variations in the wafer thickness of Si and heat-resistant glass in wafer level bonding, and the flatness of the bonding head and stage In consideration of the above, the thickness that can be surely contacted and joined by the molten Sn is set to 5 μm. Cu mutually diffuses with Sn of the third layer 75 formed on the lid glass wafer 50 described later to form a bonding alloy. The composition of the bonding alloy was made to be richer than the composition of Cu 3 Sn, and the film thickness of Cu was set.

この金属層の膜厚や線幅については、次のような寸法関係に設定するのがよい。図14に示すように、一方の封止枠の幅をWとし、その封止枠の接合時の温度によって溶融しない金属層の厚みをHとし、接合時の温度によって溶融する金属層の厚みをHとする。また、他方の封止枠の幅をWとし、その封止枠の金属層の内、接合時に溶融する金属層の厚みをHとした場合に、次の式(1)及び(2)の関係を満たすように金属層を形成することがよい。
・H+W・H≦(W−W)・H ・・・ (1)
>W ・・・(2)
なお、他方の封止枠側に接合時に溶融する金属層がない場合には、H=0として計算し、金属層を形成すればよい。
The film thickness and line width of the metal layer should be set to the following dimensional relationship. As shown in FIG. 14, the width of one of the sealing frame and W 1, and the thickness of the metal layer which does not melt by the temperature at the time of joining of the sealing frame and H 1, the metal layer melts by a temperature at the time of joining the thickness and H 2. Further, when the width of the other sealing frame is W 2 and the thickness of the metal layer that melts during bonding is H 3 among the metal layers of the sealing frame, the following formulas (1) and (2) It is preferable to form the metal layer so as to satisfy the relationship.
W 1 · H 2 + W 2 · H 3 ≦ (W 2 −W 1 ) · H 1 (1)
W 2 > W 1 (2)
When there is no metal layer that melts at the time of joining on the other sealing frame side, calculation is performed assuming that H 3 = 0, and the metal layer may be formed.

蓋ガラスウェ50は、接合されるSiウェハ40と同じ線膨張係数を有する材質であれば、耐熱ガラスに限定されず、Siなどであってもよい。   The lid glass wafer 50 is not limited to heat-resistant glass as long as it is a material having the same linear expansion coefficient as the Si wafer 40 to be joined, and may be Si or the like.

(工程3)図10に示すように、Siウェハ40と蓋ガラスウェハ50をアライメントする。   (Step 3) As shown in FIG. 10, the Si wafer 40 and the lid glass wafer 50 are aligned.

実施例1と同様に、それぞれに形成された封止枠、バンプ部が接合されるよう位置合せし、保持治具で固定する。   In the same manner as in the first embodiment, the sealing frames and the bumps formed on the respective parts are aligned so as to be joined and fixed with a holding jig.

(工程4)図11に示すように、ウェハ40,50を加圧しながら加熱する。   (Step 4) As shown in FIG. 11, the wafers 40 and 50 are heated while being pressurized.

まず、図11(a)に示すように、実施例1と同様、保持治具で固定されたウェハ40,50を熱圧着装置にロードする。   First, as shown in FIG. 11A, as in the first embodiment, the wafers 40 and 50 fixed by the holding jig are loaded into the thermocompression bonding apparatus.

熱圧着装置で、ステージ2上に保持治具固定されたウェハ40,50をロードし、不活性雰囲気にした後、上からヘッド6を当接させて荷重を加えた。この荷重は、荷重/接合面積=7.5MPaとなるように荷重を加えた。雰囲気は、接合金属の酸化が防げれば、N,Arなどのガス雰囲気や真空雰囲気であってもよい。また、7.5MPaの荷重は、これよりも大きくても、小さくてもよい。 With the thermocompression bonding apparatus, the wafers 40 and 50 fixed on the holding jig were loaded on the stage 2 to create an inert atmosphere, and then the head 6 was brought into contact with the load from above to apply a load. The load was applied so that the load / bonding area = 7.5 MPa. The atmosphere may be a gas atmosphere such as N 2 or Ar or a vacuum atmosphere as long as the bonding metal can be prevented from being oxidized. Moreover, the load of 7.5 MPa may be larger or smaller than this.

次いで、280℃まで加熱する。この昇温過程で蓋ガラスウエハ50に形成された第3層75のSnが溶融し、Siウェハ40に形成されたCuやAuの接合パターン62に濡れ、接合される。このとき、蓋ガラスウェハ50側の第3層のSnが溶融するときにもウェハ40,50に荷重が加わっているため、溶融したSnは流動し蓋ガラスウェハ50側に形成された第2層のCu上に留まらない。Siウェハ40側の電極に形成された第2層64の第2層のCuの幅が広いため、それに沿ってSnが流動する。そのため、SnがSiウェハ40側の接合パターン72よりも外側にはみ出すことはほとんど無い。また、加圧時には実施例1で述べたように、フッ素樹脂シートやゴムシートなど柔軟性を有する材料を挿間して熱圧着すると圧力均一性が高まり封止良品率をさらに向上させることができる。   Subsequently, it heats to 280 degreeC. In this temperature raising process, Sn of the third layer 75 formed on the lid glass wafer 50 is melted and wetted and bonded to the bonding pattern 62 of Cu or Au formed on the Si wafer 40. At this time, since the load is applied to the wafers 40 and 50 even when Sn of the third layer on the lid glass wafer 50 side melts, the melted Sn flows and the second layer formed on the lid glass wafer 50 side. It does not stay on Cu. Since the Cu width of the second layer of the second layer 64 formed on the electrode on the Si wafer 40 side is wide, Sn flows along it. Therefore, Sn hardly protrudes outside the bonding pattern 72 on the Si wafer 40 side. In addition, as described in Example 1 during pressurization, when a material having flexibility such as a fluororesin sheet or a rubber sheet is inserted and thermocompression bonded, the pressure uniformity is increased and the sealing good product rate can be further improved. .

こうして、Siウェハ40側の封止枠に沿ってSnが濡れ広がり、封止枠全周が接合されたのち、冷却することで、封止が完了する。同時にバンプ部も接合される。   Thus, Sn is wet and spread along the sealing frame on the Si wafer 40 side, and the entire periphery of the sealing frame is joined and then cooled, whereby the sealing is completed. At the same time, the bump part is also bonded.

この方法により、蓋ガラスウェハ50側の第2層のCuは溶融しないので、ウェハ40,50間の接合高さを一定以上にでき、共振子素子の振動空間を確保することができる。   According to this method, since the second layer of Cu on the lid glass wafer 50 side is not melted, the bonding height between the wafers 40 and 50 can be made a certain level or more, and the vibration space of the resonator element can be secured.

次いで、280℃で7.5MPaの圧力を加え、30分間の熱アニールを施した。このとき、図12(a)の要部拡大図に示したように、当初は、Cu層64,74近傍にCu,CuSnなどを含むCuとSnの合金部分81,83が形成され、Cu層64,74の間にSnの部分82が介在した状態であるが、最終的には、図12(b)に示すように、Cu層64,74間にCuSnを主成分とするCuとSnの合金部分84が連続的に形成され、Snの部分85がほとんどなくなる。これにより、マザーボードヘの実装時(約240℃)に再溶融しない接合状態となる。すなわち、図13の状態図に示すようにCuSn(η)やCuSn(ε)が形成され、接合合金の融点を上昇させ、高耐熱の接合封止合金を形成した。温度と時間に関しては、高融点合金が形成される条件であれば、この限りではない。加圧については、CuとSnの拡散速度の差にてカーケンダルボイドが生じ、これが封止不良になったりする場合があり、これ抑制するため数MPa以上の加圧が必要である。 Next, a pressure of 7.5 MPa was applied at 280 ° C., and thermal annealing was performed for 30 minutes. At this time, as shown in enlarged view in FIG. 12 (a), initially, Cu 3 near Cu layer 64, 74 S n, alloy portion of the Cu and Sn, including Cu 6 Sn 5 81 and 83 Is formed, and the Sn portion 82 is interposed between the Cu layers 64 and 74. Finally, as shown in FIG. 12B, Cu 3 Sn is inserted between the Cu layers 64 and 74. An alloy portion 84 of Cu and Sn as main components is continuously formed, and the Sn portion 85 is almost eliminated. Thereby, it will be in the joining state which is not remelted at the time of mounting to a motherboard (about 240 degreeC). That is, as shown in the phase diagram of FIG. 13, Cu 6 Sn 5 (η) and Cu 3 Sn (ε) were formed, the melting point of the bonding alloy was increased, and a highly heat-resistant bonded sealing alloy was formed. The temperature and time are not limited as long as the high melting point alloy is formed. As for pressurization, Kirkendall voids may occur due to the difference in diffusion rate between Cu and Sn, which may result in poor sealing. In order to suppress this, pressurization of several MPa or more is required.

ここでは、CuとSnを用いたが、Cu以外でも、接合時の温度ではんだ中へ溶融しない金属であればよいし、またSn以外にも、接合温度で溶融する金属であればよい。例えば、Cuの上にNiを成膜しておき、NiSnの高融点合金としたり、あるいは、Cuの上にAuSnを成膜しAuSn共晶接合させたりする方法、Inはんだを使いCuやAuやAgと反応させ高融点合金を得る方法などであってもよい。   Here, although Cu and Sn are used, any metal other than Cu may be used as long as it does not melt into the solder at the bonding temperature, and any metal other than Sn that melts at the bonding temperature may be used. For example, Ni is deposited on Cu and made into a high melting point alloy of NiSn, or AuSn is deposited on Cu and AuSn eutectic bonding is used, Cu or Au using In solder is used. For example, a high melting point alloy may be obtained by reacting with Ag.

以上の(工程1)〜(工程4)により共振子素子が形成されたSiウェハ表面11aと蓋ガラスウェハ50とをウェハ状態で接合し封止した。同様の方法にてSiウェハ裏面11bも、裏ガラス板30と接合し封止した後、ダイシングしてBAWデバイスを形成した。次いで、封止や電気特性の検査を行なうため、BAWデバイスをチャンバー内で減圧し、減圧した状態でフロリナート(表面張力の小さい不活性液体)に浸漬し、浸漬した状態でフロリナートの液体の圧力を上昇させた。これにより、封止が不完全なものは、BAWデバイス内にフロリナートが侵入し、共振子素子に付着することで電気特性が変動し、劣化した状態になる。そうしたBAWデバイスの電気特性を測定することで、特性と封止の検査を行なった。このようにして、高い信頼性を有し、小型のBAWデバイスを得ることができる。   The Si wafer surface 11a on which the resonator element was formed by the above (Step 1) to (Step 4) and the lid glass wafer 50 were bonded and sealed in a wafer state. In the same manner, the Si wafer back surface 11b was bonded to the back glass plate 30 and sealed, and then diced to form a BAW device. Next, in order to perform sealing and electrical property inspection, the BAW device is depressurized in the chamber, immersed in Fluorinert (an inert liquid having a small surface tension) in a depressurized state, and the pressure of the Fluorinert liquid is immersed in the immersed state. Raised. As a result, when the sealing is incomplete, the fluorinate penetrates into the BAW device and adheres to the resonator element, resulting in a deteriorated electrical characteristic. By measuring the electrical characteristics of such BAW devices, the characteristics and sealing were inspected. In this way, a small BAW device with high reliability can be obtained.

実施例2の作用・効果は次の通りである。   The operation and effect of the second embodiment is as follows.

第1に、はみ出しの発生を抑制できる。すなわち、はんだが溶融してもSi側の電極によりその濡れをコントロールしているため、はんだがはみ出さない。そのため、ショート不良などを生じさせたり、後のダイシング工程への悪影響を与えたりするなどの不具合がなくなり、不良が低減する。   First, the occurrence of protrusion can be suppressed. That is, even when the solder is melted, the wetting is controlled by the electrode on the Si side, so that the solder does not protrude. For this reason, there are no problems such as a short circuit defect or an adverse effect on the subsequent dicing process, and the defect is reduced.

第2に、バラツキを吸収できる溶融Sn厚みを設けることで、封止不良が生じにくい。すなわち、ウェハ面内バラツキや装置のヘッドとステージの平坦度バラツキを吸収できる溶融はんだの厚みがあり、封止不良が低減できる。   Second, by providing a molten Sn thickness that can absorb variations, sealing failure is unlikely to occur. That is, there is a thickness of molten solder that can absorb variations in the wafer surface and variations in the flatness of the head and stage of the apparatus, and sealing defects can be reduced.

第3に、小型化でき、さらに生産性も向上する。すなわち、はみ出しの発生を抑制できるので、枠と枠の間の距離や枠とバンプや配線パターンとの間隔を小さくでき、素子の小型化に寄与できる。さらに、小型化することで、ウェハからの取り個数を増加させることができ、生産性が向上する。もっとも、実施例1に比べ、その効果は小さい。   Third, the size can be reduced, and the productivity is improved. That is, since the occurrence of protrusion can be suppressed, the distance between the frames and the distance between the frames and the bumps and the wiring pattern can be reduced, which contributes to the miniaturization of the element. Furthermore, by reducing the size, the number of wafers taken can be increased, and productivity is improved. However, compared with the first embodiment, the effect is small.

第4に、Cuの未溶融層により高さ制御でき、振動空間を確保できる。Cuポストは、熱圧着時に溶融しないためである。   Fourth, the height can be controlled by the unmelted layer of Cu, and a vibration space can be secured. This is because the Cu post does not melt during thermocompression bonding.

第5に、実施例1にくらべ材料費が安い。Auの使用量が少ないからである。   Fifth, material costs are lower than in the first embodiment. This is because the amount of Au used is small.

なお、本発明の電子部品の製造方法及びそれを用いた電子部品は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。   In addition, the manufacturing method of the electronic component of this invention and an electronic component using the same are not limited to above-mentioned embodiment, It can implement by adding a various change.

本発明は、振動空間を保持するため中空部の形成が必要で、かつ振動部を水分や挨等から保護するため中空部を封止することが必要とされる素子、特に通信分野における弾性表面波フィルタ(SAWフィルタ)や圧電薄膜共振子を用いた圧電フィルタ(BAWフィルタ)に好適であるが、これに限定されるものではなく、その他の素子はもとより、可動部を有するマイクロマシン(Micro Electro Mechanical System:MEMS)等に広く適用することができる。   The present invention relates to an element that requires the formation of a hollow part in order to maintain a vibration space and that needs to be sealed to protect the vibration part from moisture, dust, etc., particularly an elastic surface in the communication field The present invention is suitable for a wave filter (SAW filter) and a piezoelectric filter (BAW filter) using a piezoelectric thin film resonator, but is not limited to this. (System: MEMS) can be widely applied.

BAWデバイスの構成図である。(実施例1)It is a block diagram of a BAW device. (Example 1) BAWデバイスの製造工程の説明図である。(実施例1)It is explanatory drawing of the manufacturing process of a BAW device. (Example 1) BAWデバイスの製造工程の説明図である。(実施例1)It is explanatory drawing of the manufacturing process of a BAW device. (Example 1) BAWデバイスの製造工程の説明図である。(実施例1)It is explanatory drawing of the manufacturing process of a BAW device. (Example 1) BAWデバイスの製造工程の説明図である。(実施例1)It is explanatory drawing of the manufacturing process of a BAW device. (Example 1) BAWデバイスの製造工程の説明図である。(実施例1)It is explanatory drawing of the manufacturing process of a BAW device. (Example 1) AuSn合金の状態図である。(実施例1)It is a phase diagram of AuSn alloy. (Example 1) BAWデバイスの製造工程の説明図である。(実施例2)It is explanatory drawing of the manufacturing process of a BAW device. (Example 2) BAWデバイスの製造工程の説明図である。(実施例2)It is explanatory drawing of the manufacturing process of a BAW device. (Example 2) BAWデバイスの製造工程の説明図である。(実施例2)It is explanatory drawing of the manufacturing process of a BAW device. (Example 2) BAWデバイスの製造工程の説明図である。(実施例2)It is explanatory drawing of the manufacturing process of a BAW device. (Example 2) BAWデバイスの製造工程の説明図である。(実施例2)It is explanatory drawing of the manufacturing process of a BAW device. (Example 2) CuSn合金の状態図である。(実施例2)It is a phase diagram of a CuSn alloy. (Example 2) BAWデバイスの製造工程の説明図である。(実施例2)It is explanatory drawing of the manufacturing process of a BAW device. (Example 2) BAWデバイスの構成図である。(従来例)It is a block diagram of a BAW device. (Conventional example)

符号の説明Explanation of symbols

10 BAWデバイス(電子部品)
40 Siウェハ(第1の基板)
42 接合パターン
43 第1層
44 第2層
45 第3層(第1の接合層)
50 蓋ガラスウェハ(第2の基板)
52 接合パターン
53 第1層
54 第2層
55 第3層(第2の接合層)
62 接合パターン
63 第1層
64 第2層
65 第3層(第1の接合層)
72 接合パターン
73 第1層
74 第2層(第3の接合層)
75 第3層(第2の接合層)
10 BAW devices (electronic components)
40 Si wafer (first substrate)
42 bonding pattern 43 first layer 44 second layer 45 third layer (first bonding layer)
50 Lid glass wafer (second substrate)
52 bonding pattern 53 first layer 54 second layer 55 third layer (second bonding layer)
62 bonding pattern 63 first layer 64 second layer 65 third layer (first bonding layer)
72 bonding pattern 73 first layer 74 second layer (third bonding layer)
75 Third layer (second bonding layer)

Claims (6)

第1の接合層と第2の接合層におけるAuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内となるように、第1の基板に前記第1の接合層を形成し、第2の基板に前記第2の接合層を形成する第1のステップと、
前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、200℃以上280℃未満の温度で熱圧着する第2のステップと、
前記第1の基板と前記第2の基板を、加圧を第2のステップより小さくして、280℃以上521℃未満で熱処理する第3のステップとを備えたことを特徴とする電子部品の製造方法。
The first bonding layer is formed on the first substrate so that the weight ratio of Au to Sn (Au: Sn) in the first bonding layer and the second bonding layer is in the range of 84:16 to 62:38. Forming a second bonding layer on a second substrate; and
The second substrate is sandwiched between the first substrate and the second substrate so that the first bonding layer and the second bonding layer are in contact with each other, and is thermocompression bonded at a temperature of 200 ° C. or higher and lower than 280 ° C. And the steps
An electronic component comprising: a third step of heat-treating the first substrate and the second substrate at a pressure of 280 ° C. or higher and lower than 521 ° C. with a pressure lower than that of the second step. Production method.
第1の基板に第1の接合層を形成し、第2の基板に前記第1の接合層より小さい面積を有する第2の接合層を形成する第1のステップと、
前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、前記第1の接合層と前記第2の接合層との間に溶融層を生じる温度と圧力とを印加する第2のステップとを備え、
前記第1のステップにおいて、前記第2の接合層と前記第2の基板との間に、前記第1の接合層より小さい面積を有する第3の接合層を形成し、
前記第2のステップにおいて、前記第3の接合層が溶融しないことを特徴とする、電子部品の製造方法。
Forming a first bonding layer on a first substrate and forming a second bonding layer having an area smaller than the first bonding layer on a second substrate;
The first substrate and the second substrate are sandwiched so that the first bonding layer and the second bonding layer are in contact with each other, and the first bonding layer and the second bonding layer are A second step of applying a temperature and pressure to create a molten layer between
In the first step, a third bonding layer having a smaller area than the first bonding layer is formed between the second bonding layer and the second substrate,
In the second step, the third bonding layer is not melted.
前記第2のステップにおいて、前記第1の基板と前記第2の基板との少なくとも一方を、柔軟性を有する部材を介して挟持することを特徴とする請求項1又は2に記載の電子部品の製造方法。   3. The electronic component according to claim 1, wherein in the second step, at least one of the first substrate and the second substrate is sandwiched through a flexible member. Production method. 第1の基板と第2の基板が接合部を介して接合された電子部品において、
前記接合部は、AuとSnの重量比(Au:Sn)が84:16〜62:38の範囲内となるように、前記第1の基板に前記第1の接合層を形成し、前記第2の基板に前記第2の接合層を形成し、前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、200℃以上280℃未満の温度で熱圧着を行った後、前記第1の基板と前記第2の基板を、前記熱圧着を行ったときより加圧を小さくして、280℃以上521℃未満で熱処理することにより形成されたことを特徴とする電子部品。
In the electronic component in which the first substrate and the second substrate are bonded via the bonding portion,
The bonding portion is formed by forming the first bonding layer on the first substrate so that a weight ratio of Au to Sn (Au: Sn) is in a range of 84:16 to 62:38, and Forming the second bonding layer on the second substrate, sandwiching the first substrate and the second substrate so that the first bonding layer and the second bonding layer are in contact with each other; After thermocompression bonding at a temperature of 200 ° C. or more and less than 280 ° C., the first substrate and the second substrate are pressed to a pressure lower than that when the thermocompression bonding is performed, and 280 ° C. or more and less than 521 ° C. An electronic component formed by heat treatment with
第1の基板と第2の基板が接合部を介して接合された電子部品において、
前記接合部は、前記第1の基板に第1の接合層を形成し、前記第2の基板に前記第1の接合層より小さい面積を有する第2の接合層を形成し、前記第1の基板と前記第2の基板を、前記第1の接合層と前記第2の接合層とが当接するように挟持して、前記第1の接合層と前記第2の接合層との間に溶融層を生じる温度と圧力とを印加する熱圧着により形成され、
前記第2の接合層と前記第2の基板との間に、前記第1の接合層より小さい面積を有し、前記熱圧着を行うときに溶融しない第3の接合層が形成されたことを特徴とする電子部品。
In the electronic component in which the first substrate and the second substrate are bonded via the bonding portion,
The bonding portion forms a first bonding layer on the first substrate, forms a second bonding layer having an area smaller than the first bonding layer on the second substrate, and The substrate and the second substrate are sandwiched so that the first bonding layer and the second bonding layer are in contact with each other, and are melted between the first bonding layer and the second bonding layer. Formed by thermocompression applying temperature and pressure to produce a layer,
A third bonding layer having an area smaller than that of the first bonding layer and not melted during the thermocompression bonding is formed between the second bonding layer and the second substrate. Features electronic components.
前記熱圧着を行うときに、前記第1の基板と前記第2の基板との少なくとも一方を、柔軟性を有する部材を介して挟持することを特徴とする請求項4又は5に記載の電子部品。   6. The electronic component according to claim 4, wherein at the time of performing the thermocompression bonding, at least one of the first substrate and the second substrate is sandwiched through a flexible member. .
JP2004325579A 2004-11-09 2004-11-09 Manufacturing method of electronic parts Expired - Fee Related JP4513513B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004325579A JP4513513B2 (en) 2004-11-09 2004-11-09 Manufacturing method of electronic parts

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325579A JP4513513B2 (en) 2004-11-09 2004-11-09 Manufacturing method of electronic parts

Publications (2)

Publication Number Publication Date
JP2006135264A true JP2006135264A (en) 2006-05-25
JP4513513B2 JP4513513B2 (en) 2010-07-28

Family

ID=36728507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325579A Expired - Fee Related JP4513513B2 (en) 2004-11-09 2004-11-09 Manufacturing method of electronic parts

Country Status (1)

Country Link
JP (1) JP4513513B2 (en)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165494A (en) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd Sensor package and method of manufacturing same
JP2007329156A (en) * 2006-06-06 2007-12-20 Fujikura Ltd Semiconductor device, manufacturing method thereof, and electronic component
JP2008118480A (en) * 2006-11-06 2008-05-22 Fujitsu Media Device Kk Piezoelectric thin film device and manufacturing method thereof
JP2008252065A (en) * 2007-03-02 2008-10-16 Murata Mfg Co Ltd Electronic component and manufacturing method therefor
WO2008149584A1 (en) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. Electronic part apparatus and process for manufacturing the same
JP2009055283A (en) * 2007-08-27 2009-03-12 Epson Toyocom Corp Piezoelectric device and manufacturing method thereof
JP2009200093A (en) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd Hollow type electronic component
JP2009202261A (en) * 2008-02-27 2009-09-10 Kyocera Corp Microstructure device and its manufacturing method
JP2009260049A (en) * 2008-04-17 2009-11-05 Shinko Electric Ind Co Ltd Method for manufacturing electronic device
WO2010021267A1 (en) * 2008-08-21 2010-02-25 株式会社村田製作所 Electronic component and method for manufacturing the same
JP2010057146A (en) * 2008-08-29 2010-03-11 Kyocera Corp Resonator, filter, duplexer, and method of manufacturing resonator
JP2010062642A (en) * 2008-09-01 2010-03-18 Tdk Corp Thin film bulk wave resonator
JP2010073738A (en) * 2008-09-16 2010-04-02 Nissan Motor Co Ltd Method of manufacturing semiconductor device
JP2010098281A (en) * 2008-09-22 2010-04-30 Alps Electric Co Ltd Mems sensor, and method of manufacturing the same
JP2011082522A (en) * 2009-10-07 2011-04-21 Commissariat A L'energie Atomique & Aux Energies Alternatives Cavity structure having adhesive interface composed of getter material
JP2011222627A (en) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp Semiconductor laser device and method for manufacturing the same
US8558123B2 (en) 2008-08-21 2013-10-15 Murata Manufacturing Co., Ltd. Electronic component device with a Ni-Bi alloy sealing frame
JP5447379B2 (en) * 2008-08-05 2014-03-19 株式会社大真空 Piezoelectric vibration device sealing member and manufacturing method thereof
JP2017139734A (en) * 2016-02-04 2017-08-10 サムソン エレクトロ−メカニックス カンパニーリミテッド. Acoustic wave filter device, package for manufacturing acoustic wave filter device, and manufacturing method of acoustic wave filter device
JP2018113678A (en) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Electronic device formed in cavity between boards and including vias
JP2019091932A (en) * 2014-08-11 2019-06-13 レイセオン カンパニー Hermetically sealed package having stress reducing layer
JP2019091931A (en) * 2014-08-11 2019-06-13 レイセオン カンパニー Hermetically sealed package having stress reducing layer
WO2020203044A1 (en) * 2019-03-29 2020-10-08 株式会社村田製作所 Oscillator and method for manufacturing oscillator
US11546998B2 (en) 2014-07-31 2023-01-03 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127150A (en) * 1984-11-26 1986-06-14 Hitachi Ltd Structure for sealing of semiconductor package
JPH113952A (en) * 1997-04-30 1999-01-06 Internatl Business Mach Corp <Ibm> Multilayered solder sealed band for semiconductor substrate and method thereof
JP2000307016A (en) * 1999-04-19 2000-11-02 Hitachi Ltd Semiconductor device, semiconductor module and manufacture thereof
JP2001110922A (en) * 1999-10-12 2001-04-20 Toyo Commun Equip Co Ltd Package for electronic component
JP2004207539A (en) * 2002-12-26 2004-07-22 Kyocera Corp Container for housing electronic component, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61127150A (en) * 1984-11-26 1986-06-14 Hitachi Ltd Structure for sealing of semiconductor package
JPH113952A (en) * 1997-04-30 1999-01-06 Internatl Business Mach Corp <Ibm> Multilayered solder sealed band for semiconductor substrate and method thereof
JP2000307016A (en) * 1999-04-19 2000-11-02 Hitachi Ltd Semiconductor device, semiconductor module and manufacture thereof
JP2001110922A (en) * 1999-10-12 2001-04-20 Toyo Commun Equip Co Ltd Package for electronic component
JP2004207539A (en) * 2002-12-26 2004-07-22 Kyocera Corp Container for housing electronic component, and electronic device

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165494A (en) * 2005-12-13 2007-06-28 Dainippon Printing Co Ltd Sensor package and method of manufacturing same
JP2007329156A (en) * 2006-06-06 2007-12-20 Fujikura Ltd Semiconductor device, manufacturing method thereof, and electronic component
JP2008118480A (en) * 2006-11-06 2008-05-22 Fujitsu Media Device Kk Piezoelectric thin film device and manufacturing method thereof
JP2008252065A (en) * 2007-03-02 2008-10-16 Murata Mfg Co Ltd Electronic component and manufacturing method therefor
US8794498B2 (en) * 2007-06-04 2014-08-05 Murata Manufacturing Co., Ltd. Electronic component device and method for producing the same
US20110268977A1 (en) * 2007-06-04 2011-11-03 Murata Manufacturing Co., Ltd. Electronic component device and method for producing the same
WO2008149584A1 (en) * 2007-06-04 2008-12-11 Murata Manufacturing Co., Ltd. Electronic part apparatus and process for manufacturing the same
JP5093235B2 (en) * 2007-06-04 2012-12-12 株式会社村田製作所 Electronic component device and manufacturing method thereof
CN101681888B (en) * 2007-06-04 2012-08-22 株式会社村田制作所 Electronic part apparatus and process for manufacturing the same
JP2009055283A (en) * 2007-08-27 2009-03-12 Epson Toyocom Corp Piezoelectric device and manufacturing method thereof
JP2009200093A (en) * 2008-02-19 2009-09-03 Murata Mfg Co Ltd Hollow type electronic component
JP2009202261A (en) * 2008-02-27 2009-09-10 Kyocera Corp Microstructure device and its manufacturing method
JP2009260049A (en) * 2008-04-17 2009-11-05 Shinko Electric Ind Co Ltd Method for manufacturing electronic device
JP5447379B2 (en) * 2008-08-05 2014-03-19 株式会社大真空 Piezoelectric vibration device sealing member and manufacturing method thereof
JP5522045B2 (en) * 2008-08-21 2014-06-18 株式会社村田製作所 Electronic component device and manufacturing method thereof
JP2014078718A (en) * 2008-08-21 2014-05-01 Murata Mfg Co Ltd Electronic component device and manufacturing method thereof
US8950067B2 (en) 2008-08-21 2015-02-10 Murata Manufacturing Co., Ltd. Method for manufacturing electronic component device with a Ni—Bi alloy sealing frame
JPWO2010021267A1 (en) * 2008-08-21 2012-01-26 株式会社村田製作所 Electronic component device and manufacturing method thereof
WO2010021267A1 (en) * 2008-08-21 2010-02-25 株式会社村田製作所 Electronic component and method for manufacturing the same
US8558123B2 (en) 2008-08-21 2013-10-15 Murata Manufacturing Co., Ltd. Electronic component device with a Ni-Bi alloy sealing frame
US8658914B2 (en) 2008-08-21 2014-02-25 Murata Manufacturing Co., Ltd. Electronic component device and method for manufacturing the same
JP2010057146A (en) * 2008-08-29 2010-03-11 Kyocera Corp Resonator, filter, duplexer, and method of manufacturing resonator
JP2010062642A (en) * 2008-09-01 2010-03-18 Tdk Corp Thin film bulk wave resonator
JP2010073738A (en) * 2008-09-16 2010-04-02 Nissan Motor Co Ltd Method of manufacturing semiconductor device
JP2010098281A (en) * 2008-09-22 2010-04-30 Alps Electric Co Ltd Mems sensor, and method of manufacturing the same
JP2011082522A (en) * 2009-10-07 2011-04-21 Commissariat A L'energie Atomique & Aux Energies Alternatives Cavity structure having adhesive interface composed of getter material
JP2011222627A (en) * 2010-04-06 2011-11-04 Mitsubishi Electric Corp Semiconductor laser device and method for manufacturing the same
US11546998B2 (en) 2014-07-31 2023-01-03 Skyworks Solutions, Inc. Multilayered transient liquid phase bonding
JP2019091932A (en) * 2014-08-11 2019-06-13 レイセオン カンパニー Hermetically sealed package having stress reducing layer
JP2019091931A (en) * 2014-08-11 2019-06-13 レイセオン カンパニー Hermetically sealed package having stress reducing layer
JP2017139734A (en) * 2016-02-04 2017-08-10 サムソン エレクトロ−メカニックス カンパニーリミテッド. Acoustic wave filter device, package for manufacturing acoustic wave filter device, and manufacturing method of acoustic wave filter device
JP2018113678A (en) * 2016-12-02 2018-07-19 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. Electronic device formed in cavity between boards and including vias
WO2020203044A1 (en) * 2019-03-29 2020-10-08 株式会社村田製作所 Oscillator and method for manufacturing oscillator
JPWO2020203044A1 (en) * 2019-03-29 2021-09-13 株式会社村田製作所 Oscillator and method of manufacturing oscillator

Also Published As

Publication number Publication date
JP4513513B2 (en) 2010-07-28

Similar Documents

Publication Publication Date Title
JP4513513B2 (en) Manufacturing method of electronic parts
US7259032B2 (en) Hermetically sealing a package to include a barrier metal
JP5093235B2 (en) Electronic component device and manufacturing method thereof
JP5617991B2 (en) Electronic component device and manufacturing method thereof
JP5522045B2 (en) Electronic component device and manufacturing method thereof
JP5807221B2 (en) Bonded structure manufacturing method, heat-melt treatment method, and system thereof
US7486160B2 (en) Electronic component and manufacturing method thereof
JP3772740B2 (en) Manufacturing method of electronic parts
JP4689704B2 (en) Piezoelectric component and manufacturing method thereof
JPH10163213A (en) Manufacture of semiconductor device and mounting method of semiconductor device
JP3451987B2 (en) Functional element, substrate for mounting functional element, and method of connecting them
WO2000019514A1 (en) Semiconductor package and flip-chip bonding method therefor
JP2000349194A (en) Semiconductor device and its manufacture
JP2009118034A (en) Direct bonding wafer
JP2007043340A (en) Surface-mounting piezoelectric device and its manufacturing method
JPWO2005086221A1 (en) Electronic component mounting method
JP3705159B2 (en) Manufacturing method of semiconductor device
JP5227834B2 (en) Method for manufacturing functional device package
JP2004153579A (en) Surface acoustic wave device and manufacturing method therefor
JP2004129193A (en) Elastic surface wave apparatus
JP4227460B2 (en) Piezoelectric device and manufacturing method thereof
JP2001135667A (en) Method of forming bump, mold to be used therein, semiconductor device, its manufacturing method, circuit board and electronic apparatus
JPH0437137A (en) Semiconductor chip or semiconductor device and manufacture thereof
WO2022176563A1 (en) Electronic device
JP2001267440A (en) Airtight container and method of manufacture

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070726

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100503

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4513513

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140521

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees