JP2007335642A - Package substrate - Google Patents

Package substrate Download PDF

Info

Publication number
JP2007335642A
JP2007335642A JP2006165909A JP2006165909A JP2007335642A JP 2007335642 A JP2007335642 A JP 2007335642A JP 2006165909 A JP2006165909 A JP 2006165909A JP 2006165909 A JP2006165909 A JP 2006165909A JP 2007335642 A JP2007335642 A JP 2007335642A
Authority
JP
Japan
Prior art keywords
substrate
pad
electrode
semiconductor chip
package substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006165909A
Other languages
Japanese (ja)
Inventor
Eishin Takahira
英信 高平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006165909A priority Critical patent/JP2007335642A/en
Publication of JP2007335642A publication Critical patent/JP2007335642A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To inexpensively provide a package substrate capable of being manufactured by a maker not having a packaging technique. <P>SOLUTION: A package substrate 30 includes pads 32a, 32b formed on the surface side of a substrate 31. The pad 32a is electrically connected with a pad 52 of a semiconductor chip 50 when the semiconductor chip 50 is mounted on the package substrate 30. Further, the pad 32a and the pad 32b are electrically connected with each other through an internal wiring metal 33. The pad 32b is electrically connected with a through-electrode 34 penetrating from the surface of the substrate 31 to the rear surface of the same. A final electrode 44 is formed on the rear surface side of the through-electrode 34 such that it is more recessed than the rear surface (insulating film 36) of the substrate 31. A solder ball 37 is provided on the final electrode 44. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電気的機能を有する半導体チップと電気的に接続され、半導体チップをプリント基板に実装するためのパッケージ基板に関する。   The present invention relates to a package substrate that is electrically connected to a semiconductor chip having an electrical function and mounts the semiconductor chip on a printed circuit board.

近年、半導体装置とその量産製造方法に関して、高密度の実装組込技術が必要となってきている。このような高密度の実装組込技術として、薄いチップの内部にスルーホールを設けた半導体装置が知られている。しかし、このような半導体装置の構造は、全てチップ対チップを基にした製法で作られるので量産に向かないという問題があった。   In recent years, with respect to semiconductor devices and their mass production methods, high-density mounting and integration techniques have become necessary. As such a high-density mounting integration technique, a semiconductor device in which a through hole is provided inside a thin chip is known. However, since the structure of such a semiconductor device is manufactured by a chip-to-chip manufacturing method, there is a problem that it is not suitable for mass production.

このような問題を解決するために、第１のウエハユニットをウエハ基体とし、このウエハユニット面上に形成した半田バンプを介して、他のウエハユニットを直列的にボンド接合することによって、ウエハユニットを積層した半導体装置が知られている（例えば、特許文献１参照）。この半導体装置は、ウエハレベルの接合プロセスで製造されるものであり、チップレベルでの接合プロセスよりも量産性がはるかに高い。
特開２００２−１００７２７号公報 In order to solve such a problem, the first wafer unit is used as a wafer base, and other wafer units are bonded and bonded in series via solder bumps formed on the wafer unit surface. A semiconductor device in which is stacked is known (for example, see Patent Document 1). This semiconductor device is manufactured by a wafer level bonding process, and has a much higher productivity than a chip level bonding process.
JP 2002-100727 A

しかしながら、上記特許文献１に記載の半導体装置では、パッド下に貫通電極を形成したチップを実装する場合、単チップ及び複数チップの場合でも最終的には有機材料を使ったパッケージングが必要であり、パッケージ技術を持たない半導体メーカでは製造できないという問題があった。さらに、特許文献１に記載の半導体装置では、半田バンプを介して、ウエハユニット間を電気的に接続するので、これらの間に生じる空間にアンダーフィル（封止樹脂）等を充填する必要があり、製造コストが高くなるという問題があった。   However, in the semiconductor device described in Patent Document 1, when a chip having a through electrode formed under the pad is mounted, packaging using an organic material is finally required even in the case of a single chip and a plurality of chips. However, there is a problem that a semiconductor manufacturer that does not have package technology cannot manufacture. Further, in the semiconductor device described in Patent Document 1, since the wafer units are electrically connected via the solder bumps, it is necessary to fill the space generated between them with underfill (sealing resin) or the like. There is a problem that the manufacturing cost becomes high.

本発明は、上記事情に鑑みてなされたものであり、パッケージ技術を持たないメーカでも製造可能なパッケージ基板を低コストで提供することを目的とする。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a package substrate that can be manufactured even by a manufacturer having no package technology at a low cost.

上記課題を解決するために、本発明のパッケージ基板は、ウエハを用いて構成される半導体チップと電気的に接続され、前記半導体チップをプリント基板に実装するためのパッケージ基板であり、前記ウエハと同じ材質で形成された基板と、前記基板の表面に形成され、前記半導体チップと電気的に接続されるパッドと、前記パッドと電気的に接続され、前記チップ基板の表面から裏面に貫通された貫通電極と、前記貫通電極の前記裏面側に形成された凹部である最終電極と、前記最終電極に形成された半田ボールとを備えていることを特徴とするものである。   In order to solve the above problems, a package substrate according to the present invention is a package substrate that is electrically connected to a semiconductor chip configured using a wafer, and that mounts the semiconductor chip on a printed circuit board. A substrate formed of the same material, a pad formed on the surface of the substrate and electrically connected to the semiconductor chip, electrically connected to the pad, and penetrated from the surface of the chip substrate to the back surface A through electrode, a final electrode that is a recess formed on the back surface side of the through electrode, and a solder ball formed on the final electrode are provided.

また、前記貫通電極のピッチは、前記半導体チップの電極のピッチよりも大きいことが好ましい。   The pitch of the through electrodes is preferably larger than the pitch of the electrodes of the semiconductor chip.

本発明のパッケージ基板によれば、半導体チップのウエハと同じ材料で形成された基板を使用するため、ウエハ製造技術及び材料にて、半田印刷工程以外の全ての工程を行うことが可能である。このため、パッケージ技術を持たない半導体メーカでも製造することが可能である。また、凹状に形成された最終電極に半田ボールを形成するので、最終電極にバンプを形成する場合と比べてアンダーフィルが不要であり、製造コストを低減することが可能である。   According to the package substrate of the present invention, since the substrate formed of the same material as the wafer of the semiconductor chip is used, all processes other than the solder printing process can be performed using the wafer manufacturing technique and the material. For this reason, it is possible to manufacture even a semiconductor manufacturer having no package technology. In addition, since the solder ball is formed on the final electrode formed in a concave shape, underfill is unnecessary as compared with the case where the bump is formed on the final electrode, and the manufacturing cost can be reduced.

また、貫通電極のピッチが、半導体チップの電極のピッチよりも大きくされているので、各電気機器用のプリント基板等に実装する際に、半導体チップとの電気的接続を容易に行うことが可能である。   In addition, since the pitch of the through electrodes is larger than the pitch of the electrodes of the semiconductor chip, it is possible to easily connect the semiconductor chip with the semiconductor chip when mounted on a printed circuit board for each electrical device. It is.

最初に、第１の実施形態であるパッケージ基板１０について説明する。図１に示すパッケージ基板１０には、電気的機能を有する半導体チップ２０が接続される。パッケージ基板１０は、基板１１と、パッド１２ａ，１２ｂと、貫通電極１３ａ，１３ｂと、内部配線メタル１４ａ，１４ｂと、半田ボール１５ａ，１５ｂと、絶縁膜１６とで構成されている。   First, the package substrate 10 according to the first embodiment will be described. A semiconductor chip 20 having an electrical function is connected to the package substrate 10 shown in FIG. The package substrate 10 includes a substrate 11, pads 12a and 12b, through electrodes 13a and 13b, internal wiring metals 14a and 14b, solder balls 15a and 15b, and an insulating film 16.

パッド１２ａ，１２ｂは、基板１１の表面に形成されている。また、貫通電極１３ａ，１３ｂは、基板１１の表面から裏面に貫通するように形成されている。パッド１２ａは、貫通電極１３ａの表面側と内部配線メタル１４ａによって電気的に接続されており、パッド１２ｂは、貫通電極１３ｂの表面側と内部配線メタル１４ｂによって電気的に接続されている。また、貫通電極１３ａの裏面側の最終電極部は、基板１１の裏面に形成された絶縁膜１６よりも凹むように形成されている。また、この最終電極部には、半田ボール１５ａが形成されている。   The pads 12a and 12b are formed on the surface of the substrate 11. The through electrodes 13 a and 13 b are formed so as to penetrate from the front surface to the back surface of the substrate 11. The pad 12a is electrically connected to the surface side of the through electrode 13a and the internal wiring metal 14a, and the pad 12b is electrically connected to the surface side of the through electrode 13b and the internal wiring metal 14b. Further, the final electrode portion on the back surface side of the through electrode 13 a is formed so as to be recessed from the insulating film 16 formed on the back surface of the substrate 11. A solder ball 15a is formed on the final electrode portion.

また、半導体チップ２０は、ウエハである基板２１と、パッド２２ａ，２２ｂと、貫通電極２３ａ，２３ｂとで構成されている。パッド２２ａ，２２ｂは、基板２１の表面に形成されている。貫通電極２３ａ，２３ｂは、基板２１の表面から裏面に貫通するように形成されており、貫通電極２３ａは、表面側でパッド２２ａと電気的に接続されており、貫通電極２３ｂは、表面側でパッド２２ｂと電気的に接続されている。また、基板１１と基板２１は、同じ材質（例えば、シリコン）で形成されており、厚さも同程度にされている。   The semiconductor chip 20 includes a substrate 21 which is a wafer, pads 22a and 22b, and through electrodes 23a and 23b. The pads 22a and 22b are formed on the surface of the substrate 21. The through electrodes 23a and 23b are formed so as to penetrate from the front surface to the back surface of the substrate 21, the through electrodes 23a are electrically connected to the pads 22a on the front surface side, and the through electrodes 23b are formed on the front surface side. It is electrically connected to the pad 22b. Moreover, the board | substrate 11 and the board | substrate 21 are formed with the same material (for example, silicon), and thickness is also made comparable.

また、貫通電極２２ａの裏面側とパッド１２ａと、及び貫通電極２２ｂの裏面側とパッド１２ｂとを金バンプ等によって熱圧着することによって、パッケージ基板１０と半導体チップ２０とが電気的に接続される。   Further, the package substrate 10 and the semiconductor chip 20 are electrically connected by thermocompression bonding of the back surface side of the through electrode 22a and the pad 12a and the back surface side of the through electrode 22b and the pad 12b with gold bumps or the like. .

このパッケージ基板１０は、基板１１が基板２１と同じ材質にされ、さらに、厚さも同程度にされているので、リフロー等の工程によって、パッケージ基板１０を各アプリケーション基板に実装する時に、実装時の熱ストレスによるチップ間の膨張係数の差がないため、信頼性が向上する。   Since the substrate 11 is made of the same material as the substrate 21 and has the same thickness as the package substrate 10, when the package substrate 10 is mounted on each application substrate by a reflow process or the like, Since there is no difference in expansion coefficient between chips due to thermal stress, reliability is improved.

また、図１において、半導体チップ側の貫通電極のピッチと、パッケージ基板１０の貫通電極のピッチとを略同一に図示しているが、通常、電気的機能を有するパッドのサイズ及びピッチは、２００μｍ以下であり、最終電極のピッチを広げる必要がある。以下に、電気的機能を有する半導体チップ側の貫通電極のピッチを広げる場合のパッケージ基盤について説明する。   In FIG. 1, the pitch of the through electrodes on the semiconductor chip side and the pitch of the through electrodes of the package substrate 10 are shown to be substantially the same. Usually, the size and pitch of the pads having an electrical function are 200 μm. This is as follows, and it is necessary to widen the pitch of the final electrode. Hereinafter, a package substrate in the case where the pitch of through electrodes on the semiconductor chip side having an electrical function is increased will be described.

第２の実施形態であるパッケージ基板３０について説明する。図２に示すパッケージ基板３０は、基板３１と、パッド３２ａ，３２ｂと、内部配線メタル３３と、貫通電極３４と、絶縁膜３５，３６と、半田ボール３７とで構成されている。また、貫通電極３４は、貫通電極用絶縁膜４１と、導電層４２と、貫通電極ポスト４３と、最終電極４４とで構成されている。前述の最終電極４４は、基板３１の裏面よりも内側に窪んだ凹形状にされており、半田ボール３７は、この最終電極４４に形成されている。   A package substrate 30 according to the second embodiment will be described. The package substrate 30 shown in FIG. 2 includes a substrate 31, pads 32 a and 32 b, an internal wiring metal 33, a through electrode 34, insulating films 35 and 36, and solder balls 37. Further, the through electrode 34 includes a through electrode insulating film 41, a conductive layer 42, a through electrode post 43, and a final electrode 44. The final electrode 44 described above has a concave shape that is recessed inward from the back surface of the substrate 31, and the solder ball 37 is formed on the final electrode 44.

このパッケージ基板３０には、電気的機能を有する半導体チップチップ５０が絶縁膜３５上に接着固定されている。半導体チップ５０は、ウエハである基板５１上にパッド５２が形成されている。このパッド５２は、ボンディングワイヤー５３によってパッド５２ａと電気的に接続されている。パッド５２は、ボンディングワイヤー５３によって接続された後、樹脂５４によって被覆されている。また、基板３１と基板５１は、同じ材質（例えば、シリコン）で形成されており、厚さも同程度にされている。   A semiconductor chip chip 50 having an electrical function is bonded and fixed to the package substrate 30 on an insulating film 35. In the semiconductor chip 50, pads 52 are formed on a substrate 51 which is a wafer. The pad 52 is electrically connected to the pad 52 a by a bonding wire 53. The pad 52 is covered by a resin 54 after being connected by a bonding wire 53. Moreover, the board | substrate 31 and the board | substrate 51 are formed with the same material (for example, silicon), and thickness is also made comparable.

以下に、パッケージ基板３０の製造方法について説明する。図３（Ａ）に示すように、基板３１の表面には、２つのパッド３２ａ，３２ｂが形成され、この２つのパッド３２ａ，３２ｂは、内部配線メタル３３によって電気的に接続されている。なお、こられのパッド３２ａ，３２ｂ及び内部配線メタル３３は、通常の半導体製造プロセスを利用して形成される。その後、基板３１の表面には、絶縁膜３５が形成される。   Below, the manufacturing method of the package substrate 30 is demonstrated. As shown in FIG. 3A, two pads 32 a and 32 b are formed on the surface of the substrate 31, and the two pads 32 a and 32 b are electrically connected by an internal wiring metal 33. The pads 32a and 32b and the internal wiring metal 33 are formed using a normal semiconductor manufacturing process. Thereafter, an insulating film 35 is formed on the surface of the substrate 31.

次に、図３（Ｂ）に示すように、基板３１のパッド３２ｂ上の絶縁膜３５をエッチングして除去するとともに、フォトリソ技術及びドライエッチング工程によって、パッド３２ｂの中心部より基板３１の下方向（裏面方向）に向けて孔を形成する。   Next, as shown in FIG. 3B, the insulating film 35 on the pad 32b of the substrate 31 is removed by etching, and the downward direction of the substrate 31 from the center of the pad 32b by a photolithography technique and a dry etching process. A hole is formed in the direction of the back surface.

その後、図４（Ａ）に示すように、孔及びパッド３２ｂに、絶縁膜（ＳｉＯ２，ＳｉＮ等）４１を成膜する。これは、孔及びパッド３２ｂを保護するためである。さらに、図４（Ｂ）に示すように、孔及びパッド３２ｂ上以外の絶縁膜３５をエッチングで除去する。その後、フォトリソ工程によって、図５（Ａ）に示すように、パッド３２ｂ上の絶縁膜４１の一部をエッチングして除去する。 Thereafter, as shown in FIG. 4A, an insulating film (SiO 2 , SiN, etc.) 41 is formed in the hole and pad 32b. This is to protect the hole and the pad 32b. Further, as shown in FIG. 4B, the insulating film 35 other than the hole and the pad 32b is removed by etching. Thereafter, as shown in FIG. 5A, a part of the insulating film 41 on the pad 32b is etched and removed by a photolithography process.

さらに、基板３１の裏面を機械研磨により研磨することによって、図５（Ｂ）に示すように、パッドａ及び基板３１に形成された孔を基板３１の下面（裏面）まで貫通させて、貫通孔を形成する。その後、スパッタ処理によって、図６（Ａ）に示すように、パッド３２ｂ及び貫通孔内にバリア層を含む導電層（Ｔｉ，Ａｌ，Ｃｕ，Ｎｉ等の材質）４２を成膜する。   Further, by polishing the back surface of the substrate 31 by mechanical polishing, as shown in FIG. 5B, the holes formed in the pad a and the substrate 31 are penetrated to the lower surface (back surface) of the substrate 31, and the through holes are formed. Form. Thereafter, as shown in FIG. 6A, a conductive layer (a material such as Ti, Al, Cu, Ni, etc.) 42 including a barrier layer in the through hole is formed by sputtering.

導電層４２を成膜した後、図６（Ｂ）に示すように、貫通孔に導電性材質により貫通電極ポスト４３を形成する。この貫通電極ポスト４３を形成する場合、メッキ技術（主として、電解メッキ）による導電性物質（Ｃｕ等）の形成によって行っても良いし、半田メッキまたは印刷技術による半田（Ｓｎ／Ａｇ／Ｃｕ等）によって行っても良い。   After forming the conductive layer 42, as shown in FIG. 6B, a through electrode post 43 is formed in the through hole with a conductive material. The through electrode post 43 may be formed by forming a conductive material (such as Cu) by a plating technique (mainly electrolytic plating), or soldering by a solder plating or printing technique (such as Sn / Ag / Cu). You may go by.

貫通電極ポスト４３を形成した後、図７（Ａ）に示すように、基板３１の上下面（表裏面）に絶縁膜３５，３６を成膜する。その後、フォトリソ及びスパッタ工程によって、図７（Ｂ）に示すように、基板３１の下面（裏面）の最終電極部分の絶縁膜３６を除去する。   After the through electrode post 43 is formed, insulating films 35 and 36 are formed on the upper and lower surfaces (front and back surfaces) of the substrate 31 as shown in FIG. Thereafter, as shown in FIG. 7B, the insulating film 36 on the final electrode portion on the lower surface (back surface) of the substrate 31 is removed by a photolithography and sputtering process.

さらに、フォトリソ及びスパッタ工程によって、図８（Ａ）に示すように、前述の工程にて絶縁膜３６を除去した部分に導電層（例えば、Ｔｉ／Ａｌ，Ｔｉ／Ａｌ／Ｃｕ等）を成膜して、最終電極４４を形成する。この最終電極４４は、絶縁膜３６よりも凹んだ形状にされている。   Further, as shown in FIG. 8A, a conductive layer (for example, Ti / Al, Ti / Al / Cu, etc.) is formed on the portion where the insulating film 36 has been removed in the above-described process by photolithography and sputtering processes. Thus, the final electrode 44 is formed. The final electrode 44 has a shape recessed from the insulating film 36.

次に、半田印刷技術によって、最終電極４４に選択的に半田を塗布し、リフロー工程によって、図８（Ｂ）に示すように、塗布された半田を球形にして半田ボール３７を形成することによって、最終電極４４との接合強度を上げる。   Next, solder is selectively applied to the final electrode 44 by a solder printing technique, and a solder ball 37 is formed by making the applied solder spherical as shown in FIG. 8B by a reflow process. The bonding strength with the final electrode 44 is increased.

以上、パッケージ基板３０の製造方法について説明を行ったが、このパッケージ基板３０に半導体チップ５０を接続する場合、図２に示すように、フォトリソ及びスパッタ工程によって、パッド３２ａ部分の絶縁膜３５を除去した後、半導体チップ５０を接着剤によって絶縁膜３５上に接着し、ボンディングワイヤー５３によって、パッド５２とパッド３２ａとを接続する。その後、パッド５２を樹脂５４によって覆うことによって、パッケージ基板３０への半導体チップの取り付けが完了する。   Although the method for manufacturing the package substrate 30 has been described above, when the semiconductor chip 50 is connected to the package substrate 30, the insulating film 35 in the pad 32a portion is removed by photolithography and sputtering as shown in FIG. After that, the semiconductor chip 50 is bonded onto the insulating film 35 with an adhesive, and the pad 52 and the pad 32 a are connected by the bonding wire 53. Thereafter, the pad 52 is covered with the resin 54 to complete the attachment of the semiconductor chip to the package substrate 30.

以上、パッケージ基板１０，３０の構成について説明を行ったが、パッケージ基板１０，３０をプリント基板に実装する場合、モールドせずにプリント基板に実装することが可能であり、工程を簡略化することが可能である。また、半田バンプの場合には、印刷、メッキ、及びマスク除去などの手間が掛かるが、前述したように、貫通電極の最終電極を基板の下面（絶縁膜）よりも凹ませて半田ボール３７を形成することによって、このような手間を省略することが可能である。   The configuration of the package substrates 10 and 30 has been described above. However, when the package substrates 10 and 30 are mounted on the printed board, the package substrates 10 and 30 can be mounted on the printed board without being molded, and the process is simplified. Is possible. In the case of solder bumps, it takes time to print, plate, and remove the mask. However, as described above, the solder ball 37 is formed by denting the final electrode of the through electrode from the lower surface (insulating film) of the substrate. By forming it, it is possible to omit such trouble.

前述したように、最終電極４４を絶縁膜３６よりも凹ませて形成し、半田ボール３７を設けるので、半田バンプを設ける場合と異なり、アンダーフィルを必要としないため、製造コストを低減することが可能である。   As described above, since the final electrode 44 is formed to be recessed from the insulating film 36 and the solder ball 37 is provided, unlike the case where the solder bump is provided, an underfill is not required, so that the manufacturing cost can be reduced. Is possible.

なお、上記実施形態において、同一信号配線に対して２つのパッドを基板上に形成して、これらを互いに電気的に接続する場合について説明したが、半導体チップの電極のピッチを広げる必要がない場合、同一信号配線に対して１つのパッドを基板に形成しても良い。この場合、このパッドの下方に貫通電極を形成すれば良い。また、２つのパッドを形成する場合、一方をテスト用パッド、他方を配線用パッドという用途で使用することが好ましい。   In the above embodiment, the case where two pads are formed on the substrate for the same signal wiring and electrically connected to each other has been described. However, it is not necessary to increase the pitch of the electrodes of the semiconductor chip. One pad may be formed on the substrate for the same signal wiring. In this case, a through electrode may be formed below the pad. When two pads are formed, it is preferable to use one for a test pad and the other for a wiring pad.

第１の実施形態であるパッケージ基板の構成を示す断面図である。It is sectional drawing which shows the structure of the package board | substrate which is 1st Embodiment. 第２の実施形態であるパッケージ基板の構成を示す断面図である。It is sectional drawing which shows the structure of the package board | substrate which is 2nd Embodiment. パッケージ基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of a package substrate. パッケージ基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of a package substrate. パッケージ基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of a package substrate. パッケージ基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of a package substrate. パッケージ基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of a package substrate. パッケージ基板の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of a package substrate.

符号の説明Explanation of symbols

１０，３０ パッケージ基板
１１，３１ 基板
１２ａ，１２ｂ，２２ａ，２２ｂ，３２ａ，３２ｂ，５２ パッド
１３ａ，１３ｂ，２３ａ，２３ｂ，３４ 貫通電極
１４ａ，１４ｂ，３３ 内部配線メタル
１５ａ，１５ｂ，３７ 半田ボール
１６，３５，３６ 絶縁膜
２０，５０ 半導体チップ
４４ 最終電極 10, 30 Package substrate 11, 31 Substrate 12a, 12b, 22a, 22b, 32a, 32b, 52 Pad 13a, 13b, 23a, 23b, 34 Through electrode 14a, 14b, 33 Internal wiring metal 15a, 15b, 37 Solder ball 16 , 35, 36 Insulating film 20, 50 Semiconductor chip 44 Final electrode

Claims (2)

ウエハを用いて構成される半導体チップと電気的に接続され、前記半導体チップをプリント基板に実装するためのパッケージ基板において、
前記ウエハと同じ材質で形成された基板と、
前記基板の表面に形成され、前記半導体チップと電気的に接続されるパッドと、
前記パッドと電気的に接続され、前記チップ基板の表面から裏面に貫通された貫通電極と、
前記貫通電極の前記裏面側に形成された凹部である最終電極と、
前記最終電極に形成された半田ボールと
を備えていることを特徴とするパッケージ基板。 In a package substrate that is electrically connected to a semiconductor chip configured using a wafer and mounts the semiconductor chip on a printed circuit board,
A substrate formed of the same material as the wafer;
A pad formed on the surface of the substrate and electrically connected to the semiconductor chip;
A through electrode electrically connected to the pad and penetrating from the front surface to the back surface of the chip substrate;
A final electrode which is a recess formed on the back side of the through electrode;
And a solder ball formed on the final electrode. 前記貫通電極のピッチは、前記半導体チップの電極のピッチよりも大きいことを特徴とする請求項１記載のパッケージ基板。   The package substrate according to claim 1, wherein a pitch of the through electrodes is larger than a pitch of the electrodes of the semiconductor chip.
JP2006165909A 2006-06-15 2006-06-15 Package substrate Pending JP2007335642A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006165909A JP2007335642A (en) 2006-06-15 2006-06-15 Package substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006165909A JP2007335642A (en) 2006-06-15 2006-06-15 Package substrate

Publications (1)

Publication Number Publication Date
JP2007335642A true JP2007335642A (en) 2007-12-27

Family

ID=38934816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006165909A Pending JP2007335642A (en) 2006-06-15 2006-06-15 Package substrate

Country Status (1)

Country Link
JP (1) JP2007335642A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990943B1 (en) 2008-11-07 2010-11-01 주식회사 하이닉스반도체 Semiconductor package
KR20200057714A (en) * 2017-09-29 2020-05-26 퀄컴 인코포레이티드 Bulk layer transfer processing by rear silicide

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100990943B1 (en) 2008-11-07 2010-11-01 주식회사 하이닉스반도체 Semiconductor package
US7859115B2 (en) 2008-11-07 2010-12-28 Hynix Semiconductor Inc. Semiconductor package for improving characteristics for transmitting signals and power
KR20200057714A (en) * 2017-09-29 2020-05-26 퀄컴 인코포레이티드 Bulk layer transfer processing by rear silicide
KR102675753B1 (en) 2017-09-29 2024-06-14 퀄컴 인코포레이티드 Bulk layer transfer processing by backside silicidation

Similar Documents

Publication Publication Date Title
TWI662670B (en) Electronic device package and fabrication method thereof
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
TWI476888B (en) Package substrate having embedded via hole medium layer and fabrication method thereof
US7911805B2 (en) Multilayer wiring element having pin interface
JP4790297B2 (en) Semiconductor device and manufacturing method thereof
JP5065586B2 (en) Manufacturing method of semiconductor device
US20170162556A1 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US8178957B2 (en) Electronic component device, and method of manufacturing the same
US20060121719A1 (en) Method of manufacturing a circuit substrate and method of manufacturing an electronic parts packaging structure
US20110092065A1 (en) Semiconductor device suitable for a stacked structure
JP5942823B2 (en) Electronic component device manufacturing method, electronic component device, and electronic device
JP2008218926A (en) Semiconductor and method of manufacturing the same
JP2006019368A (en) Interposer, its manufacturing method, and semiconductor device
JP2000138313A (en) Semiconductor device and its manufacture
JP2007110117A (en) Wafer level chip scale package of image sensor, and method of manufacturing same
JP2004022730A (en) Semiconductor device and its producing process
KR101538541B1 (en) Semiconductor Device
JP2009033153A (en) Interconnecting structure for semiconductor device package and method of the same
US10483196B2 (en) Embedded trace substrate structure and semiconductor package structure including the same
JP2009194079A (en) Wiring substrate for use in semiconductor apparatus, method for fabricating the same, and semiconductor apparatus using the same
JP2001156203A (en) Printed wiring board for mounting semiconductor chip
JP2003338518A (en) Bump of semiconductor chip and method of manufacturing the same
KR100699892B1 (en) Semiconductor device and print circuit board having locking structure for improving a solder joint reliability
JP4494249B2 (en) Semiconductor device
JP2005294443A (en) Semiconductor device and its manufacturing method