JP2009253458A - 画像読取装置及びその制御方法 - Google Patents

Abstract

【課題】外来ノイズの検出回路や画像の補正回路の必要性を低減しつつ、外来ノイズにより誤動作した水平同期信号による画像異常の発生を低減する。
【解決手段】画像読取装置は、たとえば、原稿の画像を一度の読取工程でｎ（ｎは１以上の自然数）ラインずつ読取る画像読取素子と、画像読取素子に対し水平同期信号を生成する水平同期信号生成手段と、一度の読取工程における有効な読取期間を表わす有効期間信号を生成する有効期間信号生成手段と、有効期間信号が有効な読取期間であることを示している最中は、画像読取素子への水平同期信号の供給を遮断する信号遮断手段とを含むことを特徴とする。
【選択図】図１

Description

本発明は、画像読取素子が出力する画像信号を順次読み出すことで１ライン又は複数ラインずつ読取って原稿画像データを得る画像読取装置に関する。

ディジタル複写機やファクシミリ装置には、画像を読取るための画像読取装置が備えられている。画像読取装置は、一般に、ユニット化されており、スキャナユニットと称されている。スキャナユニットは、たとえば、ＣＣＤセンサと、周辺回路と、レンズと、枠体とを含むユニットとして構成される。あるいは、スキャナユニットが、密着形のラインセンサとその周辺回路によって構成されることもある。

これらのスキャナユニットによって読取られた画像データはアナログデータとして出力される。そして、アナログ画像データは、演算増幅器（オペアンプ）で増幅され、Ａ／Ｄ変換器によってディジタルデータに変換されることもある。その後、劣化データの補正、階調処理及び編集処理等の所定の画像処理が施される。

ところで、スキャナユニットによって読取られた画像データを取り出すためには、一般に、水平同期信号と画像転送クロックをスキャナユニットに供給する必要がある。水平同期信号は、スキャナユニットの読取センサが光をデータとして蓄積する期間を決定するための信号である。画像転送クロックは、蓄積したデータを読出すためのクロック信号である。

近年、イメージセンサの動作速度の高速化と画像処理回路のＬＳＩ化によって、画像読取装置における原稿画像の読取り速度は飛躍的に速くなってきている。一方で、原稿画像の読取り速度が速くなればなるほど、静電気等の外来ノイズの影響を受けやすくなってくる。

上述した水平同期信号が静電気等の外来ノイズの影響を受けると、偽の水平同期信号により読取センサが誤動作し、画像異常が発生する。特に、スキャナユニットと制御部とがケーブルで接続される画像読取装置では、ケーブル長が長ければ長いほど、外来ノイズによる影響を受けやすくなる。

特許文献１によれば、静電気等の外来ノイズの対策として、１ラインを、原稿画像読取用の光電変換素子群と、少なくとも原稿画像読取中は白レベルの画像信号を出力する白レベル固定光電変換素子群とで構成することが提案されている。
特開平１０−２５７２７４号公報

特許文献１に記載の発明では、外来ノイズによる誤動作を検出し、誤動作の発生したラインの画像データを隣接ラインのデータを用いて補正している。すなわち、外来ノイズが発生したときに、事後的に、データを補正するものである。したがって、隣接ラインの画像データも外来ノイズの影響を受けていれば、補正が有効に働かないといった課題がある。また、外来ノイズの検出回路や補正のための追加の回路が必要となってしまうため、回路スペースやコストの面でも不利である。

そこで、本発明は、このような課題および他の課題のうち、少なくとも１つを解決することを目的とする。たとえば、本発明は、外来ノイズの検出回路や画像の補正回路の必要性を低減しつつ、外来ノイズにより誤動作した水平同期信号による画像異常の発生を低減することを目的とする。なお、他の課題については明細書の全体を通して理解できよう。

本発明の画像読取装置は、たとえば、原稿の画像を一度の読取工程でｎ（ｎは１以上の自然数）ラインずつ読取る画像読取素子と、画像読取素子に対し水平同期信号を生成する水平同期信号生成手段と、一度の読取工程における有効な読取期間を表わす有効期間信号を生成する有効期間信号生成手段と、有効期間信号が有効な読取期間であることを示している最中は、画像読取素子への水平同期信号の供給を遮断する信号遮断手段とを含むことを特徴とする。

本発明によれば、水平同期信号の有効期間を伝達することで、外来ノイズが画像データに与える影響を緩和している。よって、外来ノイズの検出回路や画像の補正回路の必要性を低減しつつ、外来ノイズの影響を受けた水平同期信号による誤動作で発生する画像異常を低減することが可能となる。

以下に本発明の一実施形態を示す。以下で説明される個別の実施形態は、本発明の上位概念、中位概念および下位概念など種々の概念を理解するために役立つであろう。また、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。

図１は、実施例における画像読取装置の例示的なブロック図である。ここでは、説明の便宜上、画像読取装置のうちメインとなるスキャナユニット１および制御部２について図示している。なお、スキャナユニット１の一部および制御部２は、それぞれ異なる基板上に設けられているものとする。そのため、スキャナユニット１および制御部２は、ケーブル９により電気的に接続されている。このように、画像読取装置は、水平同期信号生成手段を備えた第１の基板（制御部２）と、有効期間信号生成手段と信号遮断手段を備えた第２の基板（スキャナユニット１）と、第１の基板と第２の基板とを接続し、少なくとも水平同期信号を伝送するケーブル９とを備えている。

スキャナユニット１は、画像読取素子６、有効期間信号生成部８、論理積回路７を備えている。制御部２は、スキャナユニット１を制御し画像処理を行う回路である。画像読取素子６は、原稿の画像を一度の読取工程でｎラインずつ読取る素子である（ｎは１以上の自然数）。ここでは、最も簡単な例として、画像読取素子６が１ラインずつ画像を読取るものとする。有効期間信号生成部８は、一度の読取工程における有効な読取期間を表わす有効期間信号を生成する有効期間信号生成手段の一例である。論理積回路７は、有効期間信号が無効な読取期間であることを示している場合は水平同期信号を画像読取素子へ供給し、有効期間信号が有効な読取期間であることを示している場合は画像読取素子への水平同期信号の供給を遮断する信号遮断手段の一例である。

制御部２は、アナログ信号をディジタル信号に変換するアナログ処理部３、全体の制御を司るＣＰＵ４、画像読取素子６であるＣＩＳ（コンタクトイメージセンサ）を駆動するＣＩＳ駆動回路５を備えている。ＣＩＳ駆動回路５は、画像読取素子に対し水平同期信号を生成する水平同期信号生成手段の一例である。

ケーブル９を介して伝送される信号には、設定信号１０、水平同期信号Ａ、画像転送クロック１２、アナログ信号１５がある。設定信号１０は、ＣＰＵ４から有効期間信号生成部８に伝達され、水平同期信号Ａを無効なものとして取り扱うべき、各画素のアナログ信号を出力している読取期間である有効期間を指定するために使用される。ここでは、便宜上、有効期間を１ライン分の画素数として取り扱う。

水平同期信号Ａは、ＣＩＳ駆動回路５で生成されて出力され、有効期間信号生成部８と論理積回路７に入力される。画像転送クロック１２は、ＣＩＳ駆動回路５において生成されて出力され、有効期間信号生成部８と画像読取素子６に入力される。

アナログ信号１５は、画像読取素子６から画像転送クロック１２に同期して出力される各画素のアナログ信号である。アナログ信号１５は、アナログ処理部３に入力され、そこでディジタル信号に変換される。このディジタル信号はアナログ処理部制御信号１６を通してＣＰＵ４に取り込まれ、画像処理等が実施される。制御信号１７は、ＣＰＵ４から出力されるＣＩＳ駆動回路５を制御するための信号である。たとえば、ＣＰＵ４は、操作者からの読取指示（図示しない）を受信すると、制御信号１７を用いてＣＩＳ駆動回路５の制御を開始する。

有効期間信号１３は、有効な読取期間と無効な読取期間を表す信号である。有効期間信号１３の信号レベルがＬｏｗレベルであれば有効期間を示している。有効期間信号１３の信号レベルがＨｉｇｈレベルであれば無効期間を示している。水平同期信号Ｂは、論理積回路７から出力され、画像読取素子６に入力されて利用される実際の水平同期信号である。論理積回路７は、有効期間信号生成部８からの有効期間信号１３と、ＣＩＳ駆動回路５からの水平同期信号Ａとの論理積を算出し、論理積を水平同期信号Ｂとして出力する。このように、論理積回路７は、水平同期信号生成手段により生成された水平同期信号と有効期間信号との論理積を、水平同期信号として画像読取素子に出力する論理演算素子の一例である。

図２は、実施例における有効期間信号生成部の例示的なブロック図である。カウンタ２０は、水平同期信号Ａの立下りに同期してリセットされ、画像転送クロックの数を計数する回路である。画素数設定部２２は、設定信号１０に応じて水平１ライン中の読取画素数を設定する回路である。比較器２１は、カウンタ２０のカウント値２４と画素数設定部２２で設定された画素値２５を比較する。比較器２１は、カウント値２４が画素値２５より小さい場合にＬｏｗレベルの信号を出力し、大きい場合にＨｉｇｈレベルの信号を出力する。

なお、カウンタ２０は、一度の読取工程ごとに、水平同期信号を基準として画像読取素子の各素子で検出された画素データを取り出すための転送クロックを計数する画素数計数手段の一例である。また、比較器２１は、画素数計数手段が計数を開始してから、画素数計数手段により計数された転送クロックの数が１ライン分の画素数に達するまでは、有効期間信号の信号レベルを有効な読取期間であることを示す信号レベルとし、画素数計数手段により計数された転送クロックの数が１ライン分の画素数に達すると、有効期間信号の信号レベルを無効な読取期間を示す信号レベルに切り替える信号切替手段の一例である。また、画素数設定部２２は、１ライン分の画素数（画素値）を設定する設定手段の一例である。

図３は、実施例に係るタイミングチャートである。ＣＰＵ４は、操作者からの読取指示（図示しない）を受信すると、設定信号１０を通じて画素数設定部２２に１ライン中の読取画素数を設定し、ＣＩＳ駆動回路５を動作させる。ＣＩＳ駆動回路５は、水平同期信号Ａを出力する（タイミングＴ１）。

カウンタ２０には、初期値として１ライン中の読取画素数より大きい値が設定されている。そのため、比較器２１の出力信号である有効期間信号１３の信号レベルはＨｉｇｈレベルとなる。水平同期信号Ａと有効期間信号１３が論理積回路７で論理積をとられた結果、その出力信号である水平同期信号Ｂの信号レベルが水平同期信号Ａと同期してＨｉｇｈレベルとなる。

画像読取素子６は、画像転送クロック１２を基準として水平同期信号Ｂをサンプリングする。Ｈｉｇｈレベルをサンプリングした次のクロックの立ち上がりから、画像読取素子６は、各画素のアナログデータをアナログ信号１５として出力する（タイミングＴ２）。

一方、ＣＩＳ駆動回路５は、水平同期信号ＡをＬｏｗレベルに切り替える（タイミングＴ３）。このタイミングＴ３でカウンタ２０はリセットされ、カウント値は０となる。カウント値が０となると、比較器２１の出力である有効期間信号１３はＬｏｗレベルとなる。画素数設定部２２に設定された１ライン中の読取画素数よりカウント値が大きくなると、比較器２１は出力信号である有効期間信号をＨｉｇｈレベルに切り替え、次の水平同期信号Ａの入力に備えることとなる。

図３からわかるように、有効期間信号がＬｏｗレベルであり有効な読取期間であることを示しているタイミングＴ３からタイミングＴ４までの期間のうちの、タイミングＴ２からタイミングＴ４までの期間に、原稿の画像を表すアナログ信号１５が出力されることになる。

ここで、タイミングＴ１０において、静電気等により水平同期信号Ａに外来ノイズが飛び込んだと仮定する。この場合においても、有効期間信号１３はＬｏｗレベルであるため、論理積回路７の出力である水平同期信号ＢはＬｏｗレベルが維持される。よって、この期間は水平同期信号Ａに外来ノイズが混入することによる画像読取素子６の誤動作を防止することができる。

以上説明したように本発明によれば、有効期間信号が無効な読取期間であることを示している場合は水平同期信号を画像読取素子６へ供給し、有効期間信号が有効な読取期間であることを示している場合は画像読取素子６への水平同期信号の供給を遮断する。よって、静電気等により水平同期信号にノイズが混入しても画像読取素子６が誤動作する可能性が小さくなる。すなわち、本発明によれば、外来ノイズの検出回路や画像の補正回路の必要性を低減しつつ、外来ノイズが混入した水平同期信号による画像異常の発生を低減することが可能となる。

なお、有効期間は転送クロックを計数することで制御されるため、有効期間信号が正確に生成されるようになる。

また、１ライン分の画素数を設定し、設定された画素数にしたがって有効期間信号が生成されるため、様々な解像度にも対応できるようになる。

また、論理積回路７などの比較的簡単な論理演算素子によって信号遮断手段を実現できるため、とりわけ、スペース効率やコスト面で有効である。

本発明は、スキャナユニット１と制御部２とが同一基板上に形成されている画像読取装置にも適用可能であるが、とりわけ、両者が別の基板に形成されかつケーブル９で接続されている場合に有効であろう。ケーブル９の長さが長ければ長いほど、外来ノイズの影響を受けやすくなるからである。

なお、上述の実施例では、１ラインずつ画像を読取る画像読取素子について説明したが、複数ラインずつ画像を読取る画像読取素子にも本発明を適用できることは言うまでもない。この場合、ライン状をした複数の画像読取素子が並行に並んでいることになろう。また、有効期間信号生成部８や論理積回路７などは、各画像読取素子ごとに設けられてもよいし、複数の画像読取素子に対して共通に１つだけ設けられてもよい。

実施例における画像読取装置の例示的なブロック図である。 実施例における有効期間信号生成部の例示的なブロック図である。 実施例に係るタイミングチャートである。

符号の説明

１ スキャナユニット
２ 制御部
３ アナログ処理部
４ ＣＰＵ
５ 画像読取素子（ＣＩＳ）駆動回路
６ 画像読取素子（ＣＩＳ）
７ 論理積回路
８ 有効期間発生部
９ ケーブル
１０ 設定信号
１２ 画像転送クロック
１３ 有効期間信号
１５ アナログ信号
Ａ 水平同期信号（オリジナル）
Ｂ 水平同期信号（有効期間信号との論理積）
２０ カウンタ
２１ 比較器
２２ 画素数設定部

Claims (6)

1. 画像読取装置であって、
   原稿の画像を一度の読取工程でｎ（ｎは１以上の自然数）ラインずつ読取る画像読取素子と、
   前記画像読取素子に対し水平同期信号を生成する水平同期信号生成手段と、
   前記一度の読取工程における有効な読取期間を表わす有効期間信号を生成する有効期間信号生成手段と、
   前記有効期間信号が無効な読取期間であることを示している場合は前記水平同期信号を前記画像読取素子へ供給し、前記有効期間信号が有効な読取期間であることを示している場合は前記画像読取素子への前記水平同期信号の供給を遮断する信号遮断手段と
   を含むことを特徴とする画像読取装置。
2. 前記有効期間信号生成手段は、
   前記一度の読取工程ごとに、前記水平同期信号を基準として前記画像読取素子の各素子で検出された画素データを取り出すための転送クロックを計数する画素数計数手段と、
   前記画素数計数手段が計数を開始してから前記画素数計数手段により計数された転送クロックの数が１ライン分の画素数に達するまでは、前記有効期間信号の信号レベルを有効な読取期間であることを示す信号レベルとし、前記画素数計数手段により計数された転送クロックの数が１ライン分の画素数に達すると、前記有効期間信号の信号レベルを無効な読取期間を示す信号レベルに切り替える信号切替手段と
   をさらに含むことを特徴とする請求項１記載の画像読取装置。
3. 前記１ライン分の画素数を設定する設定手段をさらに含むことを特徴とする請求項２記載の画像読取装置。
4. 前記信号遮断手段は、
   前記水平同期信号生成手段により生成された水平同期信号と前記有効期間信号との論理積を、水平同期信号として前記画像読取素子に出力する論理演算素子を含むことを特徴とする請求項１ないし３のいずれか１項に記載の画像読取装置。
5. 前記水平同期信号生成手段を備えた第１の基板と、
   前記有効期間信号生成手段と前記信号遮断手段を備えた第２の基板と、
   前記第１の基板と前記第２の基板とを接続し、前記水平同期信号を伝送するケーブルと
   を含むことを特徴とする請求項１ないし４のいずれか１項に記載の画像読取装置。
6. 原稿の画像を一度の読取工程でｎ（ｎは１以上の自然数）ラインずつ読取る画像読取素子を備えた画像読取装置の制御方法であって、
   前記画像読取素子に対し水平同期信号を生成する水平同期信号生成ステップと、
   前記一度の読取工程における有効な読取期間を表わす有効期間信号を生成する有効期間信号生成ステップと、
   前記有効期間信号が無効な読取期間であることを示している場合は前記水平同期信号を前記画像読取素子へ供給する供給ステップと、
   前記有効期間信号が有効な読取期間であることを示している場合は前記画像読取素子への前記水平同期信号の供給を遮断する遮断ステップと
   を含むことを特徴とする画像読取装置の制御方法。

Images