JP2009246852A - 電子機器、電子機器のic内部構成部のばらつき調整方法およびic - Google Patents
電子機器、電子機器のic内部構成部のばらつき調整方法およびic Download PDFInfo
- Publication number
- JP2009246852A JP2009246852A JP2008093573A JP2008093573A JP2009246852A JP 2009246852 A JP2009246852 A JP 2009246852A JP 2008093573 A JP2008093573 A JP 2008093573A JP 2008093573 A JP2008093573 A JP 2008093573A JP 2009246852 A JP2009246852 A JP 2009246852A
- Authority
- JP
- Japan
- Prior art keywords
- adjustment data
- data
- acquisition
- signal processor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1のICは、調整データにより調整可能な内部構成部と、この内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、この不揮発性メモリから読み出された事前取得調整データを外部に転送する転送機能および外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える。第2のICは、第1のICのインターフェース部が接続される信号処理プロセッサを内部構成部として備え、信号処理プロセッサが、インターフェース部を通じて不揮発性メモリから読み出された事前取得調整データを受け取り、受け取った事前取得調整データから実使用調整データを生成して、インターフェース部に送るようにする。
【選択図】図1
Description
調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送する転送機能および外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備え、前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにする第2のICと、
を備える電子機器を提供する。
図2に、この実施形態におけるフロントエンド回路IC1の、特に、フロントエンド回路部10の具体回路例について説明する。
(A)46〜147MHz(VHF−Lバンド)
(B)147〜401MHz(VHF−Hバンド)
(C)401〜887MHz(UHFバンド)
の3バンドに分割し、それぞれの受信バンドにおいて、周波数を目的とするチャンネルに対応して変更できるようにしている。
f31=N・f34 ・・・ (式2)
となるので、システムコントローラ4により、信号処理プロセッサ61を介して、分周比Nを制御すれば、VCO31の発振周波数f31を変更することができる。例えば、周波数f31は、受信バンドおよび受信周波数(受信チャンネル)に対応して1.8〜3.6GHzとされる。
fLO:局部発振信号SLOI、SLOQの周波数
とすれば、
fLO=f31/(2M)
=N・f34/(2M)
=f34・N/(2M) ・・・ (式3)
となる。したがって、分周比M、Nを変更することにより、局部発振周波数fLOを、所定の周波数ステップで広い範囲にわたって変更することができる。
SRX:受信を希望する受信信号
SUD:イメージ妨害信号
とし、簡単のため、
SRX=ERX・sinωRXt
ERX:受信信号SRXの振幅
ωRX=2πfRX
fRX:受信信号SRXの中心周波数
SUD=EUD・sinωUDt
EUD:イメージ妨害信号SUDの振幅
ωUD=2πfUD
fUD:イメージ妨害信号SUDの中心周波数
とする。
SLOI=ELO・sinωLOt
SLOQ=ELO・cosωLOt
ELO:信号SLOI、SLOQの振幅
ωLO=2πfLO
とする。
ωIF=2πfIF
fIF:中間周波数。例えば、4〜5.5MHz(放送方式により変更する)
とすれば、アッパーヘテロダイン方式の場合には、
fRX=fLO−fIF
fUD=fLO+fIF
である。
SIFI=(SRX+SUD)×SLOI
=ERX・sinωRXt×ELO・sinωLOt
+EUD・sinωUDt×ELO・sinωLOt
=α{cos(ωRX−ωLO)t−cos(ωRX+ωLO)t}
+β{cos(ωUD−ωLO)t−cos(ωUD+ωLO)t}
SIFQ=(SRX+SUD)×SLOQ
=ERX・sinωRXt×ELO・cosωLOt
+EUD・sinωUDt×ELO・cosωLOt
=α{sin(ωRX+ωLO)t+sin(ωRX−ωLO)t}
+β{sin(ωUD+ωLO)t+sin(ωUD−ωLO)t}
α=ERX・ELO/2
β=EUD・ELO/2
の信号SIFI、SIFQが取り出される。
SIFI=α・cos(ωRX−ωLO)t+β・cos(ωUD−ωLO)t
=α・cosωIFt+β・cosωIFt ・・・(式4)
SIFQ=α・sin(ωRX−ωLO)t+β・sin(ωUD−ωLO)t
=−α・sinωIFt+β・sinωIFt ・・・ (式5)
が取り出される。
(b) 移相特性も有し、信号SIFIを値φ(φは任意の値)だけ移相する。
(c) 同じく、信号SIFQを値(φ−90°)だけ移相する。
(d) 周波数軸上において、零周波数に対して対称の周波数f0と周波数−f0とを中心周波数とする2つのバンドパス特性を有するものであり、入力信号の相対位相によりこれを選択することができる。
したがって、複素バンドパスフィルタ24において、上記(b)、(c)項により信号SIFQが信号SIFIに対して90°遅相され、
SIFI=α・cosωIFt+β・cosωIFt ・・・ (式6)
SIFQ=−α・sin(ωIFt−90°)+β・sin(ωIFt−90°)
=α・cosωIFt−β・cocωIFt ・・・ (式7)
とされる。つまり、信号SIFIと、信号SIFQとの間では、信号成分α・cosωIFtは互いに同相であり、信号成分β・cocωIFtは互いに逆相である。
SIF=SIFI+SIFQ
=2α・cosωIFt
=ERX・ELO・cosωIFt ・・・ (式8)
が取り出される。この取り出された信号SIFは、信号SRXをアッパーヘテロダイン方式で受信したときの中間周波信号にほかならない。そして、この中間周波信号SIFには、イメージ妨害信号SUDは含まれていない。なお、振幅位相補正回路23は、この(式8)が十分に成立するように、すなわち、イメージ妨害信号SUDが最小となるように、信号SIFI、SIFQの振幅および位相を補正するものである。
AGC電圧VAGCが、フロントエンド回路IC1の後段の、前述した復調回路IC2のAGC電圧発生回路63において形成され、このAGC電圧VAGCが端子ピンT13を通じてAGC用の可変利得アンプ26にその利得の制御信号として供給される。したがって、これにより通常のAGC(中間周波数信号でのAGC)が行われる。
ローパスフィルタ22から出力される信号SIFI、SIFQがリニア検波回路44に供給され、検波および平滑されることにより信号SIFI、SIFQのレベルを示す直流電圧V44とされ、この電圧V44が端子ピンT15に出力される。
この実施形態のフロントエンド回路IC1には、定電圧回路53が設けられ、端子ピンT18から電源電圧+VCCが供給される。この定電圧回路53は、PN接合のバンドギャップを利用して電源電圧+VCCから所定の値の定電圧を形成するものであり、その形成された定電圧はIC1のそれぞれの回路に供給される。なお、定電圧回路53の出力電圧は微調整可能とされ、不揮発性メモリ51にその調整データが記憶されている。信号処理プロセッサ61は、その微調整用の調整データを不揮発性メモリ51から取得して、実使用調整データを生成して、インターフェース部52を通じて定電圧回路53に供給するようにする。
図3は、この実施形態において、不揮発性メモリ51に記憶される調整データの例である。前述もしたように、この実施形態では、不揮発性メモリ51には、自分のフロントエンド回路IC1内の各調整部の調整用の調整データのみではなく、フロントエンド回路IC1以外の回路部の調整データも記憶するように構成されている。
図4は、調整データの取得および不揮発性メモリ51への書き込み処理を説明するための概念図である。
図7は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第1の例を示すものである。エラー訂正符号データのフォーマット構造は、図6に示しように、ページ単位であるが、図7では、便宜上、マクロデータ単位について、情報データ部(情報データ記憶領域) と、パリティ部(パリティ記憶領域)とに分けて示している。後述する第2の例や第3の例においても同様である。
図8は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第2の例を示すものである。この第2の例は、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
図9は、不揮発性メモリ51への調整データの追記と、その際のエラー訂正符号データの生成付加処理の第3の例を示すものである。この第3の例も、途中でエラー訂正符号データを書き込んでも、その後の追記データを含んだ新しいデータ部についての新しいエラー訂正符号データを書き込むことができるようにした場合の例である。
以上は、工場出荷前に不揮発性メモリに書き込まれる事前取得調整データについての説明である。しかし、工場出荷後においても、ある種の調整項目については、ユーザの使用環境において、例えばオペレータなどが、調整データを取得して、その事前取得調整データを不揮発性メモリに追記したい場合がある。
不揮発性メモリ51に格納された事前取得調整データを用いた調整動作は、この実施形態では、テレビ放送受信機で、ユーザにより、選局チャンネルが変更されるたびに行われる。
この実施形態では、中間周波数のバンドパスフィルタ24の中間周波帯域幅は、キャッシュメモリ61bに保持されている事前取得調整データのうちの、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて、全ての放送方式に対応することが可能である。そして、所望の中間周波帯域幅に応じ、図3に示した「IF BPFのカットオフ周波数調整データ」を用いて補間処理をすることにより、カットオフ周波数を微調整設定することが可能である。
IF_BPF_COFF_6M、
IF_BPF_COFF_7M、
IF_BPF_COFF_8M、
からなる。
D12={k2/(k1+k2)}D1+{k1/(k1+k2)}D2
・・・(式B)
なる演算式(B)により求められる。
次に、図13のフローチャートのステップS206やステップS209で行なうキャリブレーションの例を以下に説明する。以下に説明する例は、中間周波フィルタ(バンドパスフィルタ24)におけるイメージ妨害除去特性の調整に関するものである。イメージ妨害除去特性のキャリブレーションを、以下、IMRRキャリブレーションと称することとする。
この検出回路62の具体構成の第1の構成例を図18に示す。この図18の例においては、復調回路部60は、フロントエンド回路IC1からの中間周波信号をデジタル信号に変換するA/Dコンバータ601と、復調処理部602とからなる。そして、A/Dコンバータ601からのデジタル中間周波信号が検出回路62に供給される。
図19に、信号処理プロセッサ61で実行されるイメージ妨害除去特性のキャリブレーション時の処理動作の流れのフローチャートを示す。
図20は、復調回路IC2の検出回路62の第2の構成例を示すブロック図である。
上述の実施形態では、フロントエンド回路部10の各調整部についての調整データを記憶する不揮発性メモリ51は、フロントエンド回路IC1内に設けるようにしたが、当該不揮発性メモリ51は、フロントエンド回路IC1外に設けるようにしてもよい。図21はその場合のテレビ放送受信機の構成例を示すブロック図である。
Claims (12)
- 調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送する転送機能および外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備え、前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにする第2のICと、
を備える電子機器。 - 前記不揮発性メモリに記憶される前記事前取得調整データは所定のパラメータの変化に対して離散的なデータであり、
前記信号処理プロセッサは、離散的な前記事前取得調整データから、補間処理により、外部から取得する前記パラメータに対応する前記実使用調整データを生成する
請求項1に記載の電子機器。 - 前記第1のICは、放送信号受信用のフロントエンド部を構成するものであり、前記第2のICは、前記フロントエンド部からの信号を復調する復調部を構成するものである放送受信装置からなる請求項1に記載の電子機器。
- 前記事前取得調整データは、エラー訂正エンコードされて前記不揮発性メモリに書き込まれており、前記第2のICの前記信号処理プロセッサでエラー訂正デコードする請求項1に記載の電子機器。
- 調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送するデータ転送機能および外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える第1のIC(Integrated Circuit;集積回路)の前記不揮発性メモリに、前記調整データを書き込む工程と、
前記第1のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備える第2のICの前記信号処理プロセッサが、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにする工程と
を有する電子機器のIC内部構成部のばらつき調整方法。 - 調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送するデータ転送機能および外部から送られてくる実使用調整データを前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備えるIC。
- 前記事前取得調整データは、エラー訂正エンコードされて前記不揮発性メモリに書き込まれている請求項6に記載のIC。
- 放送信号受信用のフロントエンド部を構成するものである請求項7に記載のIC。
- 調整データにより調整可能な内部構成部と、前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、前記不揮発性メモリから読み出された前記事前取得調整データを外部に転送するデータ転送機能および外部から送られてくる実使用調整データを保持して前記内部構成部に供給するデータ保持機能を備えるインターフェース部とを備える他のICの前記インターフェース部が接続される信号処理プロセッサを内部構成部として備え、
前記信号処理プロセッサは、前記インターフェース部を通じて前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにするIC。 - 前記不揮発性メモリに記憶される前記事前取得調整データは所定のパラメータの変化に対して離散的なデータであり、
前記信号処理プロセッサは、離散的な前記事前取得調整データから、補間処理により、外部から取得する前記パラメータに対応する前記実使用調整データを生成する
請求項9に記載のIC。 - 前記他のICは、放送信号受信用のフロントエンド部を構成するものであって、前記フロントエンド部からの信号を復調する復調部を構成するものである請求項9に記載のIC。
- 調整データにより調整可能な内部構成部と、外部から送られてくる実使用調整データを保持して、前記内部構成部に供給するデータ保持部とを備える第1のIC(Integrated Circuit;集積回路)と、
前記第1のICの前記内部構成部について予め事前に調整を行なった結果の事前取得調整データが記憶される不揮発性メモリと、
前記第1のICの前記データ保持部と前記不揮発性メモリとが接続される信号処理プロセッサを内部構成部として備え、前記信号処理プロセッサが、前記不揮発性メモリから読み出された前記事前取得調整データを受け取り、受け取った前記事前取得調整データから前記実使用調整データを生成して、前記インターフェース部に送るようにする第2のICと、
を備える電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093573A JP4968145B2 (ja) | 2008-03-31 | 2008-03-31 | 放送信号受信機およびその受信制御方法、並びにic |
US12/399,439 US8676146B2 (en) | 2008-03-31 | 2009-03-06 | Electronic apparatus, dispersion adjustment method of IC internal component section of electronic apparatus and IC |
EP09156153.0A EP2107686B1 (en) | 2008-03-31 | 2009-03-25 | Electronic apparatus, dispersion adjustment method of IC internal component section of electronic apparatus and IC |
CN2009101325368A CN101552884B (zh) | 2008-03-31 | 2009-03-31 | 电子装置及其ic内部组成部件的发散调节方法和ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008093573A JP4968145B2 (ja) | 2008-03-31 | 2008-03-31 | 放送信号受信機およびその受信制御方法、並びにic |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009246852A true JP2009246852A (ja) | 2009-10-22 |
JP4968145B2 JP4968145B2 (ja) | 2012-07-04 |
Family
ID=40802071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008093573A Expired - Fee Related JP4968145B2 (ja) | 2008-03-31 | 2008-03-31 | 放送信号受信機およびその受信制御方法、並びにic |
Country Status (4)
Country | Link |
---|---|
US (1) | US8676146B2 (ja) |
EP (1) | EP2107686B1 (ja) |
JP (1) | JP4968145B2 (ja) |
CN (1) | CN101552884B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028918A (ja) * | 2010-07-21 | 2012-02-09 | Kddi Corp | イメージ信号を除去するアンダーサンプリングを用いた受信機、プログラム及び方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009253558A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | 電子機器、電子機器の調整方法およびic |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08256020A (ja) * | 1995-03-16 | 1996-10-01 | Hitachi Denshi Ltd | 線形補償回路 |
JPH09282237A (ja) * | 1996-04-19 | 1997-10-31 | Fujitsu General Ltd | Eepromを用いた記憶装置 |
JP2001028514A (ja) * | 1999-07-13 | 2001-01-30 | Toshiba Corp | 温度補正回路及び温度補正機能を備えた電子機器 |
JP2001239697A (ja) * | 2000-02-29 | 2001-09-04 | Oki Data Corp | 画像記録装置 |
JP2003510877A (ja) * | 1999-09-22 | 2003-03-18 | トムソン ライセンシング ソシエテ アノニム | 電子的調整用のメモリを備えるpll |
WO2004025849A1 (ja) * | 2002-09-13 | 2004-03-25 | Renesas Technology Corp. | 通信用半導体集積回路および無線通信システム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3303711C2 (de) * | 1983-02-04 | 1985-01-24 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen | Abstimmeinheit für Geräte der Nachrichtentechnik |
KR950015100B1 (ko) * | 1993-03-13 | 1995-12-21 | 엘지전자주식회사 | 텔레비젼 수상기의 튜닝데이타 미세 조절장치 및 조절방법 |
US5809427A (en) * | 1996-03-28 | 1998-09-15 | Motorola Inc. | Apparatus and method for channel acquisition in a communication system |
US5805994A (en) * | 1996-04-03 | 1998-09-08 | Motorola, Inc. | Method for transmit power control in a communication system |
CN1265242A (zh) * | 1997-07-31 | 2000-08-30 | T·I·F·株式会社 | 无线电接收机 |
JPH11168399A (ja) | 1997-12-03 | 1999-06-22 | Sony Corp | 受信回路 |
CN2489526Y (zh) * | 2001-07-13 | 2002-05-01 | 安徽四创电子股份有限公司 | 用于直接广播卫星电视的数字一体化调谐器 |
US7187913B1 (en) * | 2002-01-25 | 2007-03-06 | Sige Semiconductor Inc. | Integrated circuit tuner with broad tuning range |
JP2003234666A (ja) * | 2002-02-07 | 2003-08-22 | Toyota Industries Corp | 無線機用半導体集積回路及び無線通信機 |
JP3842144B2 (ja) * | 2002-02-20 | 2006-11-08 | 三菱電機株式会社 | 車載電子制御装置 |
EP1758027B1 (en) * | 2003-12-30 | 2010-07-14 | SanDisk Corporation | Non-volatile memory and method with control data management |
CN101626475B (zh) * | 2004-04-01 | 2011-05-04 | 松下电器产业株式会社 | 影像再现装置、信息记录装置、影像处理设备及摄像装置 |
JP2006238298A (ja) * | 2005-02-28 | 2006-09-07 | Megachips Lsi Solutions Inc | カメラ付き電子機器およびカメラ付き電子機器に組み込まれるメインモジュール |
JP4775223B2 (ja) | 2006-10-12 | 2011-09-21 | 株式会社大林組 | 遮水工法 |
JP4760701B2 (ja) * | 2006-12-26 | 2011-08-31 | ソニー株式会社 | フロントエンド集積回路 |
JP4968146B2 (ja) * | 2008-03-31 | 2012-07-04 | ソニー株式会社 | 放送信号受信機およびその受信制御方法、並びにic |
JP5029467B2 (ja) * | 2008-03-31 | 2012-09-19 | ソニー株式会社 | 電子機器、電子機器のic内部構成部のばらつき調整方法およびic |
JP2009253558A (ja) * | 2008-04-03 | 2009-10-29 | Sony Corp | 電子機器、電子機器の調整方法およびic |
-
2008
- 2008-03-31 JP JP2008093573A patent/JP4968145B2/ja not_active Expired - Fee Related
-
2009
- 2009-03-06 US US12/399,439 patent/US8676146B2/en not_active Expired - Fee Related
- 2009-03-25 EP EP09156153.0A patent/EP2107686B1/en not_active Expired - Fee Related
- 2009-03-31 CN CN2009101325368A patent/CN101552884B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08256020A (ja) * | 1995-03-16 | 1996-10-01 | Hitachi Denshi Ltd | 線形補償回路 |
JPH09282237A (ja) * | 1996-04-19 | 1997-10-31 | Fujitsu General Ltd | Eepromを用いた記憶装置 |
JP2001028514A (ja) * | 1999-07-13 | 2001-01-30 | Toshiba Corp | 温度補正回路及び温度補正機能を備えた電子機器 |
JP2003510877A (ja) * | 1999-09-22 | 2003-03-18 | トムソン ライセンシング ソシエテ アノニム | 電子的調整用のメモリを備えるpll |
JP2001239697A (ja) * | 2000-02-29 | 2001-09-04 | Oki Data Corp | 画像記録装置 |
WO2004025849A1 (ja) * | 2002-09-13 | 2004-03-25 | Renesas Technology Corp. | 通信用半導体集積回路および無線通信システム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028918A (ja) * | 2010-07-21 | 2012-02-09 | Kddi Corp | イメージ信号を除去するアンダーサンプリングを用いた受信機、プログラム及び方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101552884A (zh) | 2009-10-07 |
CN101552884B (zh) | 2011-11-30 |
EP2107686A3 (en) | 2014-10-15 |
EP2107686B1 (en) | 2016-08-17 |
US20090244400A1 (en) | 2009-10-01 |
JP4968145B2 (ja) | 2012-07-04 |
US8676146B2 (en) | 2014-03-18 |
EP2107686A2 (en) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5029467B2 (ja) | 電子機器、電子機器のic内部構成部のばらつき調整方法およびic | |
JP2009253558A (ja) | 電子機器、電子機器の調整方法およびic | |
JP5181791B2 (ja) | 電圧制御型可変周波数発振回路および信号処理回路 | |
JP4968146B2 (ja) | 放送信号受信機およびその受信制御方法、並びにic | |
US9991916B2 (en) | Receiving device and receiving method | |
JP4968145B2 (ja) | 放送信号受信機およびその受信制御方法、並びにic | |
US20110019785A1 (en) | Alignment of channel filters for multiple-tuner apparatuses | |
JP2011250035A (ja) | 受信装置、受信方法、プログラム、および受信システム | |
JP2001285110A (ja) | 放送受信装置 | |
JP2004096313A (ja) | 受信機およびその調整システム、方法 | |
KR20050074186A (ko) | 튜너리셋회로 | |
JPH11205167A (ja) | Fm受信機 | |
JP2009232237A (ja) | Fm選局回路 | |
JP2006173788A (ja) | 放送受信装置 | |
JPS59178083A (ja) | 受信装置 | |
JP2009232236A (ja) | Fm選局回路 | |
KR20080056446A (ko) | 디지털 튜너의 파인 튜닝 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090825 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091006 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110114 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110906 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120306 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |