JP2009231388A - セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 - Google Patents
セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 Download PDFInfo
- Publication number
- JP2009231388A JP2009231388A JP2008072509A JP2008072509A JP2009231388A JP 2009231388 A JP2009231388 A JP 2009231388A JP 2008072509 A JP2008072509 A JP 2008072509A JP 2008072509 A JP2008072509 A JP 2008072509A JP 2009231388 A JP2009231388 A JP 2009231388A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- substrate
- ceramic
- power module
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【解決手段】Siを含有してなるセラミックス基板であって、基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下に設定されていることを特徴とする。
【選択図】図3
Description
ここで、セラミックス基板としてAlNよりも高い曲げ強度を有するなど機械的特性に優れるSi3N4を用いることにより、セラミックス基板の薄肉化が図れる。
例えば、Siを含有するSi3N4からなるセラミックス基板とAl(アルミニウム)からなる金属部材とを用いてこれらを接合させた際に、セラミックス基板と金属部材との間で接合不良が発生することがある。
すなわち本発明に係るセラミックス基板は、Siを含有してなるセラミックス基板であって、基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下に設定されていることを特徴とする。
また本発明は、前述のセラミックス基板を製造する方法であって、Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えることを特徴とする。
また、本発明のパワーモジュール用基板の製造方法は、Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えて製造されたセラミックス基板に、金属部材を接合することを特徴とする。
本発明によれば、焼結工程後の表面に酸化シリコン及びシリコンの複合酸化物が付着した状態のセラミックス基板に、表面処理としてフッ化物イオンを含む酸性溶液を用いたエッチング工程を行うこととしているので、これら酸化シリコン及びシリコンの複合酸化物を精度よく除去することができる。よって、後工程におけるセラミックス基板と金属部材との接合強度が充分に確保される。
本発明によれば、接合時において、Al2O3(アルミナ)と共にSiOガスが発生することを抑制するので、セラミックス基板と金属部材とを充分な強度で接合することができる。すなわち、セラミックス基板と金属部材とを接合する際、セラミックス基板の表面に酸化シリコン又はシリコンの複合酸化物が存在すると、金属部材におけるセラミックス基板との界面及びその近傍にアルミニウムの酸化物であるアルミナが形成されると共に一酸化珪素ガスが発生するのだが、セラミックス基板の表面の酸化シリコン及びシリコンの複合酸化物が表面処理により良好に除去されているので、接合時における一酸化珪素ガスの発生が抑制されている。
本発明では、セラミックス基板と金属部材とをロウ付けにより接合することとしている。
また、セラミックス基板11の上下面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、EPMA(電子プローブマイクロアナライザ)を用いた表面測定において2.7Atom%以下となっている。
なお、図2に示す定量分析結果は、表面測定方法を説明するために使用する一例である。
本実施形態では、JEOL社製のJXA−8600を用いており、動作圧力を1.3×10−3Pa、加速電圧を15.0kV、プローブに供給する電流を5.0×10−8Aとしている。また、セラミックス基板11の表面には、膜厚が100nm未満であるAu膜が蒸着により形成されている。
次に、Si(シリコン)以外の金属元素が最も一般的な酸化物とフッ化物(例えばAl(アルミニウム)の場合Al2O3(アルミナ)とAlF3(フッ化アルミニウム)、Y(イットリウム)の場合Y2O3(酸化イットリウム)とYF3(フッ化イットリウム)、Mg(マグネシウム)の場合MgO(酸化マグネシウム)とMgF2(フッ化マグネシウム)、Er(エルビウム)の場合Er2O3(酸化エルビウム)とErF3(フッ化エルビウム)など)として存在していると仮定する。さらに、その金属元素Mの酸化物の化学式がMOx、フッ化物の化学式がMFyと書かれるとき、酸化物とフッ化物の存在比はAtom%単位での(換算したOの原子量/x):(換算したFの原子量/y)に等しいと仮定する。このときのSi以外の金属元素に結合しているO(酸素)の量を「(換算した金属元素の原子量)×x×(換算したOの原子量)/{(換算したOの原子量)+(換算したFの原子量)}」の式で算出する(図2(b))。
このように定義した理由は、SiO2以外の焼結助剤に含まれる酸化物もフッ酸と反応してフッ化物を形成することを考慮したためである。
なお、EPMAを用いた表面測定は、セラミックス基板11の表面における任意の5箇所において測定している。ここで、表面測定は、5点測定に限らず、10点測定や他の複数個所であってもよい。
回路層13は、金属層12と同様に例えばAlなどの高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層13は、ロウ材層15によりセラミックス基板11に接合されている。
また、回路層13の上面には、電子部品16がハンダ層17により固着されている。電子部品16としては、例えばIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスが挙げられる。
まず、セラミックス基板11の基材であり、該セラミックス基板11と略同形状のSi3N4からなるセラミックス母材を用意し、このセラミックス母材を、S10に示すように焼成(焼結)する(焼結工程)。焼結後のセラミックス母材の表面には、焼結時に生じたSiからなる酸化シリコン及びシリコンの複合酸化物が存在している。
また図示しないが、エッチング工程後は、このセラミックス母材は蒸留水洗浄工程において洗浄され、乾燥工程においてエアブロー乾燥され、さらにエタノールを用いた超音波洗浄工程において洗浄される。
表面測定工程の結果が2.7Atom%以下であれば、セラミックス基板11の製造が終了し、次工程へと移行する。
表面測定工程の結果が2.7Atom%を超える場合には、セラミックス母材に再度S20の表面処理工程が施される。
また、S20の表面処理工程は、S40の金属部材接合工程の接合直前に行われることがより好ましい。
また、S30の表面測定工程の結果が2.7Atom%を超えた場合に、前述のようにセラミックス母材に再度S20の表面処理工程を施さずに、廃棄することとしてもよく、種々の要望・用途に対応して選択可能である。
冷却器31は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板32は、平面視でほぼ矩形状の平板形状を有しており、例えばAlやCu(銅)、AlSiC(アルミシリコンカーバイド)、Cu−Mo(モリブデン)などで形成されている。
図5は本発明の第2の実施形態に係るパワーモジュール用基板の製造方法を説明する工程図である。
尚、前述の第1の実施形態と同一部材には同一の符号を付し、その説明を省略する。
また図示しないが、エッチング工程後は、このセラミックス母材20は蒸留水洗浄工程において洗浄され、乾燥工程においてエアブロー乾燥され、さらにエタノールを用いた超音波洗浄工程において洗浄された後、乾燥雰囲気において保管される。
例えば、第2の実施形態のセラミックス基板の製造方法では、焼結後のセラミックス母材20にスクライブライン21を設け、スクライブライン21の形成時に生じるヒューム22を、ブラスト処理で除去することとして説明したが、これに限定されるものではない。すなわち、スクライブライン21の代わりにカッター等を用いてセラミックス母材20を切断して複数のセラミックス基板41とし、前述のブラスト処理を省略しても構わない。
また、セラミックス基板11,41と回路層13または金属層12とは、ロウ付け接合されていることとして説明したが、それ以外の方法により接合されていても構わない。
また、スクライブライン21は、レーザ光Lを照射することで形成されているが、それ以外の他のエネルギー光の照射により形成されてもよい。
また、金属層12及び回路層13それぞれは、アルミニウムで形成されていることとして説明したが、それ以外の金属材料で形成されていてもよい。
また、冷却器31は、本実施形態の水冷式に限らずに、空冷式や他の液冷式であっても構わない。
実施例として、Si3N4からなり製造元の異なるセラミックス基板11を2枚用意し、これらセラミックス基板11を、HF(フッ化水素)を4mol/L含有しフッ化物イオンF−を含む化合物「NH4F・HF」により調整された薬液からなるエッチング液に1時間浸漬してフッ酸処理を施した。フッ酸処理の後は、これらセラミックス基板11を蒸留水洗浄し、エアブロー乾燥し、エタノールを用いて超音波洗浄を施した。そして各セラミックス基板11の表面における平均SiO2量を、EPMAを用いた表面測定により夫々測定した。結果を表1に示す。
比較例として、前記フッ酸処理を施さなかった以外は、実施例と同様にして測定を行った。結果を表1に示す。
一方、比較例においては、セラミックス基板11の表面における平均SiO2量(濃度)が1.02Atom%及び4.33Atom%となり、2.7Atom%を超える値が測定された。
11,41 セラミックス基板
12 金属層(金属部材)
13 回路層(金属部材)
14,15 ロウ材層
20 セラミックス母材
F エッチング液
S10 焼結工程
S20 表面処理工程(エッチング工程)
S30 表面測定工程
S40 金属部材接合工程
Claims (6)
- Siを含有してなるセラミックス基板であって、
基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下に設定されていることを特徴とするセラミックス基板。 - Siを含有するセラミックス母材を焼結する工程と、
前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えることを特徴とするセラミックス基板の製造方法。 - 請求項2に記載のセラミックス基板の製造方法であって、
前記表面処理には、フッ化物イオンを含む酸性溶液を用いたエッチング工程が含まれることを特徴とするセラミックス基板の製造方法。 - Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えて製造されたセラミックス基板に、金属部材を接合することを特徴とするパワーモジュール用基板の製造方法。
- 請求項4に記載のパワーモジュール用基板の製造方法であって、
前記金属部材として、アルミニウムを用いることを特徴とするパワーモジュール用基板の製造方法。 - 請求項4又は請求項5に記載のパワーモジュール用基板の製造方法であって、
前記セラミックス基板と前記金属部材との接合が、ロウ付けで行われることを特徴とするパワーモジュール用基板の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072509A JP5176627B2 (ja) | 2008-03-19 | 2008-03-19 | パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
EP08846400.3A EP2217043B1 (en) | 2007-11-06 | 2008-11-06 | Method for producing a substrate for power module |
PCT/JP2008/070219 WO2009060902A1 (ja) | 2007-11-06 | 2008-11-06 | セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
US12/734,428 US20100258233A1 (en) | 2007-11-06 | 2008-11-06 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
CN2008801146408A CN101849445B (zh) | 2007-11-06 | 2008-11-06 | 陶瓷基板、陶瓷基板的制造方法和电源模块用基板的制造方法 |
US13/867,439 US9079264B2 (en) | 2007-11-06 | 2013-04-22 | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008072509A JP5176627B2 (ja) | 2008-03-19 | 2008-03-19 | パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009231388A true JP2009231388A (ja) | 2009-10-08 |
JP5176627B2 JP5176627B2 (ja) | 2013-04-03 |
Family
ID=41246489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008072509A Active JP5176627B2 (ja) | 2007-11-06 | 2008-03-19 | パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5176627B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335836A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | 半導体装置の製造方法 |
JPH10130059A (ja) * | 1996-10-24 | 1998-05-19 | Toshiba Ceramics Co Ltd | 高純度窒化珪素体の製造方法 |
JPH118216A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Ceramics Co Ltd | 半導体製造用部材の洗浄方法 |
JP2002128567A (ja) * | 2001-09-14 | 2002-05-09 | Ngk Spark Plug Co Ltd | 窒化珪素質焼結体及びその製造方法 |
JP2002181776A (ja) * | 2000-10-03 | 2002-06-26 | Matsushita Electric Works Ltd | 半導体イオンセンサおよびその製造方法 |
JP2006240955A (ja) * | 2005-03-07 | 2006-09-14 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
JP2007197229A (ja) * | 2006-01-24 | 2007-08-09 | National Institute Of Advanced Industrial & Technology | 高熱伝導窒化ケイ素基板とその製造方法 |
-
2008
- 2008-03-19 JP JP2008072509A patent/JP5176627B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07335836A (ja) * | 1994-06-10 | 1995-12-22 | Sony Corp | 半導体装置の製造方法 |
JPH10130059A (ja) * | 1996-10-24 | 1998-05-19 | Toshiba Ceramics Co Ltd | 高純度窒化珪素体の製造方法 |
JPH118216A (ja) * | 1997-06-16 | 1999-01-12 | Toshiba Ceramics Co Ltd | 半導体製造用部材の洗浄方法 |
JP2002181776A (ja) * | 2000-10-03 | 2002-06-26 | Matsushita Electric Works Ltd | 半導体イオンセンサおよびその製造方法 |
JP2002128567A (ja) * | 2001-09-14 | 2002-05-09 | Ngk Spark Plug Co Ltd | 窒化珪素質焼結体及びその製造方法 |
JP2006240955A (ja) * | 2005-03-07 | 2006-09-14 | Denki Kagaku Kogyo Kk | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 |
JP2007197229A (ja) * | 2006-01-24 | 2007-08-09 | National Institute Of Advanced Industrial & Technology | 高熱伝導窒化ケイ素基板とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5176627B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9079264B2 (en) | Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate | |
JP6125691B2 (ja) | 半導体装置 | |
TWI600126B (zh) | 附散熱座功率模組用基板,附散熱座功率模組,及附散熱座功率模組用基板之製造方法 | |
JP5430655B2 (ja) | ろう材およびこれを用いた放熱基体ならびに電子装置 | |
JP6729224B2 (ja) | セラミックス/アルミニウム接合体、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール | |
JP5474188B2 (ja) | 回路基板およびこれを用いた電子装置 | |
JP5422964B2 (ja) | セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
JP4360847B2 (ja) | セラミック回路基板、放熱モジュール、および半導体装置 | |
JP2002329938A (ja) | セラミック回路基板 | |
JP2005011922A (ja) | ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置 | |
JP5309885B2 (ja) | パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
WO2023234286A1 (ja) | セラミックス回路基板およびそれを用いた半導体装置 | |
JP5176627B2 (ja) | パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 | |
JP6182903B2 (ja) | セラミック回路基板の製造方法 | |
WO2017090422A1 (ja) | セラミックス/アルミニウム接合体、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール | |
JP2011067849A (ja) | ろう材およびこれを用いて接合された放熱基体 | |
KR102198657B1 (ko) | 파워 모듈용 기판의 제조 방법 | |
JP6561883B2 (ja) | 回路基板の製造方法 | |
JP2000049425A (ja) | セラミックス回路基板とその製造方法、それを用いたパワーモジュール | |
WO2022091808A1 (ja) | 半導体装置用基板 | |
JP4493445B2 (ja) | 金属−単結晶複合体とその接合方法およびこれを用いた放熱基板 | |
JP2010183096A (ja) | セラミックス銅回路基板および半導体装置 | |
JP2011077087A (ja) | パワーモジュール用基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121211 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5176627 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |