JP2009231388A - セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 - Google Patents

セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法 Download PDF

Info

Publication number
JP2009231388A
JP2009231388A JP2008072509A JP2008072509A JP2009231388A JP 2009231388 A JP2009231388 A JP 2009231388A JP 2008072509 A JP2008072509 A JP 2008072509A JP 2008072509 A JP2008072509 A JP 2008072509A JP 2009231388 A JP2009231388 A JP 2009231388A
Authority
JP
Japan
Prior art keywords
ceramic substrate
substrate
ceramic
power module
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008072509A
Other languages
English (en)
Other versions
JP5176627B2 (ja
Inventor
Hiroshi Tonomura
宏史 殿村
Yoshio Kuromitsu
祥郎 黒光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2008072509A priority Critical patent/JP5176627B2/ja
Priority to EP08846400.3A priority patent/EP2217043B1/en
Priority to PCT/JP2008/070219 priority patent/WO2009060902A1/ja
Priority to US12/734,428 priority patent/US20100258233A1/en
Priority to CN2008801146408A priority patent/CN101849445B/zh
Publication of JP2009231388A publication Critical patent/JP2009231388A/ja
Application granted granted Critical
Publication of JP5176627B2 publication Critical patent/JP5176627B2/ja
Priority to US13/867,439 priority patent/US9079264B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】Siを含有してなるセラミックス基板と金属部材とを接合させた際に充分な接合強度が得られ、熱サイクル時における接合信頼性が高められたセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法を提供する。
【解決手段】Siを含有してなるセラミックス基板であって、基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下に設定されていることを特徴とする。
【選択図】図3

Description

本発明は、Siを含有してなるセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法に関する。
例えば半導体チップなどの電子部品が実装されたパワーモジュールは、一般にAlN(窒化アルミニウム)やAl(アルミナ)、Si(窒化珪素)、SiC(シリコンカーバイド)などからなるセラミックス基板と、該セラミックス基板の上面に配置された金属部材の回路層と、該セラミックス基板の下面に配置された金属部材の金属層とを有するパワーモジュール用基板を備え、該パワーモジュール用基板の回路層上に、発熱体である半導体チップを配設し、金属層の下面には冷却用のヒートシンクを配設している(特許文献1参照)。
そして、パワーモジュールは、半導体チップで発生した熱を、金属層を介してヒートシンク中の冷却水へ放散させる構成となっている。
ここで、セラミックス基板としてAlNよりも高い曲げ強度を有するなど機械的特性に優れるSiを用いることにより、セラミックス基板の薄肉化が図れる。
特開2002−9212号公報
しかしながら、上記従来のパワーモジュール用基板には、以下の課題が残されている。
例えば、Siを含有するSiからなるセラミックス基板とAl(アルミニウム)からなる金属部材とを用いてこれらを接合させた際に、セラミックス基板と金属部材との間で接合不良が発生することがある。
すなわち、セラミックス基板の接合する表面部分には、セラミックス基板を焼結した際に生じたSiO(酸化シリコン)やシリコンの複合酸化物が存在しており、接合時において、これら酸化シリコン及びシリコンの複合酸化物に起因したSiOガスが発生し、セラミックス基板と金属部材との接合面積が充分に確保できなくなる。そして、このような接合不良により、熱サイクル時において、セラミックス基板と金属部材との剥離が生じやすくなる。
本発明は、前述の課題に鑑みてなされたもので、Siを含有してなるセラミックス基板と金属部材とを接合させた際に充分な接合強度が得られ、熱サイクル時における接合信頼性が高められたセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法を提供することを目的とする。
前記目的を達成するために、本発明は以下の手段を提案している。
すなわち本発明に係るセラミックス基板は、Siを含有してなるセラミックス基板であって、基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下に設定されていることを特徴とする。
また本発明は、前述のセラミックス基板を製造する方法であって、Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えることを特徴とする。
また、本発明のパワーモジュール用基板の製造方法は、Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えて製造されたセラミックス基板に、金属部材を接合することを特徴とする。
本発明に係るセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法によれば、Siを含有するセラミックス母材を焼結した後、該セラミックス母材に表面処理が施されているので、表面の酸化シリコン及びシリコンの複合酸化物の濃度が電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下にまで低減されている。従って、このようにして製造されたセラミックス基板と金属部材とを接合した際に、酸化シリコン及びシリコンの複合酸化物に起因するSiO(一酸化珪素)ガスの発生が抑制され、これらセラミックス基板と金属部材との接合面積が充分に確保されるとともに、熱サイクル時におけるこれらセラミックス基板と金属部材との剥離が防止されて、接合信頼性が高められている。
また、本発明に係るセラミックス基板の製造方法において、前記表面処理には、フッ化物イオンを含む酸性溶液を用いたエッチング工程が含まれることとしてもよい。
本発明によれば、焼結工程後の表面に酸化シリコン及びシリコンの複合酸化物が付着した状態のセラミックス基板に、表面処理としてフッ化物イオンを含む酸性溶液を用いたエッチング工程を行うこととしているので、これら酸化シリコン及びシリコンの複合酸化物を精度よく除去することができる。よって、後工程におけるセラミックス基板と金属部材との接合強度が充分に確保される。
また、本発明に係るパワーモジュール用基板の製造方法において、前記金属部材として、アルミニウムを用いることとしてもよい。
本発明によれば、接合時において、Al(アルミナ)と共にSiOガスが発生することを抑制するので、セラミックス基板と金属部材とを充分な強度で接合することができる。すなわち、セラミックス基板と金属部材とを接合する際、セラミックス基板の表面に酸化シリコン又はシリコンの複合酸化物が存在すると、金属部材におけるセラミックス基板との界面及びその近傍にアルミニウムの酸化物であるアルミナが形成されると共に一酸化珪素ガスが発生するのだが、セラミックス基板の表面の酸化シリコン及びシリコンの複合酸化物が表面処理により良好に除去されているので、接合時における一酸化珪素ガスの発生が抑制されている。
また、本発明に係るパワーモジュール用基板の製造方法において、前記セラミックス基板と前記金属部材との接合が、ロウ付けで行われることとしてもよい。
本発明では、セラミックス基板と金属部材とをロウ付けにより接合することとしている。
本発明に係るセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法によれば、Siを含有してなるセラミックス基板と金属部材とを接合させた際に充分な接合強度が得られ、熱サイクル時における接合信頼性が高められる。
以下、本発明によるセラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法の実施形態を、図面に基づいて説明する。なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするために縮尺を適宜変更している。
図1は本発明の第1の実施形態に係るパワーモジュール用基板の概略構成を示す断面図、図2は本発明の第1の実施形態のパワーモジュール用基板に用いるセラミックス基板を電子プローブマイクロアナライザにより定量分析した結果を示す表、図3は本発明の第1の実施形態のパワーモジュール用基板の製造方法を説明するフローチャート、図4は本発明の第1の実施形態に係るパワーモジュール用基板を備えるパワーモジュールの概略構成を示す断面図である。
図1に示すように、本実施形態におけるパワーモジュール用基板1は、セラミックス基板11と、セラミックス基板11の下面に配置された金属層(金属部材)12と、セラミックス基板11の上面に配置された複数の回路層(金属部材)13とを備えている。すなわち、セラミックス基板11を上下面から挟むようにして、表面に金属部材が接合された構成とされている。
セラミックス基板11は、Si(珪素)を含有してなるSi(窒化珪素)からなり、板状に形成されている。
また、セラミックス基板11の上下面それぞれにおける酸化シリコン及びシリコンの複合酸化物の濃度は、EPMA(電子プローブマイクロアナライザ)を用いた表面測定において2.7Atom%以下となっている。
ここで、EPMAを用いた表面測定方法について、図2を参照しながら説明する。
なお、図2に示す定量分析結果は、表面測定方法を説明するために使用する一例である。
本実施形態では、JEOL社製のJXA−8600を用いており、動作圧力を1.3×10−3Pa、加速電圧を15.0kV、プローブに供給する電流を5.0×10−8Aとしている。また、セラミックス基板11の表面には、膜厚が100nm未満であるAu膜が蒸着により形成されている。
まず、上記条件でセラミックス基板11の表面を定量分析する(図2(a)に示すA)。そして、定量分析により検出された元素のうちC(炭素)とAu(金)の検出量を0とする(図2(a)に示すB)。さらに、CとAuとを除く他の元素の検出量の和が100Atom%となるように換算する(図2(a)に示すC)。
次に、Si(シリコン)以外の金属元素が最も一般的な酸化物とフッ化物(例えばAl(アルミニウム)の場合Al(アルミナ)とAlF(フッ化アルミニウム)、Y(イットリウム)の場合Y(酸化イットリウム)とYF(フッ化イットリウム)、Mg(マグネシウム)の場合MgO(酸化マグネシウム)とMgF(フッ化マグネシウム)、Er(エルビウム)の場合Er(酸化エルビウム)とErF(フッ化エルビウム)など)として存在していると仮定する。さらに、その金属元素Mの酸化物の化学式がMOx、フッ化物の化学式がMFyと書かれるとき、酸化物とフッ化物の存在比はAtom%単位での(換算したOの原子量/x):(換算したFの原子量/y)に等しいと仮定する。このときのSi以外の金属元素に結合しているO(酸素)の量を「(換算した金属元素の原子量)×x×(換算したOの原子量)/{(換算したOの原子量)+(換算したFの原子量)}」の式で算出する(図2(b))。
このように定義した理由は、SiO以外の焼結助剤に含まれる酸化物もフッ酸と反応してフッ化物を形成することを考慮したためである。
続いて、換算したOの原子量とSi以外の金属元素に結合しているOの原子量との差を算出する。そして、算出したOの全量がSiと結合してSiOを構成しているものとし、算出したOの原子量に1.5を乗じて得た値をセラミックス基板11の表面におけるSiO濃度とする。例えば、図2に示す定量分析結果例では、SiO濃度が0.198Atom%となる。
なお、EPMAを用いた表面測定は、セラミックス基板11の表面における任意の5箇所において測定している。ここで、表面測定は、5点測定に限らず、10点測定や他の複数個所であってもよい。
金属層12は、例えばAl(アルミニウム)などの高熱伝導率を有する金属により形成されており、ロウ材層14によりセラミックス基板11に接合されている。
回路層13は、金属層12と同様に例えばAlなどの高熱伝導率を有する金属により形成されており、間隔を適宜あけて配置されることで回路を構成する。そして、回路層13は、ロウ材層15によりセラミックス基板11に接合されている。
また、回路層13の上面には、電子部品16がハンダ層17により固着されている。電子部品16としては、例えばIGBT(Insulated Gate Bipolar Transistor)などのパワーデバイスが挙げられる。
次に、以上のような構成のパワーモジュール用基板1の製造方法について、図3を参照しながら説明する。
まず、セラミックス基板11の基材であり、該セラミックス基板11と略同形状のSiからなるセラミックス母材を用意し、このセラミックス母材を、S10に示すように焼成(焼結)する(焼結工程)。焼結後のセラミックス母材の表面には、焼結時に生じたSiからなる酸化シリコン及びシリコンの複合酸化物が存在している。
次いで、表面処理工程として、S20に示すように、このセラミックス母材を、フッ化物イオンを含む酸性溶液(以下「フッ酸溶液」と省略する)からなるエッチング液に浸漬し、湿式エッチングする(エッチング工程)。このエッチング工程によって、セラミックス母材の表面の酸化シリコン及びシリコンの複合酸化物が精度よく除去される。
また図示しないが、エッチング工程後は、このセラミックス母材は蒸留水洗浄工程において洗浄され、乾燥工程においてエアブロー乾燥され、さらにエタノールを用いた超音波洗浄工程において洗浄される。
次いで、表面測定工程として、S30に示すように、エッチング工程後のセラミックス母材の表面における酸化シリコン及びシリコンの複合酸化物の濃度をEPMAにより表面測定し、2.7Atom%以下であるか確認する。なお、EPMAによる表面測定方法は、上述と同様である。また、EPMAによる表面測定は、セラミックス母材の表面における任意の5箇所において測定している。
表面測定工程の結果が2.7Atom%以下であれば、セラミックス基板11の製造が終了し、次工程へと移行する。
表面測定工程の結果が2.7Atom%を超える場合には、セラミックス母材に再度S20の表面処理工程が施される。
次に、パワーモジュール用基板1の製造のための金属部材接合工程として、S40に示すように、セラミックス基板11の上下両面に、金属層12及び回路層13それぞれの金属部材をロウ付けにより一体に接合する。
ここで、パワーモジュール用基板1のセラミックス基板11の上下両面においては、S20の表面処理工程で酸化シリコン及びシリコンの複合酸化物が精度よく除去されているため、接合時においてこれら酸化シリコン及びシリコンの複合酸化物に起因するSiO(一酸化珪素)ガスの発生が抑制されている。これにより、回路層13及びセラミックス基板11との接合面積と金属層12及びセラミックス基板11との接合面積とのそれぞれが充分に確保されている。以上のようにして、パワーモジュール用基板1を製造する。
尚、S30の表面測定工程は、その測定結果が安定して2.7Atom%以下に得られる場合には、省略してもよい。
また、S20の表面処理工程は、S40の金属部材接合工程の接合直前に行われることがより好ましい。
また、S30の表面測定工程の結果が2.7Atom%を超えた場合に、前述のようにセラミックス母材に再度S20の表面処理工程を施さずに、廃棄することとしてもよく、種々の要望・用途に対応して選択可能である。
以上のような構成のパワーモジュール用基板1は、セラミックス基板11と金属部材との接合面積が充分に確保されているため、温度サイクル試験における例えば1000サイクル程度までの間に、回路層13や金属層12がセラミックス基板11から剥離することが抑制される。
このようにして製造されたパワーモジュール用基板1は、例えば図4に示すようなパワーモジュール30に用いられる。このパワーモジュール30は、上述のパワーモジュール用基板1と、電子部品16と、冷却器31と、放熱板32とを備えている。
冷却器31は、水冷式のヒートシンクであって、内部に冷媒である冷却水が流通する流路が形成されている。
放熱板32は、平面視でほぼ矩形状の平板形状を有しており、例えばAlやCu(銅)、AlSiC(アルミシリコンカーバイド)、Cu−Mo(モリブデン)などで形成されている。
そして、放熱板32は、熱伝導グリースなどを介して冷却器31に対してネジ33により固定されている。また、放熱板32とパワーモジュール用基板1の金属層12とは、ハンダ層34により接合されている。なお、放熱板32と金属層12とは、ロウ付けにより接合されてもよい。このとき、パワーモジュール用基板1の製造時において、金属層12、セラミックス基板11及び回路層13の積層体に放熱板32をさらに積層した状態で各部材を一括してロウ付けしてもよい。また、パワーモジュール30は、放熱板32を設けずに冷却器31の上面にパワーモジュール用基板1を設ける構成としてもよい。
このようなセラミックス基板11、セラミックス基板11の製造方法及びパワーモジュール用基板1の製造方法によれば、焼結後のセラミックス母材に対し表面処理工程を行うことで、セラミックス基板11の上下両面における酸化シリコン及びシリコンの複合酸化物の濃度が2.7Atom%以下にまで低減される。これにより、金属層12及び回路層13それぞれとセラミックス基板11とが、充分な強度で接合されるようになっている。
次に、本発明の第2の実施形態のパワーモジュール用基板の製造方法について、図5を参照しながら説明する。
図5は本発明の第2の実施形態に係るパワーモジュール用基板の製造方法を説明する工程図である。
尚、前述の第1の実施形態と同一部材には同一の符号を付し、その説明を省略する。
まず、Siからなり、焼成(焼結)された後のセラミックス母材20を用意する。セラミックス母材20の表面には、焼結時に生じたSiからなる酸化シリコン及びシリコンの複合酸化物が存在している。このセラミックス母材20の一面に、図5(a)に示すように、複数のスクライブライン21を形成する。
ここでは、セラミックス母材20の一面にレーザ光(エネルギー光)Lを照射することで、直線状のスクライブライン21を形成する。このとき、レーザ光Lの照射によりセラミックス母材20から飛散するヒューム22が、スクライブライン21の形成領域及びその近傍に付着する。このヒューム22も、セラミックス母材20がSiからなるため、酸化シリコン及びシリコンの複合酸化物で形成されている。
次いで、第1の表面処理として、セラミックス母材20の上下両面にZrO(二酸化ジルコニウム)粉末を噴き付けるブラスト処理を施す(図5(b))。これにより、セラミックス母材20の上下両面の平坦化を行うと共に、セラミックス母材20の一面に付着しているヒューム22を除去する。
次いで、第2の表面処理として、ヒューム22を除去したセラミックス母材20を、図5(c)に示すように、フッ酸溶液からなるエッチング液Fに浸漬し、湿式エッチングする(エッチング工程)。このエッチング工程によって、セラミックス母材20の表面の酸化シリコン及びシリコンの複合酸化物が精度よく除去される。
また図示しないが、エッチング工程後は、このセラミックス母材20は蒸留水洗浄工程において洗浄され、乾燥工程においてエアブロー乾燥され、さらにエタノールを用いた超音波洗浄工程において洗浄された後、乾燥雰囲気において保管される。
エッチング工程後のセラミックス母材20の表面における酸化シリコン及びシリコンの複合酸化物の濃度は、EPMAによる表面測定において2.7Atom%以下にまで低減されている。なお、EPMAによる表面測定方法は、上述と同様である。また、EPMAによる表面測定は、セラミックス母材20においてスクライブライン21で区画される複数の領域それぞれで任意の5箇所において測定している。
次に、セラミックス母材20をスクライブライン21に沿って分割する(図5(d))。このようにして、セラミックス基板41が製造される。そして、製造したセラミックス基板41の上下両面に、金属層12及び回路層13それぞれをロウ付けにより接合する(図5(e))。
ここで、表面処理によりセラミックス基板41の上下両面において酸化シリコン及びシリコンの複合酸化物が除去されているため、接合時においてこれら酸化シリコン及びシリコンの複合酸化物に起因するSiO(一酸化珪素)ガスの発生が抑制される。これにより、回路層13及びセラミックス基板41との接合面積と金属層12及びセラミックス基板41との接合面積とのそれぞれが充分に確保される。以上のようにして、パワーモジュール用基板51を製造する。
以上のような構成のパワーモジュール用基板51は、セラミックス基板41と金属部材との接合面積が充分に確保されているため、温度サイクル試験における例えば1000サイクル程度までの間に、回路層13や金属層12がセラミックス基板41から剥離することが抑制される。
なお、本発明は上記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることができる。
例えば、第2の実施形態のセラミックス基板の製造方法では、焼結後のセラミックス母材20にスクライブライン21を設け、スクライブライン21の形成時に生じるヒューム22を、ブラスト処理で除去することとして説明したが、これに限定されるものではない。すなわち、スクライブライン21の代わりにカッター等を用いてセラミックス母材20を切断して複数のセラミックス基板41とし、前述のブラスト処理を省略しても構わない。
また第1、第2の実施形態では、セラミックス基板11,41の上下両面における酸化シリコン及びシリコンの複合酸化物の濃度を2.7Atom%以下とすることとして説明したが、これに限らず、少なくとも金属部材が接合される表面部分における酸化シリコン及びシリコンの複合酸化物の濃度が2.7Atom%以下であればよい。すなわち、例えば、エッチング工程として湿式エッチングを用いずに、乾式エッチングを用いて金属部材の接合される表面部分のみ、酸化シリコン及びシリコンの複合酸化物の濃度を2.7Atom%以下としても構わない。
また第1、第2の実施形態では、セラミックス基板11,41の一面を上面として回路層13を接合しているが、一面を下面として金属層12を接合する構成としてもよい。
また、セラミックス基板11,41と回路層13または金属層12とは、ロウ付け接合されていることとして説明したが、それ以外の方法により接合されていても構わない。
また第2の実施形態では、セラミックス母材20を分割してセラミックス基板41を形成した後に金属層12及び回路層13それぞれを接合しているが、スクライブライン21が形成されたセラミックス母材20に金属層12及び回路層13の少なくとも一方を接合した後に該セラミックス母材20を分割してセラミックス基板41を形成してもよい。
また、スクライブライン21は、レーザ光Lを照射することで形成されているが、それ以外の他のエネルギー光の照射により形成されてもよい。
また、スクライブライン21を形成した場合の第1の表面処理としては、粉末の噴き付けによるブラスト処理のほか、ホーニング処理などそれ以外の処理を用いても構わない。
また、金属層12及び回路層13それぞれは、アルミニウムで形成されていることとして説明したが、それ以外の金属材料で形成されていてもよい。
また、パワーモジュール用基板1,51は、セラミックス基板11,41の下面に金属層12を接合しているが、金属層12を設けずにセラミックス基板11,41の下面に放熱板32や冷却器31を直接接合する構成としても構わない。
また、冷却器31は、本実施形態の水冷式に限らずに、空冷式や他の液冷式であっても構わない。
また、セラミックス基板11,41は、Siを含有するSiからなるとして説明したが、これに限定されるものではなく、Siを含有するそれ以外の材料であっても構わない。
以下、本発明を実施例により具体的に説明する。ただし本発明はこの実施例に限定されるものではない。
[実施例]
実施例として、Siからなり製造元の異なるセラミックス基板11を2枚用意し、これらセラミックス基板11を、HF(フッ化水素)を4mol/L含有しフッ化物イオンFを含む化合物「NHF・HF」により調整された薬液からなるエッチング液に1時間浸漬してフッ酸処理を施した。フッ酸処理の後は、これらセラミックス基板11を蒸留水洗浄し、エアブロー乾燥し、エタノールを用いて超音波洗浄を施した。そして各セラミックス基板11の表面における平均SiO量を、EPMAを用いた表面測定により夫々測定した。結果を表1に示す。
[比較例]
比較例として、前記フッ酸処理を施さなかった以外は、実施例と同様にして測定を行った。結果を表1に示す。
Figure 2009231388
表1からわかるように、実施例においては、セラミックス基板11の表面における平均SiO量(濃度)が0.42Atom%及び1.05Atom%となり、いずれも2.7Atom%以下に抑えられていて、良好な値が得られた。
一方、比較例においては、セラミックス基板11の表面における平均SiO量(濃度)が1.02Atom%及び4.33Atom%となり、2.7Atom%を超える値が測定された。
本発明の第1の実施形態に係るパワーモジュール用基板の概略構成を示す断面図である。 本発明の第1の実施形態に係るパワーモジュール用基板に用いるセラミックス基板を電子プローブマイクロアナライザにより定量分析した結果を示す表である。 本発明の第1の実施形態に係るパワーモジュール用基板の製造方法を説明するフローチャートである。 本発明の第1の実施形態に係るパワーモジュール用基板を備えるパワーモジュールの概略構成を示す断面図である。 本発明の第2の実施形態に係るパワーモジュール用基板の製造方法を説明する工程図である。
符号の説明
1,51 パワーモジュール用基板
11,41 セラミックス基板
12 金属層(金属部材)
13 回路層(金属部材)
14,15 ロウ材層
20 セラミックス母材
F エッチング液
S10 焼結工程
S20 表面処理工程(エッチング工程)
S30 表面測定工程
S40 金属部材接合工程

Claims (6)

  1. Siを含有してなるセラミックス基板であって、
    基板表面における酸化シリコン及びシリコンの複合酸化物の濃度が、電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下に設定されていることを特徴とするセラミックス基板。
  2. Siを含有するセラミックス母材を焼結する工程と、
    前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えることを特徴とするセラミックス基板の製造方法。
  3. 請求項2に記載のセラミックス基板の製造方法であって、
    前記表面処理には、フッ化物イオンを含む酸性溶液を用いたエッチング工程が含まれることを特徴とするセラミックス基板の製造方法。
  4. Siを含有するセラミックス母材を焼結する工程と、前記セラミックス母材に表面処理を施して、表面の酸化シリコン及びシリコンの複合酸化物の濃度を電子プローブマイクロアナライザを用いた表面測定で2.7Atom%以下とする工程と、を備えて製造されたセラミックス基板に、金属部材を接合することを特徴とするパワーモジュール用基板の製造方法。
  5. 請求項4に記載のパワーモジュール用基板の製造方法であって、
    前記金属部材として、アルミニウムを用いることを特徴とするパワーモジュール用基板の製造方法。
  6. 請求項4又は請求項5に記載のパワーモジュール用基板の製造方法であって、
    前記セラミックス基板と前記金属部材との接合が、ロウ付けで行われることを特徴とするパワーモジュール用基板の製造方法。
JP2008072509A 2007-11-06 2008-03-19 パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法 Active JP5176627B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2008072509A JP5176627B2 (ja) 2008-03-19 2008-03-19 パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法
EP08846400.3A EP2217043B1 (en) 2007-11-06 2008-11-06 Method for producing a substrate for power module
PCT/JP2008/070219 WO2009060902A1 (ja) 2007-11-06 2008-11-06 セラミックス基板、セラミックス基板の製造方法及びパワーモジュール用基板の製造方法
US12/734,428 US20100258233A1 (en) 2007-11-06 2008-11-06 Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate
CN2008801146408A CN101849445B (zh) 2007-11-06 2008-11-06 陶瓷基板、陶瓷基板的制造方法和电源模块用基板的制造方法
US13/867,439 US9079264B2 (en) 2007-11-06 2013-04-22 Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008072509A JP5176627B2 (ja) 2008-03-19 2008-03-19 パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009231388A true JP2009231388A (ja) 2009-10-08
JP5176627B2 JP5176627B2 (ja) 2013-04-03

Family

ID=41246489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008072509A Active JP5176627B2 (ja) 2007-11-06 2008-03-19 パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法

Country Status (1)

Country Link
JP (1) JP5176627B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335836A (ja) * 1994-06-10 1995-12-22 Sony Corp 半導体装置の製造方法
JPH10130059A (ja) * 1996-10-24 1998-05-19 Toshiba Ceramics Co Ltd 高純度窒化珪素体の製造方法
JPH118216A (ja) * 1997-06-16 1999-01-12 Toshiba Ceramics Co Ltd 半導体製造用部材の洗浄方法
JP2002128567A (ja) * 2001-09-14 2002-05-09 Ngk Spark Plug Co Ltd 窒化珪素質焼結体及びその製造方法
JP2002181776A (ja) * 2000-10-03 2002-06-26 Matsushita Electric Works Ltd 半導体イオンセンサおよびその製造方法
JP2006240955A (ja) * 2005-03-07 2006-09-14 Denki Kagaku Kogyo Kk セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
JP2007197229A (ja) * 2006-01-24 2007-08-09 National Institute Of Advanced Industrial & Technology 高熱伝導窒化ケイ素基板とその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07335836A (ja) * 1994-06-10 1995-12-22 Sony Corp 半導体装置の製造方法
JPH10130059A (ja) * 1996-10-24 1998-05-19 Toshiba Ceramics Co Ltd 高純度窒化珪素体の製造方法
JPH118216A (ja) * 1997-06-16 1999-01-12 Toshiba Ceramics Co Ltd 半導体製造用部材の洗浄方法
JP2002181776A (ja) * 2000-10-03 2002-06-26 Matsushita Electric Works Ltd 半導体イオンセンサおよびその製造方法
JP2002128567A (ja) * 2001-09-14 2002-05-09 Ngk Spark Plug Co Ltd 窒化珪素質焼結体及びその製造方法
JP2006240955A (ja) * 2005-03-07 2006-09-14 Denki Kagaku Kogyo Kk セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。
JP2007197229A (ja) * 2006-01-24 2007-08-09 National Institute Of Advanced Industrial & Technology 高熱伝導窒化ケイ素基板とその製造方法

Also Published As

Publication number Publication date
JP5176627B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
US9079264B2 (en) Ceramic substrate, method of manufacturing ceramic substrate, and method of manufacturing power module substrate
JP6125691B2 (ja) 半導体装置
TWI600126B (zh) 附散熱座功率模組用基板,附散熱座功率模組,及附散熱座功率模組用基板之製造方法
JP5430655B2 (ja) ろう材およびこれを用いた放熱基体ならびに電子装置
JP6729224B2 (ja) セラミックス/アルミニウム接合体、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール
JP5474188B2 (ja) 回路基板およびこれを用いた電子装置
JP5422964B2 (ja) セラミックス基板の製造方法及びパワーモジュール用基板の製造方法
JP4360847B2 (ja) セラミック回路基板、放熱モジュール、および半導体装置
JP2002329938A (ja) セラミック回路基板
JP2005011922A (ja) ヒートシンクを備えた両面銅貼り基板、およびこれを用いた半導体装置
JP5309885B2 (ja) パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法
WO2023234286A1 (ja) セラミックス回路基板およびそれを用いた半導体装置
JP5176627B2 (ja) パワーモジュール用基板のセラミックス基板、パワーモジュール用基板のセラミックス基板の製造方法及びパワーモジュール用基板の製造方法
JP6182903B2 (ja) セラミック回路基板の製造方法
WO2017090422A1 (ja) セラミックス/アルミニウム接合体、絶縁回路基板、パワーモジュール、ledモジュール、熱電モジュール
JP2011067849A (ja) ろう材およびこれを用いて接合された放熱基体
KR102198657B1 (ko) 파워 모듈용 기판의 제조 방법
JP6561883B2 (ja) 回路基板の製造方法
JP2000049425A (ja) セラミックス回路基板とその製造方法、それを用いたパワーモジュール
WO2022091808A1 (ja) 半導体装置用基板
JP4493445B2 (ja) 金属−単結晶複合体とその接合方法およびこれを用いた放熱基板
JP2010183096A (ja) セラミックス銅回路基板および半導体装置
JP2011077087A (ja) パワーモジュール用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121224

R150 Certificate of patent or registration of utility model

Ref document number: 5176627

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150