JP2009231345A - 強誘電性材料、強誘電体キャパシタ及び半導体記憶装置 - Google Patents

Abstract

【課題】リーク電流が少なく自発分極量の大きいビスマス元素を含む強誘電性材料、この強誘電性材料を用いた強誘電体キャパシタ、並びにこの強誘電体キャパシタを用いた高集積の半導体記憶装置を提供する。
【解決手段】第１の電極１０と、第１の電極１０上に形成され、ビスマス元素を含むペロブスカイト型酸化物よりなる第１の強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物よりなる第２の強誘電性材料との混晶を含む強誘電体膜１２と、強誘電体膜１２上に形成された第２の電極１４とを有する。
【選択図】図１

Description

本発明は、強誘電性材料、強誘電体キャパシタ及び強誘電体キャパシタを用いた半導体記憶装置に関する。

コンピュータの主記憶装置には、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）及びスタティックランダムアクセスメモリ（ＳＲＡＭ）等の揮発性メモリが使用されている。揮発性メモリは、電源が供給されている期間のみデータを保持することができ、電源の供給が停止されると記憶されているデータは消失してしまう。

これに対して、自由に書換えが可能で、かつ、電源の供給を停止してもデータが消失しない不揮発性メモリとして、強誘電性材料を用いた強誘電体ランダムアクセスメモリ（以下、「ＦｅＲＡＭ」という。）が知られている。ＦｅＲＡＭは、次世代のメモリとして、非接触のＩＣカード等への応用が期待されている。

現在広く使用されているＦｅＲＡＭ用の強誘電性材料としては、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３系のペロブスカイト型酸化物材料が挙げられる。Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３系の材料は、自発分極量Ｐｒが約５０μＣ／ｃｍ^２程度の強誘電性材料である。

強誘電体料の自発分極量Ｐｒは、大きいほど高密度の不揮発性メモリの作製に有利である。このため、ＦｅＲＡＭ用の強誘電性材料として、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３系材料に代わるより自発分極量Ｐｒの大きい材料の適用が検討されている。

近年、ビスマス元素を含むペロブスカイト型酸化物材料において、巨大な自発分極量を示す結果が報告されている。例えば、非特許文献１には、鉄酸ビスマス（ＢｉＦｅＯ_３）薄膜の自発分極量Ｐｒが１００〜１５０μＣ／ｃｍ^２程度の値を示すことが報告されている。

また、強誘電性の理論計算技術の進展により、材料の電子構造から強誘電性を計算することが可能となっており、より高い自発分極量Ｐｒを有する材料が模索されている。例えば、非特許文献２では、コバルト酸ビスマス（ＢｉＣｏＯ_３）の自発分極量Ｐｒが１７９μＣ／ｃｍ^２程度になることが予測されている。
特開２００５−１０４７４４号公報 K. Y. Yun et al., "Giant ferroelectric polarization beyond 150 μC/cm2in BiFeO3 thin film", Jpn. J. Appl. Phys., Vol. 43, No, 5A, 2004, pp. L647-L648 Y. Uratani et al., "First-principles predictions of giant electric polarization", Jpn. J. Appl. Phys., Vol. 44, No. 9B, 2005, pp. 7130-7133

しかしながら、ビスマス元素を含むペロブスカイト型酸化物材料は、リーク電流が非常に大きく、強誘電体キャパシタとして実際にデバイスへ組み込むことは困難であった。このため、ＦｅＲＡＭ等に適用可能な自発分極量の大きい材料の開発に向けて、ビスマス元素を含む強誘電性材料のリーク電流を低減するための技術が求められていた。

本発明の目的は、リーク電流が少なく自発分極量の大きいビスマス元素を含む強誘電性材料、この強誘電性材料を用いた強誘電体キャパシタ、並びにこの強誘電体キャパシタを用いた高集積の半導体記憶装置を提供することにある。

本発明の一観点によれば、ビスマス元素を含むペロブスカイト型酸化物よりなる第１の強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物よりなる第２の強誘電性材料との混晶を含む強誘電性材料が提供される。

また、本発明の他の観点によれば、第１の電極と、前記第１の電極上に形成され、ビスマス元素を含むペロブスカイト型酸化物よりなる第１の強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物よりなる第２の強誘電性材料との混晶を含む強誘電体膜と、前記強誘電体膜上に形成された第２の電極とを有する強誘電体キャパシタが提供される。

また、本発明の更に他の観点によれば、半導体基板上に形成された選択トランジスタと、前記半導体基板上に形成され、第１の電極と、前記第１の電極上に形成され、ビスマス元素を含むペロブスカイト型酸化物よりなる第１の強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物よりなる第２の強誘電性材料との混晶を含む強誘電体膜と、前記強誘電体膜上に形成された第２の電極とを有し、前記第１の電極又は前記第２の電極が前記選択トランジスタに接続された強誘電体キャパシタとを有する半導体記憶装置が提供される。

本発明によれば、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶を主成分とする強誘電性材料を構成するので、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料を単独で用いた強誘電性材料と比較して、リーク電流を大幅に低減することができる。また、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料は、大きな自発分極量が予測されている材料であり、現在広く使用されているＰｂ（Ｚｒ，Ｔｉ）Ｏ_３系材料を用いた場合よりも大きい自発分極量を得ることが期待できる。したがって、このような強誘電性材料を用いてキャパシタを構成することにより、リーク電流が少なく自発分極量の大きい強誘電体キャパシタを構成することが可能となる。また、この強誘電体キャパシタによって半導体記憶装置を構成することにより、強誘電体キャパシタの面積を小さくしてメモリセル密度を高めることができ、半導体記憶装置の記憶容量を増加することが可能となる。

［第１実施形態］
本発明の第１実施形態による強誘電体キャパシタについて図１乃至図６を用いて説明する。

図１は本実施形態による強誘電体キャパシタの構造を示す概略断面図、図２及び図３は強誘電性材料としてコバルト酸ビスマスを用いた強誘電体キャパシタの電気特性を示すグラフ、図４はジルコン酸鉛とコバルト酸ビスマスとの混晶よりなる強誘電体膜のＸ線回折スペクトルを示すグラフ、図５は本実施形態による強誘電体キャパシタの電気特性を示すグラフ、図６は本実施形態による強誘電体キャパシタにおけるコバルト酸ビスマスの組成比と残留分極値との関係を示すグラフである。

はじめに、本実施形態による強誘電体キャパシタの構造について図１を用いて説明する。

本実施形態による強誘電体キャパシタは、図１に示すように、下部電極１０と、下部電極１０上に形成された強誘電体膜１２と、強誘電体膜１２上に形成された上部電極１４とを有している。

強誘電体膜１２は、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶を主成分とする強誘電性材料からなる膜である。ビスマス元素を含むペロブスカイト型酸化物強誘電性材料としては、例えば、コバルト酸ビスマス（bismuth cobaltate：ＢｉＣｏＯ_３）や鉄酸ビスマス（bismuth ironate：ＢｉＦｅＯ_３）が挙げられる。反強誘電性を示すペロブスカイト型酸化物強誘電性材料としては、例えば、ジルコン酸鉛（lead zirconate：ＰｂＺｒＯ_３）やハフニウム酸鉛（lead hafnate：ＰｂＨｆＯ_３）が挙げられる。

強誘電体膜１２を構成する混晶には、１種類のビスマス元素を含むペロブスカイト型酸化物強誘電性材料のみならず、２種類以上のビスマス元素を含むペロブスカイト型酸化物強誘電性材料が含まれてもよい。同様に、強誘電体膜１２を構成する混晶には、１種類の反強誘電性を示すペロブスカイト型酸化物強誘電性材料のみならず、２種類以上の反強誘電性を示すペロブスカイト型酸化物強誘電性材料が含まれてもよい。

すなわち、強誘電体膜１２を構成する混晶としては、例えば、ジルコン酸鉛とコバルト酸ビスマスとの混晶、ハフニウム酸鉛とコバルト酸ビスマスとの混晶、ジルコン酸鉛とハフニウム酸鉛とコバルト酸ビスマスとの混晶、ジルコン酸鉛と鉄酸ビスマスとの混晶、ハフニウム酸鉛と鉄酸ビスマスとの混晶、ジルコン酸鉛とハフニウム酸鉛と鉄酸ビスマスとの混晶、ジルコン酸鉛とハフニウム酸鉛とコバルト酸ビスマスと鉄酸ビスマスとの混晶等を適用することができる。

ペロブスカイト型の酸化物強誘電性材料は、一般にはＡＢＯ_３（Ａ，Ｂは金属元素）の組成式で表される。酸素の化学量論的組成は、金属Ａ，Ｂの２に対して３であるが、必ずしも３である必要はない。全体として実質的にＡＢＯ_３型の結晶格子を有すると認められる限りにおいて、金属リッチ又は酸素リッチの組成でもあってよい。

強誘電体膜１２の形成には、後述の第２実施形態に記載の種々の成膜方法を適用することができる。

下部電極１０及び上部電極１４は、耐酸化性を有する導電性材料や酸化物導電性材料により構成することが好ましく、例えば、白金族の金属、白金族金属の導電性酸化物、単純ペロブスカイト構造を有する導電性酸化物等により構成することができる。白金族の金属とは、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）及び白金（Ｐｔ）である。白金族金属の導電性酸化物としては、酸化ルテニウム（ＲｕＯ_２）や酸化イリジウム（ＩｒＯ_２）等が挙げられる。単純ペロブスカイト構造を有する導電性酸化物としては、ＳｒＲｕＯ_３、Ｌａ_０．５Ｓｒ_０．５ＣｏＯ_３等が挙げられる。なお、下部電極１０及び上部電極１４には、ここに例示した材料のみならず、酸化物誘電体膜に対して一般に用いられている他の種々の電極材料を適用することができる。

上述のように、コバルト酸ビスマスなど、ビスマス元素を含むペロブスカイト型の酸化物強誘電性材料は、極めて高い自発分極量Ｐｒが予測されている強誘電性材料であるが、リーク電流が極めて大きい。

図２及び図３はコバルト酸ビスマスを用いた強誘電体キャパシタの電気特性を示すグラフである。図２は分極量と電圧との関係を示すグラフであり、図３は正負のパルス電圧を印加したときの分極量の変化を示すグラフである。

コバルト酸ビスマスを用いた強誘電体キャパシタでは、図２に示すように、分極−電圧曲線は、リーク電流の多い材料に特有の膨らんだ形状となっている。また、図３に示すように、一定電圧（１Ｖ）を印加すると、時間の経過とともに見かけの分極量が増加しており、リーク電流が非常に多いことが判る。

そこで、本願発明者等は、ビスマス元素を含むペロブスカイト型の酸化物強誘電性材料の有する高い自発分極量を生かしつつリーク電流の少ない強誘電性材料を形成すべく鋭意検討を行い、ビスマス元素を含むペロブスカイト型の酸化物強誘電性材料と他のペロブスカイト型の酸化物強誘電性材料との混晶を構成することに想到した。そして、その結果、ビスマス元素を含むペロブスカイト型の酸化物強誘電性材料とジルコン酸鉛及び／又はハフニウム酸鉛との混晶を構成することで、自発分極量が大きくリーク電流の少ない強誘電性材料を形成できることが初めて明らかとなった。

図４は、化学溶液堆積（Chemical Solution Deposition：ＣＳＤ）法により堆積したジルコン酸鉛とコバルト酸ビスマスとの混晶よりなる強誘電体膜のＸ線回折スペクトルを示すグラフである。Ｘ線回折測定に用いた試料は、Ｐｔ／ＴｉＯ_２／ＳｉＯ_２／Ｓｉ構造の下地基板上に、ジルコン酸鉛とコバルト酸ビスマスとの組成比が０．７：０．３である混晶（以下、「０．７ＰｂＺｒＯ_３−０．３ＢｉＦｅＯ_３」と表す）よりなる強誘電体膜を形成したものである。

図４に示すＸ線回折スペクトルから、形成した強誘電体膜が、（１０１）方向に強く配向したペロブスカイト構造を有していることが判った。

図５は、強誘電体膜１２として０．７ＰｂＺｒＯ_３−０．３ＢｉＦｅＯ_３を用いた本実施形態の強誘電体キャパシタについて、分極量と印加との関係を測定した結果を示すグラフである。

強誘電体膜としてコバルト酸ビスマスを用いた強誘電体キャパシタでは、図２に示すように、リーク電流が非常に多く、ヒステリシス特性を測定することができなかった。

これに対し、強誘電体膜をジルコン酸鉛とコバルト酸ビスマスとの混晶により構成した本実施形態による強誘電体キャパシタでは、図５に示すように、印加電圧の変化に対して分極値がヒステリシス曲線を描くヒステリシス特性を有している。このことから、強誘電体膜をジルコン酸鉛とコバルト酸ビスマスとの混晶により構成することにより、リーク電流を大幅に低減できることが判る。

図６は、強誘電体膜１２としてジルコン酸鉛とコバルト酸ビスマスとの混晶を用いた本実施形態の強誘電体キャパシタにおけるコバルト酸ビスマスの組成比ｘに対する残留分極値の変化を示すグラフである。コバルト酸ビスマスの組成比ｘは、混晶の組成式を（１−ｘ）ＰｂＺｒＯ_３−ｘＢｉＦｅＯ_３として、ｘを０〜０．３の間で変化した。

図６に示すように、コバルト酸ビスマスの組成比ｘが０．１を超えると、残留分極値は、コバルト酸ビスマスの組成比ｘが大きくなるほどに増加している。

本願発明者等は、現状では組成比ｘが０．３を超える試料についての測定を行っていないが、コバルト酸ビスマスについて予測されている自発分極量の値を考慮すると、組成比ｘを更に大きくすることにより、より大きな残留分極値を得られることが期待できる。また、成膜条件の最適化等により、更に大きな残留分極値を得られることも期待できる。

ビスマス元素を含むペロブスカイト型酸化物強誘電性材料に反強誘電性を示すペロブスカイト型酸化物強誘電性材料を加えて混晶とすることによりリーク電流が低減するメカニズムは明らかではない。

チタン酸鉛（ＰｂＴｉＯ_３）はリーク電流の多い材料であるが、反強誘電性を示すペロブスカイト型酸化物強誘電性材料であるジルコン酸鉛（ＰｂＺｒＯ_３）を添加してこれらの混晶であるチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ_３：ＰＺＴ）とすることにより、リーク電流が低減することが知られている。

ビスマス元素を含むペロブスカイト型酸化物強誘電性材料に反強誘電性を示すペロブスカイト型酸化物強誘電性材料を加えて混晶とする場合にも、ＰＺＴの場合と同様のメカニズムによってリーク電流が減少しているものと考えられる。

このように、本実施形態によれば、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶を主成分とする強誘電性材料を用いて強誘電体キャパシタを構成するので、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料を単独で用いた強誘電体キャパシタの場合と比較して、リーク電流を大幅に低減することができる。また、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料は、大きな自発分極量が予測されている材料であり、現在広く使用されているＰｂ（Ｚｒ，Ｔｉ）Ｏ_３系材料を用いた場合よりも大きい自発分極量を得ることが期待できる。

［第２実施形態］
本発明の第２実施形態による半導体記憶装置及びその製造方法について図７乃至図１１を用いて説明する。

図７は本実施形態による半導体記憶装置の構造を示す概略断面図、図８乃至図１１は本実施形態による半導体記憶装置の製造方法を示す工程断面図である。

はじめに、本実施形態による半導体記憶装置の構造について図７を用いて説明する。
図７は、半導体記憶装置のアレイ状に形成された複数のメモリセルのうちの一のメモリセルについて、基板面に垂直な方向の断面構造を示したものである。

ｎ型のシリコン基板２０上には、素子領域を画定する素子分離膜２２が形成されている。素子分離膜２２により画定されたシリコン基板２０の活性領域には、シリコン基板２０上にゲート絶縁膜２４を介して形成されたゲート電極２６と、ゲート電極２６の両側のシリコン基板２０内に形成されたソース／ドレイン領域２８，３０とを有するｐ型のセル選択トランジスタ３２が形成されている。

ゲート電極２６は、メモリセルの選択に用いられるセル選択信号が入力されるワード線を兼ねている。ソース／ドレイン領域３０は、メモリセルに書き込まれるデータに対応した電圧が印加されるビット線（図示せず）に接続されている。

セル選択トランジスタ３２が形成されたシリコン基板２０上には、層間絶縁膜３４が形成されている。層間絶縁膜３４には、ソース／ドレイン領域２８に達するコンタクトホール３６が形成されている。コンタクトホール３６内には、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３８が埋め込まれている。

コンタクトプラグ３８が埋め込まれた層間絶縁膜３４上には、シリコン酸化膜４０が形成されている。シリコン酸化膜４０上には、強誘電体キャパシタ５２が形成されている。強誘電体キャパシタ５２は、プレート線（図示せず）に接続された下部電極４２と、下部電極４２上に形成された強誘電体膜４４と、強誘電体膜４４上に形成された上部電極４６とを有している。強誘電体膜４４は、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶を主成分とする強誘電性材料からなる膜により構成されている。

強誘電体キャパシタ５２上には、シリコン酸化膜５６が形成されている。シリコン酸化膜５６上には、一端がコンタクトホール５８を介してコンタクトプラグ３６に電気的に接続され、他端がコンタクトホール６０を介して上部電極４６に電気的に接続された配線層６２が形成されている。これにより、セル選択トランジスタ３２のソース／ドレイン領域２８と強誘電体キャパシタ５２の上部電極４６とが電気的に接続されている。

こうして、１トランジスタ１キャパシタ（１Ｔ１Ｃ）型のメモリセルを有する半導体記憶装置が構成されている。

本実施形態による半導体記憶装置は、強誘電体キャパシタ５２が、第１実施形態による強誘電体キャパシタにより構成されたものである。すなわち、強誘電体キャパシタ５２は、強誘電体膜４２が、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶を主成分とする強誘電性材料からなる膜により構成されている。

次に、本実施形態による半導体記憶装置の書き込み動作について図７を用いて説明する。

ワード線（図示せず）を介してセル選択トランジスタ３２のゲート電極２６に、例えば−Ｖｇ［Ｖ］の電圧を印加し、データを書き込むメモリセルを選択する。

次いで、データ“１”の書き込み時には、例えばビット線（図示せず）の電圧Ｖｂがプレート線（図示せず）の電圧Ｖｐよりも高くなるように、各配線に電圧を印加する。これにより、強誘電体膜４４には、上部電極４６側が下部電極４２側よりも高電位の電圧が印加され、上部電極４６から下部電極４２に向かう方向に分極が生じる。当該分極方向をデータ“１”に対応づける。

一方、データ“０”の書き込み時には、例えばビット線（図示せず）の電圧Ｖｂがプレート線（図示せず）の電圧Ｖｐよりも低くなるように、各配線に電圧を印加する。これにより、強誘電体膜４４には、上部電極４６側が下部電極４２側よりも低電位の電圧が印加され、下部電極４２から上部電極４６に向かう方向に分極が生じる。当該分極方向をデータ“０”に対応づける。

このようにして、書き込まれるデータと強誘電体膜４４の分極方向とを対応づけることにより、データ“１”又はデータ“０”を書き込むことができる。

次に、本実施形態による半導体記憶装置の読み出し動作について図７を用いて説明する。

まず、ワード線（図示せず）を介してセル選択トランジスタ３２のゲート電極２６に、例えば−Ｖｇ［Ｖ］の電圧を印加し、データを書き込むメモリセルを選択する。

次いで、例えばビット線（図示せず）の電圧Ｖｂがプレート線（図示せず）の電圧Ｖｐよりも高くなるように、各配線に電圧を印加する。これにより、強誘電体キャパシタ５２には、上部電極４６側が下部電極４２側よりも高電位の電圧が印加される。

このとき、メモリセルにデータ“１”が記憶されている場合には、強誘電体膜４４の分極は反転しないので、強誘電体キャパシタ５２の電荷分布に大きな変化は生じず、例えばビット線（図示せず）にはほとんど電流が流れない。

これに対し、メモリセルにデータ“０”が記憶されている場合には、強誘電体膜４４の分極が反転するので、強誘電体キャパシタ５２の電荷分布に大きな変化が生じ、例えばビット線（図示せず）に相対的に大きな電流が流れる。

このように、メモリセルに記憶されたデータによってビット線（図示せず）を流れる電流の大きさが異なるため、この電流値の大小によって読み出されたデータの値を判別することができる。

次に、本実施形態による半導体記憶装置の製造方法について図８乃至図１１を用いて説明する。

まず、シリコン基板２０に、例えばＬＯＣＯＳ（LOCal Oxidation of Silicon）法により、素子領域を画定する素子分離膜２２を形成する。素子分離膜２２は、ＳＴＩ（Shallow Trench Isolation）法等により形成してもよい。

次いで、シリコン基板２０の素子領域上に、通常のＭＯＳトランジスタの製造方法と同様にして、ゲート絶縁膜２４を介して形成されたゲート電極２６と、ゲート電極２６の両側のシリコン基板２０内に形成されたソース／ドレイン領域２８，３０とを有するセル選択トランジスタ３２を形成する。

次いで、セル選択トランジスタ３２が形成されたシリコン基板２０上に、例えばＴＥＯＳガスを用いたプラズマＣＶＤ法により、シリコン酸化膜よりなる層間絶縁膜３４を形成する。

次いで、例えばＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法により、層間絶縁膜３４の表面を研磨して平坦化する。

次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜３４に、ソース／ドレイン領域２８に達するコンタクトホール３６を形成する。

次いで、例えばＣＶＤ法によりバリアメタル及びタングステン膜を堆積後、これら導電膜をエッチバックし、層間絶縁膜３４内に、ソース／ドレイン領域２８に電気的に接続されたコンタクトプラグ３６を形成する（図８（ａ））。

次いで、コンタクトプラグ３６が埋め込まれた層間絶縁膜３４上に、例えばＣＶＤ（Chemical Vapor Deposition：化学気相成長）法により、シリコン酸化膜４０を形成する。

次いで、シリコン酸化膜３８上に、例えばスパッタ法により、密着層としての酸化チタン膜（図示せず）とプラチナ膜４２ａとを順次堆積する。

次いで、プラチナ膜４２ａ上に、例えば化学溶液堆積法により、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶よりなる強誘電体膜４４を形成する。

化学溶液堆積法による強誘電体膜４４の成膜は、例えば以下の手順により行う。

まず、強誘電体膜４４形成用の塗布溶液として、例えばＭＯＤ（Metal Organic Deposition）用の有機金属溶液を調製する。例えば、０．７ＰｂＺｒＯ_３−０．３ＢｉＦｅＯ_３よりなる強誘電体膜４４を形成する場合には、ＢｉとＣｏのモル比が１：１の溶液と、ＰｂとＺｒのモル比が１：１の溶液とを７：３の割合で混合する。このとき、ＢｉとＰｂは焼成するときの蒸発分を補完するために、１０〜２０％程度多めに加えることが望ましい。

このように形成した塗布溶液を、例えばスピンコート法により、プラチナ膜４２ａ上に塗布する。スピンコートによる溶液の塗布は、例えば、回転数が１５００〜５０００ｒｐｍ、時間が１０〜６０秒の条件で行う。その後、１２０℃と４５０℃でそれぞれ２分間の仮焼きを行う。

次いで、強誘電体膜４４の膜厚が所望の膜厚になるまで溶液の塗布及び仮焼きのプロセスを繰り返し行い、所望の膜厚の強誘電体膜４４を形成する。例えば上記プロセスを５回繰り返すことにより、例えば膜厚２００ｎｍの強誘電体膜４４を形成することができる。

その後、赤外線炉等により、酸素又は窒素雰囲気中で、例えば５００〜８００℃の温度で５分間程度焼成し、強誘電体膜４４の成膜を完了する。

なお、強誘電体膜４４は、上述の化学溶液堆積法のほか、ＭＯＣＶＤ（Metal-Organic Chemical Vapor Deposition：有機金属化学気相成長）法、ＰＬＤ（Pulsed Laser Deposition：パルスレーザ蒸着）法、その他の方法によっても形成することができる。強誘電体膜４２の形成方法は、化学溶液堆積法に限定されるものではない。

次いで、このようにして形成した強誘電体膜４４上に、例えば真空蒸着法により、プラチナ膜４６ａを形成する（図８（ｂ））。

次いで、フォトリソグラフィにより、プラチナ膜４６ａ上に、上部電極４６の形成予定領域を覆うフォトレジスト膜４８を形成する。

次いで、フォトレジスト膜４８をマスクとして、例えば塩素系のエッチングガスを用いたドライエッチングにより、プラチナ膜４６ａ及び強誘電体膜４４を、プラチナ膜４２ａが露出するまで順次エッチングする。これにより、プラチナ膜４６ａよりなる上部電極４６を形成する（図９（ａ））。

次いで、例えばアッシングにより、フォトレジスト膜４８を除去する。

次いで、フォトリソグラフィにより、下部電極４２の形成予定領域を覆うフォトレジスト膜５０を形成する。

次いで、フォトレジスト膜５０をマスクとして、例えば塩素系のエッチングガスを用いたドライエッチングにより、プラチナ膜４２ａを、シリコン酸化膜４０が露出するまでエッチングする。これにより、プラチナ膜４２ａよりなる下部電極４２を形成する。

こうして、下部電極４２と、下部電極４２上に形成された強誘電体膜４４と、強誘電体膜４４上に形成された上部電極４６とを有する強誘電体キャパシタ５２を形成する（図９（ｂ））。

次いで、例えばアッシングにより、フォトレジスト膜５０を除去する。

次いで、フォトリソグラフィにより、コンタクトプラグ３６の形成領域を露出するフォトレジスト膜５４を形成する。

次いで、フォトレジスト膜５４をマスクとして、例えば塩素系のエッチングガスを用いたドライエッチングにより、シリコン酸化膜４０を、コンタクトプラグ３８が露出するまでエッチングする（図１０（ａ））。

次いで、例えばアッシングにより、フォトレジスト膜５４を除去する。

次いで、全面に、例えばＣＶＤ法により、シリコン酸化膜５６を形成する（図１０（ｂ））。

次いで、フォトリソグラフィ及びドライエッチングによりシリコン酸化膜５６をパターニングし、シリコン酸化膜５６に、コンタクトプラグ３８に達するコンタクトホール５８と、上部電極４６に達するコンタクトホール６０とを形成する（図１１（ａ））。

次いで、全面に、例えばアルミニウム又は銅よりなる導電層を堆積後、フォトリソグラフィ及びドライエッチングによりこの導電層をパターニングし、コンタクトプラグ３８と上部電極４６とを電気的に接続する配線層６２を形成する（図１１（ｂ））。

この後、必要に応じて、更に上層の配線層等を形成し、半導体記憶装置を完成する。

このように、本実施形態によれば、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶を主成分とする強誘電性材料を用いて強誘電体キャパシタを構成するので、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料を単独で用いた強誘電体キャパシタの場合と比較して、リーク電流を大幅に低減することができる。これにより、この強誘電体キャパシタを半導体記憶装置に適用することが可能である。

また、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料は、大きな自発分極量が予測されている材料であり、現在広く使用されているＰｂ（Ｚｒ，Ｔｉ）Ｏ_３系材料を用いた場合よりも大きい自発分極量を得ることが期待できる。これにより、強誘電体キャパシタの面積を小さくしてメモリセル密度を高めることができ、半導体記憶装置の記憶容量を増加することが可能となる。

［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶として、コバルト酸ビスマスとジルコン酸鉛との混晶の場合を例にして実験例を交えて説明したが、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と反強誘電性を示すペロブスカイト型酸化物強誘電性材料との他の混晶についても同様に適用することができる。このような混晶としては、ジルコン酸鉛とコバルト酸ビスマスとの混晶、ハフニウム酸鉛とコバルト酸ビスマスとの混晶、ジルコン酸鉛とハフニウム酸鉛とコバルト酸ビスマスとの混晶、ジルコン酸鉛と鉄酸ビスマスとの混晶、ハフニウム酸鉛と鉄酸ビスマスとの混晶、ジルコン酸鉛とハフニウム酸鉛と鉄酸ビスマスとの混晶、ジルコン酸鉛とハフニウム酸鉛とコバルト酸ビスマスと鉄酸ビスマスとの混晶等を適用することができる。

また、上記実施形態では、ビスマス元素を含むペロブスカイト型酸化物強誘電性材料と反強誘電性を示すペロブスカイト型酸化物強誘電性材料との混晶よりなる単層の強誘電体膜を示したが、下部部電極と強誘電体膜との間及び／又は強誘電体膜と上部電極との間に他の誘電体材料を設けた積層構造の強誘電体膜を構成してもよい。

また、上記第２実施形態では、プレーナ型の強誘電体キャパシタを有する半導体記憶装置について説明したが、スタック型の強誘電体キャパシタを有する半導体記憶装置を構成するようにしてもよい。

また、上記第２実施形態では、半導体記憶装置としてＦｅＲＡＭを示したが、強誘電体キャパシタを常誘電体キャパシタと同様に動作させることにより、ＤＲＡＭとして用いるようにしてもよい。

また、上記実施形態では、強誘電体キャパシタのアプリケーションとして半導体記憶装置への適用例を示したが、本発明の強誘電体キャパシタは半導体記憶装置への適用に限定されるものではない。例えば、本発明の強誘電体キャパシタを、通常の容量素子や、電源ノイズの除去のためのバイパスキャパシタ等に用いてもよい。

また、上記実施形態に記載の製造条件は、一例を示したものであり、形成するデバイスの構造や要求される特性等に応じて適宜設定することができる。

本発明の第１実施形態による強誘電体キャパシタの構造を示す概略断面図である。 強誘電性材料としてコバルト酸ビスマスを用いた強誘電体キャパシタの電気特性を示すグラフ（その１）である。 強誘電性材料としてコバルト酸ビスマスを用いた強誘電体キャパシタの電気特性を示すグラフ（その２）である。 ジルコン酸鉛とコバルト酸ビスマスとの混晶よりなる強誘電体膜のＸ線回折スペクトルを示すグラフである。 本発明の第１実施形態による強誘電体キャパシタの電気特性を示すグラフである。 本発明の第１実施形態による強誘電体キャパシタにおけるコバルト酸ビスマスの組成比と残留分極値との関係を示すグラフである。 本発明の第２実施形態による半導体記憶装置の構造を示す概略断面図である。 本発明の第２実施形態による半導体記憶装置の製造方法を示す工程断面図（その１）である。 本発明の第２実施形態による半導体記憶装置の製造方法を示す工程断面図（その２）である。 本発明の第２実施形態による半導体記憶装置の製造方法を示す工程断面図（その３）である。 本発明の第２実施形態による半導体記憶装置の製造方法を示す工程断面図（その４）である。

符号の説明

１０…下部電極
１２…強誘電体膜
１４…上部電極
２０…シリコン基板
２２…素子分離膜
２４…ゲート絶縁膜
２６…ゲート電極
２８，３０…ソース／ドレイン領域
３２…セル選択トランジスタ
３４…層間絶縁膜
３６，５８，６０…コンタクトホール
３８…コンタクトプラグ
４０，５６…シリコン酸化膜
４２ａ，４６ａ…プラチナ膜
４２…下部電極
４４…強誘電体膜
４６…上部電極
４８，５０，５４…フォトレジスト膜
５２…強誘電体キャパシタ
６２…配線層

Claims (6)

1. ビスマス元素を含むペロブスカイト型酸化物よりなる第１の強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物よりなる第２の強誘電性材料との混晶を含むことを特徴とする強誘電性材料。
2. 第１の電極と、
   前記第１の電極上に形成され、ビスマス元素を含むペロブスカイト型酸化物よりなる第１の強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物よりなる第２の強誘電性材料との混晶を含む強誘電体膜と、
   前記強誘電体膜上に形成された第２の電極と
   を有することを特徴とする強誘電体キャパシタ。
3. 半導体基板上に形成された選択トランジスタと、
   前記半導体基板上に形成され、第１の電極と、前記第１の電極上に形成され、ビスマス元素を含むペロブスカイト型酸化物よりなる第１の強誘電性材料と、反強誘電性を示すペロブスカイト型酸化物よりなる第２の強誘電性材料との混晶を含む強誘電体膜と、前記強誘電体膜上に形成された第２の電極とを有し、前記第１の電極又は前記第２の電極が前記選択トランジスタに接続された強誘電体キャパシタと
   を有することを特徴とする半導体記憶装置。
4. 請求項３記載の半導体記憶装置において、
   前記第１の強誘電性材料は、コバルト酸ビスマス又は鉄酸ビスマスである
   ことを特徴とする半導体記憶装置。
5. 請求項３又は４記載の半導体記憶装置において、
   前記第２の強誘電性材料は、ジルコン酸鉛又はハフニウム酸鉛である
   ことを特徴とする半導体記憶装置。
6. 請求項３乃至５のいずれか１項に記載の半導体記憶装置において、
   前記第１の電極及び前記第２の電極は、白金族金属、白金族金属の導電性酸化物及び単純ペロブスカイト構造を有する導電性酸化物材料を含むグループから選択される材料により構成されている
   ことを特徴とする半導体記憶装置。
   

Images