JP2009219018A - レベルシフタ回路 - Google Patents

Abstract

【課題】 トランジスタの閾値にも満たない低振幅の入力信号及び高周波入力信号に対しても正常に信号レベル変換が可能であり、トランジスタの特性ばらつきに対する動作信頼性が高いレベルシフタ回路を提供する。
【解決手段】 Ｐ型トランジスタ（Ｔ１）とＮ型トランジスタＴ２とで構成されるＣＭＯＳインバータと、前記Ｐ型トランジスタとＮ型トランジスタとのゲートにそれぞれ一方の極を接続する第１及び第２のキャパシタ（Ｃ１_Ｐ、Ｃ１_Ｎ）と、前記第１及び第２のキャパシタの他方の極に前記入力信号を与える第１のスイッチ（ＳＷ１）と、前記第１及び第２のキャパシタの他方の極に前記入力信号の振幅のほぼ半分の大きさの直流電圧（ＶＲＥＦ）を与える第２のスイッチ（ＳＷ２）と、前記第１及び第２のキャパシタの一方の極にそれぞれ第１及び第２のプリセット電圧（ＲＥＦ_Ｐ、ＲＥＦ_Ｎ）を与える第３及び第４のスイッチ（ＳＷ３_Ｐ、ＳＷ３_Ｎ）とを備えるレベルシフタ回路である。
【選択図】図１

Description

本発明は、低レベル入力信号を高レベル出力信号に変換するレベルシフタ回路に関する。

近年、表示装置の制御駆動回路において、半導体技術の進展によるトランジスタ閾値の低電圧化にともない、コントローラＩＣの駆動電圧を従来より低くすることが可能となってきており、またアプリケーションの低消費電力化が強く望まれていることから、コントローラＩＣの出力信号は振幅減少の傾向にある。更に、上記に加えて不要輻射（ＥＭＩ）ノイズを低減する上でも、インターフェース信号は低振幅伝送が強く望まれている。

そのため、駆動ＩＣと同等の駆動回路を、トランジスタによって基板内に構成し、駆動ＩＣへ入力されていた入力信号で、そのまま基板内の駆動回路を動作させることが望ましい。しかし、基板内ゆえの制約から、入力信号の振幅を増幅する必要が生じる場合があり、この際には信号の振幅を増幅するレベルシフタ回路が利用されている（例えば、特許文献１参照。）
特開２００７−１７８４５１号公報

しかしながら、薄膜トランジスタを用いた液晶表示装置、ＥＬ表示装置に代表されるような、画素トランジスタを形成する同一のプロセスを用いて同一ガラス基板上に周辺回路を形成する場合においては、単結晶シリコン半導体に比べトランジスタの閾値の制御が困難であり、とくに工程ばらつきに起因する閾値電圧変動が大きいことなどから、コントローラＩＣが出力する低振幅信号を受けてガラス基板上に形成したレベルシフタ回路が正常動作しない場合もみられた。

本発明は、上記事情に鑑みてなされたもので、トランジスタの閾値にも満たない低振幅の入力信号及び高周波入力信号に対しても正常に信号レベル変換が可能であり、トランジスタの特性ばらつきに対する動作信頼性が高いレベルシフタ回路を提供することを目的とする。

上記課題を解決するための本発明は、入力信号の振幅を増幅するレベルシフタ回路であって、Ｐ型トランジスタとＮ型トランジスタとで構成されるＣＭＯＳインバータと、前記Ｐ型トランジスタとＮ型トランジスタとのゲートにそれぞれ一方の極を接続する第１及び第２のキャパシタと、前記第１及び第２のキャパシタの他方の極に前記入力信号を与える第１のスイッチと、前記第１及び第２のキャパシタの他方の極に前記入力信号の振幅のほぼ半分の大きさの直流電圧を与える第２のスイッチと、前記第１及び第２のキャパシタの一方の極にそれぞれ第１及び第２のプリセット電圧を与える第３及び第４のスイッチとを備えるレベルシフタ回路である。

本発明によれば、トランジスタの閾値にも満たない低振幅の入力信号及び高周波入力信号に対しても正常に信号レベル変換が可能であり、トランジスタの特性ばらつきに対する動作信頼性が高いレベルシフタ回路を提供することができる。

以下、図面を用いて、本発明を実施するための最良の形態（以下、実施形態と称する）を説明する。
（実施形態１）
図１は、本発明の実施形態１に係るレベルシフタ回路１の一部の構成を示す回路図である。この信号レベル回路には、入力信号ＩＮ、参照電圧ＶＲＥＦ、リセット信号ＲＥＳＥＴ、リセット信号の反転信号／ＲＥＳＥＴ（以下、反転信号／ＲＥＳＥＴという）、電源電圧ＶＤＤ、出力信号ＯＵＴが接続される。

低振幅信号である入力信号ＩＮは、このレベルシフタ回路１によって、電圧値の高レベルがＶＤＤの振幅信号である出力信号ＯＵＴに変換される。参照電圧ＶＲＥＦは、入力信号ＩＮの振幅の約１／２に相当する直流電圧である。リセット信号ＲＥＳＥＴ及び反転信号／ＲＥＳＥＴは、レベルシフタ回路１の動作モードを切り換えるため信号であり、不図示の外部回路で生成される。

スイッチＳＷ１、ＳＷ２、ＳＷ３_Ｎ、ＳＷ３_Ｐ、ＳＷ４は、リセット信号ＲＥＳＥＴ及び反転信号／ＲＥＳＥＴにより開閉する２端子スイッチである。
スイッチＳＷ１の一方端には入力信号ＩＮが与えられ、他方端は回路節点Ａ_Ｎ及び回路節点Ａ_Ｐに接続されている。スイッチＳＷ２の一方端には、参照電圧ＶＲＥＦが与えられ、他方端は回路節点Ａ_Ｎ及び回路節点Ａ_Ｐに接続されている。

そして、回路節点Ａ_Ｎ及び回路節点Ａ_Ｐには、それぞれキャパシタＣ１_Ｎ及びキャパシタＣ１_Ｐの一方の極が接続されている。
キャパシタＣ１_Ｎの他方の極が接続された回路節点Ｂ_Ｎには、スイッチＳＷ３_Ｎの一方端と、Ｎ型トランジスタＴ２のゲートが接続されている。キャパシタＣ１_Ｐの他方の極が接続された回路節点Ｂ_Ｐには、スイッチＳＷ３_Ｐの一方端と、Ｐ型トランジスタＴ１のゲートが接続されている。
そして、スイッチＳＷ３_Ｎの他方端には、電源電圧ＶＤＤの分圧ＲＥＦ_Ｎが与えられ、スイッチＳＷ３_Ｐの他方端には、電源電圧ＶＤＤの分圧ＲＥＦ_Ｐが与えられている。

トランジスタＴ１のソースは電源電圧ＶＤＤに接続され、トランジスタＴ２のソースは接地されている。そして、トランジスタＴ１とトランジスタＴ２のドレインは回路節点Ｃに接続されている。
スイッチＳＷ４の一方端は回路節点Ｃに接続され、スイッチＳＷ４の他方端が接続された回路節点Ｄには、トランジスタＴ３のドレインとインバータＩＮＶ１の入力端が接続されている。トランジスタＴ３のソースは電源電圧ＶＤＤに接続され、ゲートには反転信号／ＲＥＳＥＴが入力される。

続いて、レベルシフタ回路１の動作について説明する。レベルシフタ回路１の動作には、動作点リセットモードとレベルシフタ動作モードがある。
リセット信号ＲＥＳＥＴがＨレベル、反転信号／ＲＥＳＥＴがＬレベルのときは、レベルシフタ回路１は、動作点リセットモードとなる。この動作点リセットモードでは、スイッチＳＷ２、ＳＷ３_Ｎ、ＳＷ３_Ｐがオンし、スイッチＳＷ１、ＳＷ４がオフする。

キャパシタＣ１_ＮとキャパシタＣ１_Ｐの一端である回路節点Ａ_Ｎと回路節点Ａ_Ｐには参照電圧ＶＲＥＦが与えられる。ここで、参照電圧ＶＲＥＦは入力信号ＩＮの振幅のほぼ１／２の大きさの直流電圧である。
キャパシタＣ１_Ｎの他端には電源電圧ＶＤＤを分圧したリファレンス電圧ＲＥＦ_Ｎが与えられる。従って、トランジスタＴ２のゲートの電位はリファレンス電圧ＲＥＦ_Ｎにプリセットされる。
キャパシタＣ１_Ｐの他端には電源電圧ＶＤＤを分圧したリファレンス電圧ＲＥＦ_Ｐが与えられる。従って、トランジスタＴ１のゲートの電位はリファレンス電圧ＲＥＦ_Ｐにプリセットされる。

図２は、リファレンス電圧ＲＥＦ_Ｎ、ＲＥＦ_Ｐと電源電圧ＶＤＤとの大小関係を表す図である。

このモードでは、スイッチＳＷ４はオフしているため、トランジスタＴ１、トランジスタＴ２で構成されるＣＭＯＳインバータ出力は遮断される。一方、トランジスタＴ３はオンしているため回路接点Ｃには電圧ＶＤＤが与えられ、インバータＩＮＶ１の入力信号となる。従って、出力信号ＯＵＴはＧＮＤレベルとなる。従って、動作点リセットモードでは、入力信号ＩＮによらず出力信号ＯＵＴはＧＮＤレベルにある。

リセット信号ＲＥＳＥＴがＬレベル、反転信号／ＲＥＳＥＴがＨレベルのときは、レベルシフタ回路１は、レベルシフタ動作モードとなる。レベルシフタ動作モードでは、スイッチＳＷ２、ＳＷ３_Ｎ、ＳＷ３_Ｐがオフし、スイッチＳＷ１、ＳＷ４がオンする。

スイッチＳＷ１がオンすることにより、キャパシタＣ１_Ｎの一端である回路節点Ａ_Ｎには入力信号ＩＮが与えられる。回路節点Ａ_Ｎの電圧は、動作点リセットモードにおいて、参照電圧ＶＲＥＦに設定されていた。従って、回路節点Ａ_Ｎの電圧は入力信号Ｉｎと参照電圧ＶＲＥＦとの差分電圧ΔＶ_Ｎだけ変化する。
このため、キャパシタＣ１_Ｎの他端である回路節点Ｂ_Ｎの電圧は、保持されていたリファレンス電圧ＲＥＦ_Ｎに差分電圧ΔＶ_Ｎが付加された値に変化する。従って、トランジスタＴ２のゲート電圧Ｖｇ２は式（１）で表される。
Ｔ２ｇ ＝ＲＥＦ_Ｎ ＋（ＩＮ − ＶＲＥＦ） ・・・式（１）
同様に、トランジスタＴ１のゲート電圧Ｖｇ１は式（２）で表される。
Ｔ１ｇ ＝ＲＥＦ_Ｐ ＋（ＩＮ − ＶＲＥＦ） ・・・式（２）
図３は、トランジスタＴ１とＴ２のそれぞれに与えられるゲート電圧の大きさを示す図である。

トランジスタＴ２については、式（１）において、参照電圧ＶＲＥＦが入力信号ＩＮの約１／２に設定されているため、ゲート電圧Ｖｇ２は、リファレンス電圧ＲＥＦ_Ｎを中心として入力信号ＩＮの振幅と同じ振幅の電圧になる。
このため、トランジスタＴ２のゲート電圧Ｖｇ２は、リファレンス電圧ＲＥＦ_Ｎを調整することにより最大ＶＤＤまで上げることができる。即ち、トランジスタＴ２のゲートソース間電圧Ｖｇｓ２は、リファレンス電圧ＲＥＦ_Ｎを調整することにより最大ＶＤＤまで変化させることができる。従って、ソース間電圧Ｖｇｓ２をトランジスタＴ２の閾値電圧Ｖｔｈ２よりも大きく設定してトランジスタＴ２を確実にオンさせることができる。

同様に、トランジスタＴ１については、式（２）において、参照電圧ＶＲＥＦが入力信号ＩＮの約１／２に設定されているため、ゲート電圧Ｖｇ１は、リファレンス電圧ＲＥＦ_Ｐを中心として入力信号ＩＮの振幅と同じ振幅の電圧になる。
このため、トランジスタＴ１のゲート電圧Ｖｇ１は、リファレンス電圧ＲＥＦ_Ｐを調整することにより最小ＧＮＤレベルまで下げることができる。即ち、トランジスタＴ１のゲートソース間電圧Ｖｇｓ１は、リファレンス電圧ＲＥＦ_Ｐを調整することにより最大ＶＤＤまで変化させることができる。従って、ゲートソース間電圧Ｖｇｓ１をトランジスタＴ１の閾値電圧Ｖｔｈ１よりも大きく設定してトランジスタＴ１を確実にオンさせることができる。

このように、リファレンス電圧ＲＥＦ_Ｎ及びリファレンス電圧ＲＥＦ_Ｐをそれぞれ独立してトランジスタＴ２及びＴ１の閾値電圧に対応して設定することで、ＣＭＯＳインバータの動作を安定させることができる。

続いて入力信号ＩＮがＨレベルのときと、ＬレベルのときのＣＭＯＳインバータの動作について説明する。
入力信号ＩＮがＨレベルの場合は、上述のようにトランジスタＴ２のゲートソース電圧Ｖｇｓ２が閾値電圧Ｖｔｈ２よりも大きくなるためトランジスタＴ２はオンする。また、トランジスタＴ１のゲートソース電圧Ｖｇｓ１が閾値電圧Ｖｔｈ１よりも小さくなるためトランジスタＴ２はオフする。従って、回路節点Ｃ、回路節点Ｄの電位はＧＮＤレベルとなり、インバータＩＮＶ１を介して出力信号ＯＵＴの電圧はＶＤＤとなる。

入力信号ＩＮがＬレベルの場合は、上述のようにトランジスタＴ２のゲートソース電圧Ｖｇｓ２が閾値電圧Ｖｔｈ２よりも小さくなるためトランジスタＴ２はオフする。また、トランジスタＴ１のゲートソース電圧Ｖｇｓ１が閾値電圧Ｖｔｈ１よりも大きくなるためトランジスタＴ２はオンする。従って、回路節点Ｃ、回路節点Ｄの電位はＶＤＤとなり、インバータＩＮＶ１を介して出力信号ＯＵＴはＧＮＤレベルとなる。

本発明の実施形態のレベルシフタ回路１の特長となる点について、従来のレベルシフタ回路と比較して説明する。

図４は、従来のレベルシフタ回路を示す図である。
従来のレベルシフタ回路は、回路節点Ａから回路節点Ｃまでの、主としてＣＭＯＳインバータにゲート電圧を与える回路の構成が、本発明の実施形態のレベルシフタ回路の構成と異なっている。従って、同一の部位には同一の符号を付してその詳細の説明は省略する。

従来のレベルシフタ回路では、ＣＭＯＳインバータを構成するトランジスタＴ１とトランジスタＴ２に共通のゲート電圧を与えている。また、ＣＭＯＳインバータの入出力を短絡してＣＭＯＳインバータの閾値電圧をキャパシタＣ１にプリセットしている。従って、トランジスタＴ１とトランジスタＴ２のゲート電圧は、プリセットされた閾値電圧を中心として入力信号ＩＮの振幅と同じ振幅の電圧となっている。

図５は、従来のレベルシフタ回路におけるトランジスタＴ１とＴ２のそれぞれに与えられるゲート電圧の大きさを示す図である。
図５に示すように、従来のレベルシフタ回路においては、ＰチャンネルトランジスタＴ１のゲートソース間電圧Ｖｇｓ１とＮチャンネルトランジスタＴ２のゲートソース間電圧Ｖｇｓ２の和は一定値（＝ＶＤＤ）である。即ち、一方のトランジスタのゲートソース間電圧に従属して他方のトランジスタのゲートソース間電圧が定まっている。

従って、入力信号の振幅が小さく電源電圧ＶＤＤが低いためにプロセスバラツキに対して動作マージンが狭い場合には、ＰチャンネルトランジスタＴ１の閾値がゲートソース間電圧Ｖｇｓ１よりも小さくなり、またはＮチャンネルトランジスタＴ２の閾値がゲートソース間電圧Ｖｇｓ２よりも小さくなることにより、本来オフすべきときにオン状態となり回路が誤動作することにつながる。
またＰチャンネルトランジスタＴ１の閾値がゲートソース間電圧Ｖｇｓ１より大きくなり、またはＮチャンネルトランジスタＴ２の閾値がゲートソース間電圧Ｖｇｓ２よりも大きくなることにより、本来オンすべきときにオフ状態となり回路が誤動作することにもつながる。

また、誤動作を回避できたとしても、オン、オフ動作に十分なゲートソース間電圧が印加されないことから非飽和領域でのスイッチング動作となりやすい。
更に、このようなＮチャンネル特性とＰチャンネル特性とのアンバランスにより、信号変換回路からの出力信号に波形なまりが生じ、Ｄｕｔｙ崩れを引き起こす場合があるため、従来のレベルシフタ回路は、適用できる周波数に制限があった。

これに対して、本発明の実施形態のレベルシフタ回路１では、リファレンス電圧ＲＥＦ_Ｎ及びリファレンス電圧ＲＥＦ_Ｐを設けて、それをプリセット電圧としている。そして、このリファレンス電圧ＲＥＦ_Ｎ及びリファレンス電圧ＲＥＦ_Ｐはそれぞれ独立に設定することが可能である。例えば、入力信号ＩＮの振幅と電源電圧ＶＤＤに対応して適切な値を設定することができる。従って、プロセスバラツキに対して適正な動作マージンを確保することができ、そのため高周波数の入力信号であっても十分に動作することができる。

（実施形態２）
次に、図６を参照して、上述した実施形態のレベルシフタ回路を用いたアクティブマトリックス型の液晶表示装置について説明する。

図６に示すアクティブマトリックス型の液晶表示装置９０１は、例えばフラットパネル式の液晶表示装置であって、薄膜トランジスタを用いた集積回路により構成されており、信号レベル変換回路９１１を内蔵している。なお、この信号レベル変換回路９１１は、実施形態１のレベルシフタ回路１に加え、リセット信号ＲＥＳＥＴ及び反転信号／ＲＥＳＥＴを生成する初期化回路などを含んでいる。

コントローラ９０２は、例えばＣＭＯＳゲートアレイなどからなり液晶表示装置９０１を制御する。このコントローラ９０２からの例えば１Ｖの低信号振幅の制御信号９１２は、液晶表示装置９０１に内蔵されている信号レベル変換回路９１１に前記入力信号９として入力され、該信号レベル変換回路９１１で上記出力信号１４に対応する例えば約５Ｖの高信号振幅の制御信号９１３に変換される。この高信号振幅の制御信号９１３は、ソース駆動回路９０９およびゲート駆動回路９１０に供給される。

ゲート駆動回路９１０から出力される複数の並行に設けられたゲート線ｇ１，ｇ２，ｇ３，…ｇｎとソース駆動回路９０９から出力され、前記ゲート線に交差する複数の並行に設けられたソース線ｓ１，ｓ２，ｓ３，…ｓｍとの各交差部には、ゲート線にゲートが接続され、ソース線にソースが接続された薄膜トランジスタ９０３が設けられている。この薄膜トランジスタ９０３のドレインには一方の電極が接続された蓄積容量９０４、およびこの蓄積容量９０４に並列に接続された液晶容量９０５からなる画素部が設けられている。なお、蓄積容量９０４および液晶容量９０５の各対向電極は共通電極線９０８に接続されている。

そして、ゲート駆動回路９１０およびソース駆動回路９０９には、上述したように信号レベル変換回路９１１からの例えば約５Ｖの高信号振幅に変換された制御信号が供給される。ゲート駆動回路９１０が制御信号に応じて各ゲート線を順次走査し、このゲート駆動回路９１０で選択されたゲート線で特定される各画素部に対してソース駆動回路９０９がソース線を介して映像信号を入力する。これにより映像が表示される。

上述したように、薄膜トランジスタを用いたアクティブマトリックス型の液晶表示装置９０１に前記レベルシフタ回路を内蔵することにより、例えばＣＭＯＳＩＣゲートアレイなどからに小さな信号を用いて直接制御することが可能となる。この結果、高速なインターフェース信号に対応した液晶表示装置を実現することができ、高解像度の映像、動作周波数の高い規格に従った映像表現を実現することができる。

また、本発明のレベルシフタ回路を搭載することにより、インターフェース信号の振幅は、液晶表示装置９０１内に形成されるトランジスタの閾値電圧よりも低くすることができるため、インターフェース信号の振幅を従来よりも小さくすることができ、不要輻射（ＥＭＩ）ノイズを低減することができる。

なお、ここでは液晶表示装置の例を挙げたが、ＥＬ表示装置に関しても同様のインターフェース回路を適用することができ、上で説明した液晶表示装置と同様の効果を奏するＥＬ表示装置を実現することができる。

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

本発明の実施形態１に係るレベルシフタ回路の一部の構成を示す回路図。 リファレンス電圧と電源電圧との大小関係を表す図。 トランジスタのそれぞれに与えられるゲート電圧の大きさを示す図。 従来のレベルシフタ回路を示す図。 従来のレベルシフタ回路におけるトランジスタのそれぞれに与えられるゲート電圧の大きさを示す図。 本発明の実施形態のレベルシフタ回路を用いたアクティブマトリックス型の液晶表示装置を示す図。

符号の説明

１…レベルシフタ回路、ＶＲＥＦ…参照電圧、ＶＤＤ…電源電圧、Ｔ２…Ｎ型トランジスタ、Ｔ１…Ｐ型トランジスタ、Ｔ３…トランジスタ、ＲＥＦ_Ｐ、ＲＥＦ_Ｎ…リファレンス電圧、Ｖｇ１、Ｖｇ２…ゲート電圧、Ｖｔｈ１、Ｖｔｈ２…閾値電圧、Ｖｇｓ１、Ｖｇｓ２…ゲートソース電圧、ＳＷ１、ＳＷ２、ＳＷ３_Ｐ、ＳＷ３_Ｎ、ＳＷ４…スイッチ。

Claims (4)

1. 入力信号の振幅を増幅するレベルシフタ回路であって、
   Ｐ型トランジスタとＮ型トランジスタとで構成されるＣＭＯＳインバータと、
   前記Ｐ型トランジスタとＮ型トランジスタとのゲートにそれぞれ一方の極を接続する第１及び第２のキャパシタと、
   前記第１及び第２のキャパシタの他方の極に前記入力信号を与える第１のスイッチと、
   前記第１及び第２のキャパシタの他方の極に前記入力信号の振幅のほぼ半分の大きさの直流電圧を与える第２のスイッチと、
   前記第１及び第２のキャパシタの一方の極にそれぞれ第１及び第２のプリセット電圧を与える第３及び第４のスイッチと
   を備えることを特徴とするレベルシフタ回路。
2. 前記第１及び第２のプリセット電圧は、それぞれ独立に設定可能になされていることを特徴とする請求項１に記載のレベルシフタ回路。
3. 前記レベルシフタ回路は、
   前記第１及び第２のキャパシタの前記一方の極にそれぞれ前記第１及び第２のプリセット電圧を与え、前記第１及び第２のキャパシタの前記他方の極に前記直流電圧を与える動作点リセットモードと、
   前記入力信号の振幅を増幅して前記ＣＭＯＳインバータより出力するレベルシフタ動作モードとの２つのモードで動作するようになされていることを特徴とする請求項２に記載のレベルシフタ回路。
4. 前記動作点リセットモードでは、前記第２のスイッチ、前記第３のスイッチ、前記第４のスイッチがオンし、
   前記レベルシフタ動作モードでは、前記第１のスイッチがオンするように制御されることを特徴とする請求項３に記載のレベルシフタ回路。

Images