JP2009206126A - 半導体レーザの作製方法及び半導体レーザ - Google Patents
半導体レーザの作製方法及び半導体レーザ Download PDFInfo
- Publication number
- JP2009206126A JP2009206126A JP2008044000A JP2008044000A JP2009206126A JP 2009206126 A JP2009206126 A JP 2009206126A JP 2008044000 A JP2008044000 A JP 2008044000A JP 2008044000 A JP2008044000 A JP 2008044000A JP 2009206126 A JP2009206126 A JP 2009206126A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffraction grating
- semiconductor
- semiconductor laser
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【解決手段】半導体基板の表面又はバッファ層の表面に形成される回折格子と、前記半導体基板上又は前記バッファ層上に積層される下側SCH層102、活性層101及び上側SCH層103と、前記活性層101を有する活性層領域A以外の領域である制御層領域Bにおいて前記半導体基板又は前記バッファ層上に積層される該半導体基板又は該バッファ層と同一の材料の半導体犠牲層108、下側SCH層106、制御層105及び上側SCH層107とを備えた。
【選択図】図1
Description
図8に示すように、活性導波路層800と非活性導波路層(波長制御層)801が交互に周期的に縦続接続された構造となっている。活性導波路層800及び非活性導波路層801の上には上部クラッド層802が形成されており、上部クラッド層802の上には上部電流laを注入する電極803と電流ltを注入する上部電極804が形成されている。
また、図9に示す従来の分布活性DFBレーザの構造を図10に示すように、L1とL2とで周期を変えて2つ縦続接続した構造が開示されている。このため、電流It1を注入するための上部電極807と、電流It2を注入するための上部電極808とを備えている(下記特許文献1参照)。
そして、図11より、非活性導波路801への電流注入により主ピークは短波長側にシフトしていくが、それに応じて副モードが増大していくことが分かる。
また、回折格子が均等でないため露光量に分布が生じるので、描画領域の端の部分の露光量を調整するのが難しいという問題や、エッチングを均等に行うことが難しいという問題がある。
半導体基板の表面又はバッファ層の表面に回折格子を形成する工程と、
前記回折格子上に活性層を含む積層構造を積層する工程と、
前記活性層を有する活性層領域以外の制御層領域における前記積層構造を除去する工程と、
前記制御層領域の前記回折格子の表面に該回折格子と同一の材料の半導体犠牲層を積層する工程と
を備える
ことを特徴とする。
前記半導体犠牲層の厚さは前記回折格子の深さ以上とする
ことを特徴とする。
前記半導体犠牲層の厚さは前記回折格子の深さ以下とする
ことを特徴とする。
光の伝播方向において前記活性層領域と前記制御層領域が交互に繰り返す周期構造を有するものとする
ことを特徴とする。
半導体基板の表面又はバッファ層の表面に回折格子を形成する工程と、
前記半導体基板上又は前記バッファ層上に下側SCH層、活性層及び上側SCH層を積層する工程と、
活性層領域以外の制御層領域において上層SCH層、活性層、下側SCH層を除去する工程と、
前記制御層領域における前記半導体基板又は前記バッファ層上に該半導体基板又は該バッファ層と同一の材料の半導体犠牲層、下側SCH層、制御層及び上側SCH層を積層する工程と
を備える
ことを特徴とする。
半導体基板の表面又はバッファ層の表面に形成される回折格子と、
前記回折格子上に積層される活性層を含む積層構造と、
活性層領域以外の制御層領域の前記回折格子の表面に積層された該回折格子と同一の材料の半導体犠牲層と
を備える
ことを特徴とする。
前記半導体犠牲層の厚さは前記回折格子の深さ以上である
ことを特徴とする。
前記半導体犠牲層の厚さは前記回折格子の深さ以下である
ことを特徴とする。
光の伝播方向において前記活性層領域と前記制御層領域が交互に繰り返す周期構造を有する
ことを特徴とする。
メサ構造に加工した前記活性層領域及び前記制御層領域の両脇にルテニウムをドープした半絶縁性半導体層を埋め込む
ことを特徴とする。
はじめに、一般的な導波路下部への回折格子の形成方法について説明する。
図6は、一般的な導波路下部への回折格子の形成方法を示した図である。なお、図6は、光の導波方向に沿った断面図を示している。
次に、本発明の第1の実施形態に係る半導体レーザの作製方法及び半導体レーザについて説明する。
分布活性DFBレーザにおいて、特性向上のためには、図10に説明したように、部分的かつ周期的に回折格子を形成した構造が必要である。また、分布活性DFBレーザでは、回折格子のサンプル周期と活性層と制御層の繰り返し周期は同じである必要がある。
図1(a)に示すように、図6で説明した一般的な回折格子の作製で説明した方法により作製した回折格子が下側SCH層102に形成された導波路を作製する。ここで活性層101は、InPとは異なる材料、例えばGaInAsPなどの層を考える。下側SCH層102及び上側SCH層103は、活性層101よりもバンドギャップ波長の短いGaInAsP層を用いている。回折格子はサンプル回折格子にする必要は無く、導波路全体に亘って形成すればよい。
図7は、図10に示す半導体レーザの活性層領域の部分の導波路に垂直な断面を示した図である。図7(a)は、下部電極700上にn型のInPで下部クラッド層701を形成し、下部クラッド層701の上に活性層702を形成して、活性層702の両側をエッチングし、p型のInP層703とn型のInP層704を交互に成長することで電流ブロック層とする一般的な埋め込みヘテロ構造である。
次に、本発明の第2の実施形態に係る半導体レーザの作製方法及び半導体レーザについて説明する。
各層の構成材料は第1の実施形態に係る半導体レーザの作製方法で説明したものと同様であり、本実施形態に係る半導体レーザの作製方法では、回折格子の深さと選択成長する制御層領域の最初のInP層の厚さを変更した。
本実施形態では、図2(a)に示すような回折格子のエッチング深さを50nmとした。次に、図2(b)に示すように、第1の実施形態と同様に、制御層105を形成する部分の導波路をエッチングし、図2(c)に示すように、エッチングマスク104を選択成長のマスクとして、制御層105を選択成長する。ここで、制御層領域Bの最初のInPの半導体犠牲層108の厚さを20nmとしており、回折格子のエッチング深さよりも薄くした。さらに、図2(d)に示すように、エッチングマスク104除去した後、上部クラッド層109のInP層を形成した。
次に、本発明の第3の実施形態に係る半導体レーザの作製方法及び半導体レーザについて説明する。
第1及び第2の実施形態に係る半導体レーザの作製方法では、予めInP基板上に作製した凹凸をInPで埋め込むことにより屈折率差を生じさせないようにしてサンプル回折格子を作製した。本実施形態に係る半導体レーザの作製方法では、予めInP基板上に作製した凹凸を、選択成長による導波路の突合せ結合を作製する際にエッチングすることによりサンプル回折格子を作製する。
まず、図3(a)に示すように、第1及び第2の実施形態と同様にInP基板100に凹凸を形成し、下側SCH層102、活性層101、上側SCH層103を再成長し、活性層領域とする場所にエッチングマスク104を形成する。次に、図3(b)に示すように、第1及び第2の実施形態と同様に、制御層領域Bを形成する箇所をエッチングする。
次に、本発明の第4の実施形態に係る半導体レーザの作製方法及び半導体レーザについて説明する。
本実施形態に係る半導体レーザの作製方法では、予め形成したInP基板上の凹凸にSiO2等のエッチングマスクを周期的に形成し、マスク以外の場所をエッチングすることによって、サンプル回折格子を作製する。
まず、図4(a)に示すように、InP基板100上に凹凸を形成する。次に、図4(b)に示すように、回折格子を残す場所のみにSiO2やSiN等のマスク400を形成する。これは、CVD法やスパッタ法等で基板上にSiO2(又はSiN等)膜を堆積させた後に、レジストを塗布し、フォトリソグラフィーや投影露光法等によりレジストパターンを形成し、レジストパターンをマスクとしてSiO2をエッチングすることで形成できる。そして、図4(c)に示すように、マスク400以外の場所の回折格子の凹凸が滑らかになるようにウエットエッチングする。
次に、本発明の第5の実施形態に係る半導体レーザの作製方法及び半導体レーザについて説明する。
本実施形態に係る半導体レーザの作製方法では、不純物ドーピング濃度の異なるInPの半導体犠牲層を用いて、回折格子部の屈折率差に変化をもたせる。
図5(a)に示すように、n−InP基板500上に凹凸を形成し、図5(b)に示すように、n−InPの半導体犠牲層510、GaInAsPからなる下側SCH層502、活性層501、上側SCH層503を成長する。ここで、凹凸を形成したn−InP基板500側のInPのドーピング濃度は2×1018cm3とし、後から成長するn−InPは1×1018cm-3のドーピング濃度とした。
101 活性層
102 下側SCH層
103 上側SCH層
104 エッチングマスク
105 制御層
106 下側SCH層
107 上側SCH層
108 半導体犠牲層
109 InPクラッド層
400 マスク
500 n−InP基板
501 活性層
502 下側SCH層
503 上側SCH層
504 エッチングマスク
505 制御層(コア層)
506 下側SCH層
507 上側SCH層
509 p−InPクラッド層
510 n−InPの半導体犠牲層
511 i−InPの半導体犠牲層
600 InP基板
601 活性層
602 下側SCH層
603 上側SCH層603
604 レジストパターン
605 上側クラッド層
700,710 下部電極
701,711 下部クラッド層
702,712 活性層
703,714 p型のInP層
704 n型のInP層
705 上部クラッド層
706,715 コンタクト層
707 絶縁層
708,716 活性層電極
709,718 波長制御電極
713 RuドープInP層
717 絶縁膜
Claims (10)
- 半導体基板の表面又はバッファ層の表面に回折格子を形成する工程と、
前記回折格子上に活性層を含む積層構造を積層する工程と、
前記活性層を有する活性層領域以外の制御層領域における前記積層構造を除去する工程と、
前記制御層領域の前記回折格子の表面に該回折格子と同一の材料の半導体犠牲層を積層する工程と
を備える
ことを特徴とする半導体レーザの作製方法。 - 前記半導体犠牲層の厚さは前記回折格子の深さ以上とする
ことを特徴とする請求項1に記載の半導体レーザの作製方法。 - 前記半導体犠牲層の厚さは前記回折格子の深さ以下とする
ことを特徴とする請求項1に記載の半導体レーザの作製方法。 - 光の伝播方向において前記活性層領域と前記制御層領域が交互に繰り返す周期構造を有するものとする
ことを特徴とする請求項1から請求項3のいずれか1項に記載の半導体レーザの作製方法。 - 半導体基板の表面又はバッファ層の表面に回折格子を形成する工程と、
前記半導体基板上又は前記バッファ層上に下側SCH層、活性層及び上側SCH層を積層する工程と、
活性層領域以外の制御層領域において上層SCH層、活性層、下側SCH層を除去する工程と、
前記制御層領域における前記半導体基板又は前記バッファ層上に該半導体基板又は該バッファ層と同一の材料の半導体犠牲層、下側SCH層、制御層及び上側SCH層を積層する工程と
を備える
ことを特徴とする半導体レーザの作製方法。 - 半導体基板の表面又はバッファ層の表面に形成される回折格子と、
前記回折格子上に積層される活性層を含む積層構造と、
活性層領域以外の制御層領域の前記回折格子の表面に積層された該回折格子と同一の材料の半導体犠牲層と
を備える
ことを特徴とする半導体レーザ。 - 前記半導体犠牲層の厚さは前記回折格子の深さ以上である
ことを特徴とする請求項6に記載の半導体レーザ。 - 前記半導体犠牲層の厚さは前記回折格子の深さ以下である
ことを特徴とする請求項6に記載の半導体レーザ。 - 光の伝播方向において前記活性層領域と前記制御層領域が交互に繰り返す周期構造を有する
ことを特徴とする請求項6から請求項8のいずれか1項に記載の半導体レーザ。 - メサ構造に加工した前記活性層領域及び前記制御層領域の両脇にルテニウムをドープした半絶縁性半導体層を埋め込む
ことを特徴とする請求項6から請求項9のいずれか1項に記載の半導体レーザ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044000A JP4927769B2 (ja) | 2008-02-26 | 2008-02-26 | 半導体レーザの作製方法及び半導体レーザ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008044000A JP4927769B2 (ja) | 2008-02-26 | 2008-02-26 | 半導体レーザの作製方法及び半導体レーザ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009206126A true JP2009206126A (ja) | 2009-09-10 |
JP4927769B2 JP4927769B2 (ja) | 2012-05-09 |
Family
ID=41148141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008044000A Expired - Fee Related JP4927769B2 (ja) | 2008-02-26 | 2008-02-26 | 半導体レーザの作製方法及び半導体レーザ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4927769B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634465B2 (en) | 2013-03-29 | 2017-04-25 | Fujitsu Limited | Optical device and optical module |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61274384A (ja) * | 1985-05-29 | 1986-12-04 | Nec Corp | 光集積素子 |
JPS62194691A (ja) * | 1986-02-21 | 1987-08-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 光導波路領域を有する半導体光集積装置の製造方法 |
JPH04356001A (ja) * | 1990-12-18 | 1992-12-09 | Oki Electric Ind Co Ltd | 回折格子の製造方法 |
JPH07273400A (ja) * | 1994-03-30 | 1995-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ |
JPH09184909A (ja) * | 1996-01-04 | 1997-07-15 | Canon Inc | 領域を限定した回折格子の作製方法 |
JP2007324474A (ja) * | 2006-06-02 | 2007-12-13 | Sumitomo Electric Ind Ltd | 光集積素子及びその製造方法 |
-
2008
- 2008-02-26 JP JP2008044000A patent/JP4927769B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61274384A (ja) * | 1985-05-29 | 1986-12-04 | Nec Corp | 光集積素子 |
JPS62194691A (ja) * | 1986-02-21 | 1987-08-27 | Kokusai Denshin Denwa Co Ltd <Kdd> | 光導波路領域を有する半導体光集積装置の製造方法 |
JPH04356001A (ja) * | 1990-12-18 | 1992-12-09 | Oki Electric Ind Co Ltd | 回折格子の製造方法 |
JPH07273400A (ja) * | 1994-03-30 | 1995-10-20 | Nippon Telegr & Teleph Corp <Ntt> | 半導体レーザ |
JPH09184909A (ja) * | 1996-01-04 | 1997-07-15 | Canon Inc | 領域を限定した回折格子の作製方法 |
JP2007324474A (ja) * | 2006-06-02 | 2007-12-13 | Sumitomo Electric Ind Ltd | 光集積素子及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9634465B2 (en) | 2013-03-29 | 2017-04-25 | Fujitsu Limited | Optical device and optical module |
Also Published As
Publication number | Publication date |
---|---|
JP4927769B2 (ja) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3950604B2 (ja) | 半導体レーザ装置、半導体レーザアレー装置及び光伝送装置 | |
US8494320B2 (en) | Optical element and method for manufacturing the same | |
JP3234086B2 (ja) | 光半導体デバイス及びその製造方法 | |
JP3682367B2 (ja) | 分布帰還型半導体レーザ | |
JP4938709B2 (ja) | 光半導体装置の作製方法 | |
JP4909159B2 (ja) | 半導体導波路素子およびその作製方法ならびに半導体レーザ | |
JPH0582889A (ja) | 半導体レーザおよびその製造方法 | |
JP4926641B2 (ja) | 半導体レーザ | |
WO2007072807A1 (ja) | 半導体素子、および半導体素子の製造方法 | |
JP2010045102A (ja) | 半導体レーザおよび半導体レーザを作製する方法 | |
JP3863454B2 (ja) | 半導体レーザ装置 | |
JP2009054721A (ja) | 半導体素子及び半導体素子の製造方法 | |
JP4825150B2 (ja) | 光半導体集積素子及びその製造方法 | |
JP4927769B2 (ja) | 半導体レーザの作製方法及び半導体レーザ | |
JP2012033975A (ja) | 半導体レーザの作製方法 | |
JP4885767B2 (ja) | 半導体導波路素子及び半導体レーザ及びその作製方法 | |
JP5217767B2 (ja) | 半導体レーザ及び半導体レーザの製造方法 | |
JP2009194290A (ja) | 半導体レーザの作製方法及び半導体レーザ | |
US20210126430A1 (en) | Semiconductor Laser | |
JP5163355B2 (ja) | 半導体レーザ装置 | |
JP4885766B2 (ja) | 半導体導波路素子及び半導体レーザ及びその作製方法 | |
JP2006148129A (ja) | 分布帰還型半導体レーザー装置及びその製造方法 | |
JP2009238796A (ja) | 半導体レーザ及び半導体レーザの作製方法 | |
JP2009244648A (ja) | 光変調器、その製造方法、光集積素子およびその製造方法 | |
JP2006013191A (ja) | 光半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100121 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110826 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4927769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |