JP2009200107A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2009200107A JP2009200107A JP2008037575A JP2008037575A JP2009200107A JP 2009200107 A JP2009200107 A JP 2009200107A JP 2008037575 A JP2008037575 A JP 2008037575A JP 2008037575 A JP2008037575 A JP 2008037575A JP 2009200107 A JP2009200107 A JP 2009200107A
- Authority
- JP
- Japan
- Prior art keywords
- well
- type well
- isolation
- region
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
Abstract
【課題】Ｐ型ウエル注入層とＮ型ウエル注入層の不純物の熱拡散が抑制され、ＰＮ分離幅が狭く形成された半導体装置及びその製造方法を提供することを目的とする。
【解決手段】基板１上にＰ型ウエル領域６ａとＮ型ウエル領域７ａとウエル分離領域２０とが備えられた半導体装置１０１であって、前記Ｐ型ウエル領域６ａと前記Ｎ型ウエル領域７ａに素子分離溝４ａが設けられ、区画された活性領域４ｂが形成され、前記Ｐ型ウエル領域６ａにＰ型ウエル注入層６が形成され、前記Ｎ型ウエル領域７ａにＮ型ウエル注入層７が形成され、前記ウエル分離領域２０にウエル分離溝４ｃが設けられ、前記ウエル分離溝４ｃの溝底面２２ｃの下に不純物拡散抑制層８が形成され、前記Ｐ型ウエル注入層６および前記Ｎ型ウエル注入層７が、前記素子分離溝４ａよりも深く、前記ウエル分離溝４ｃよりも浅くされている半導体装置１０１により、上記課題を解決できる。
【選択図】図５
Description
本発明は、半導体装置およびその製造方法に関するものである。
近年、半導体装置は更なる高密度化が求められてきている。高密度化のために、チップ面積を縮小したり、セル占有率を向上させる技術が検討されている。そのような技術の一つとして、Ｐ型ウエル領域とＮ型ウエル領域の分離幅を短く形成する技術がある。
特許文献１〜４には、分離幅を短くするウエル分離領域形成法が開示されており、たとえば、図１８〜２２に示すような方法がある。
まず、シリコン基板１表面にシリコン酸化膜２を形成し、さらに、シリコン酸化膜２上にシリコン窒化膜３を形成する。次に、図１８に示すように、通常のフォトリソグラフィ・プロセスとドライエッチング・プロセスを用いてシリコン窒化膜３のパターンニングを行い、複数の離間されたシリコン窒化膜３からなるＰ型ウエル領域６ａおよびＮ型ウエル領域７ａと、窒化膜が除去されたウエル分離領域２０とを形成する。
まず、シリコン基板１表面にシリコン酸化膜２を形成し、さらに、シリコン酸化膜２上にシリコン窒化膜３を形成する。次に、図１８に示すように、通常のフォトリソグラフィ・プロセスとドライエッチング・プロセスを用いてシリコン窒化膜３のパターンニングを行い、複数の離間されたシリコン窒化膜３からなるＰ型ウエル領域６ａおよびＮ型ウエル領域７ａと、窒化膜が除去されたウエル分離領域２０とを形成する。
次に、シリコン窒化膜３をマスクとしてシリコン酸化膜２およびシリコン基板１をドライエッチングして素子分離溝４ａを形成する。複数の素子分離溝４ａを設けることにより垂直断面形状が櫛状とされた活性領域４ｂが形成される。活性領域４ｂには、トランジスタなどが形成される。
次に、図１９に示すように、全面に素子分離酸化膜４を形成する。この結果、素子分離溝４ａは素子分離絶縁膜４で埋設され、活性領域４ｂは絶縁分離される。
次に、図１９に示すように、全面に素子分離酸化膜４を形成する。この結果、素子分離溝４ａは素子分離絶縁膜４で埋設され、活性領域４ｂは絶縁分離される。
次に、ドライエッチングにより素子分離絶縁膜４をエッチバックした後、図２０に示すように、ウエル分離領域２０の底部で露出されたシリコン基板１を連続的にドライエッチングして、ウエル分離領域２０の底部のシリコン基板１をさらに掘り下げ、深溝４ｃを形成する。
次に、全面に、かつ、ウエル分離領域２０の溝が埋まるようにシリコン酸化膜を形成した後、図２１に示すように、ＣＭＰにより表面を平坦化して、ウエル分離領域２０に埋設されたウエル分離酸化膜５を形成する。
次に、通常のフォトリソグラフィ・プロセスを用いて、Ｐ型ウエル注入層用のフォトレジストマスクを形成し、イオン注入法を用いてＰ型ウエル領域６ａにボロンを注入してＰ型ウエル注入層６を形成する。前記Ｐ型ウエル注入層用のフォトレジストマスクを取り除いた後、同様に、Ｎ型ウエル注入層用のフォトレジストマスクを形成し、イオン注入法を用いてＮ型ウエル領域７ａにリンを注入してＮ型ウエル注入層７を形成する。
この後、注入不純物を活性化するための熱処理を行ない、図２２（ａ）に示すように、Ｐ型ウエル領域６ａおよびＮ型ウエル領域７ａを形成する。
この後、注入不純物を活性化するための熱処理を行ない、図２２（ａ）に示すように、Ｐ型ウエル領域６ａおよびＮ型ウエル領域７ａを形成する。
しかし、上記のウエル分離領域形成法では、Ｐ型ウエル注入層６とＮ型ウエル注入層７に注入された不純物を活性化するための熱処理によって、注入された不純物が熱拡散し、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の下底部が、ウエル分離酸化膜５の下方に広がり、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の広がった端が互いに接近して、元のウエル分離幅Ｌ１よりも短くされたウエル分離幅Ｌ２とされて、ウエル分離特性を悪化させる。極端な場合、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の広がった端が互いに接触して、接合耐圧を低下させるとともに、ラッチアップなどの問題が生じさせ、デバイスとしての正常な機能を発揮させることができなくなった。
従来、これらの不都合を回避するために、ウエル分離領域２０の幅Ｌ１を十分大きくした間隔で設計しており、半導体装置の高集積化を図る上で大きな障害となっていた。
特開２００７−２２７９２０号公報
特開２００１−１４４２７６号公報
特開２００６−２３７２０８号公報
特開平０９−１０２５８６号公報
従来、これらの不都合を回避するために、ウエル分離領域２０の幅Ｌ１を十分大きくした間隔で設計しており、半導体装置の高集積化を図る上で大きな障害となっていた。
本発明は、以上の問題を鑑みてなされたものであり、Ｐ型ウエル注入層とＮ型ウエル注入層の不純物の熱拡散が抑制され、ＰＮ分離幅が狭くされた半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、基板上に、Ｐ型ウエル領域と、Ｎ型ウエル領域と、前記Ｐ型ウエル領域と前記Ｎ型ウエル領域を分離するウエル分離領域とが備えられた半導体装置であって、前記Ｐ型ウエル領域および前記Ｎ型ウエル領域にはそれぞれ、素子分離酸化膜が埋設された素子分離溝が設けられるとともに、前記素子分離溝によって区画された活性領域が形成され、前記Ｐ型ウエル領域の活性領域にＰ型のドーパント元素が注入されてＰ型ウエル注入層が形成され、前記Ｎ型ウエル領域の活性領域にＮ型のドーパント元素が注入されてＮ型ウエル注入層が形成され、前記ウエル分離領域には、ウエル分離酸化膜が埋設されたウエル分離溝が設けられ、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素が注入されて不純物拡散抑制層が形成され、前記Ｐ型ウエル注入層および前記Ｎ型ウエル注入層が、前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされていることを特徴とする。
本発明の半導体装置は、前記不純物拡散抑制用の元素が、炭素、窒素、フッ素またはゲルマニウムのいずれかの１種または２種以上の元素であることを特徴とする。
本発明の半導体装置の製造方法は、基板の一面に、酸化膜および窒化膜を順次形成する工程と、前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程と、前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程と、前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程と、Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程と、を有することを特徴とする。
本発明の半導体装置の製造方法は、基板の一面に、酸化膜および窒化膜を順次形成する工程と、前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程と、前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程と、前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程と、Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程と、を有することを特徴とする。
本発明の半導体装置の製造方法は、前記ウエル分離溝をマイクロローディング効果により形成することを特徴とする。
本発明の半導体装置の製造方法は、前記ウエル分離溝をフォトリソグラフィック・プロセスにより形成することを特徴とする。
本発明によれば、Ｐ型ウエル注入層とＮ型ウエル注入層の不純物の熱拡散が抑制され、ＰＮ分離幅が狭くされた半導体装置及びその製造方法を提供することができる。
本発明を実施形態である半導体装置および半導体装置の製造方法について、以下の実施形態に基づいて具体的に説明する。しかし、本発明はこれらの実施形態にのみ限定されるものではない。
本発明を実施形態である半導体装置および半導体装置の製造方法について、以下の実施形態に基づいて具体的に説明する。しかし、本発明はこれらの実施形態にのみ限定されるものではない。
（実施形態１）
図５は、本発明の実施形態である半導体装置の一例を示す断面模式図である。
本発明の実施形態である半導体装置１０１は、シリコン基板１上に、Ｐ型ウエル領域６ａと、Ｎ型ウエル領域７ａと、ウエル分離領域２０とが備えられて概略構成されている。ウエル分離領域２０は、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａを分離する構成とされている。
図５は、本発明の実施形態である半導体装置の一例を示す断面模式図である。
本発明の実施形態である半導体装置１０１は、シリコン基板１上に、Ｐ型ウエル領域６ａと、Ｎ型ウエル領域７ａと、ウエル分離領域２０とが備えられて概略構成されている。ウエル分離領域２０は、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａを分離する構成とされている。
Ｐ型ウエル領域６ａには、複数の素子分離溝４ａが設けられて垂直断面形状が櫛状とされた活性領域４ｂが形成されている。同様に、Ｎ型ウエル領域７ａにも、複数の素子分離溝４ａが設けられて垂直断面形状が櫛状とされた活性領域４ｂが形成されている。これらの素子分離溝４ａには、素子分離酸化膜４が埋設されている。
一方、ウエル分離領域２０には、ウエル分離酸化膜５が埋設されたウエル分離溝４ｃが設けられている。
一方、ウエル分離領域２０には、ウエル分離酸化膜５が埋設されたウエル分離溝４ｃが設けられている。
Ｐ型ウエル領域６ａの活性領域４ｂにＰ型ウエル注入層６が形成されている。Ｐ型ウエル注入層６は、Ｐ型の元素が注入されて形成された層である。同様に、Ｎ型ウエル領域７ａの活性領域４ｂにＮ型ウエル注入層７が形成されている。Ｎ型ウエル注入層７は、Ｎ型の元素が注入されて形成された層である。
一方、ウエル分離領域２０のウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制層８が形成されている。不純物拡散抑制層８は、不純物拡散抑制用の元素が注入されて形成された層である。
一方、ウエル分離領域２０のウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制層８が形成されている。不純物拡散抑制層８は、不純物拡散抑制用の元素が注入されて形成された層である。
図５に示すように、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の表面２ａ側からの深さｄ６７は、素子分離溝４ａの深さｄ４ａよりも深くされ、かつ、ウエル分離溝４ｃの深さｄ４ｃよりも浅くされていることが好ましい。
このような構造とすることにより、Ｐ型ウエル注入層６とＮ型ウエル注入層７の不純物が熱拡散して、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の下底部が、ウエル分離酸化膜５の下方に広がり、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の広がった端が互いに接近することを抑制することができる。
このような構造とすることにより、Ｐ型ウエル注入層６とＮ型ウエル注入層７の不純物が熱拡散して、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の下底部が、ウエル分離酸化膜５の下方に広がり、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の広がった端が互いに接近することを抑制することができる。
不純物拡散抑制層８に注入される不純物拡散抑制用の元素は、炭素、窒素、フッ素またはゲルマニウムのいずれかの１種または２種以上の元素であることが好ましい。
炭素、窒素、フッ素またはゲルマニウムのいずれかの１種または２種以上の元素は、Ｐ型ウエル注入層６とＮ型ウエル注入層７に注入された不純物の拡散を阻害することができるので、ウエル分離溝４ｃの溝底面の下に、これらの元素を注入した不純物拡散抑制層８を形成することによって、Ｐ型ウエル注入層６とＮ型ウエル注入層７の不純物の熱拡散を阻害することができ、ＰＮ分離特性を向上させることができる。
炭素、窒素、フッ素またはゲルマニウムのいずれかの１種または２種以上の元素は、Ｐ型ウエル注入層６とＮ型ウエル注入層７に注入された不純物の拡散を阻害することができるので、ウエル分離溝４ｃの溝底面の下に、これらの元素を注入した不純物拡散抑制層８を形成することによって、Ｐ型ウエル注入層６とＮ型ウエル注入層７の不純物の熱拡散を阻害することができ、ＰＮ分離特性を向上させることができる。
不純物拡散抑制層８に注入される不純物拡散抑制用の元素の濃度が、Ｐ型ウエル注入層６およびＮ型ウエル注入層７に注入するドーパント元素の濃度と同程度であることが好ましい。
不純物拡散抑制用の元素の濃度をＰ型ウエル注入層６およびＮ型ウエル注入層７に注入するドーパント元素の濃度と同程度とすることによって、不純物拡散抑制層８の不純物拡散抑制効果を高めることができる。
不純物拡散抑制用の元素の濃度をＰ型ウエル注入層６およびＮ型ウエル注入層７に注入するドーパント元素の濃度と同程度とすることによって、不純物拡散抑制層８の不純物拡散抑制効果を高めることができる。
本発明の実施形態である半導体装置１０１は、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の深さｄ６７が、素子分離溝４ａの深さｄ４ａよりも深くされ、かつ、ウエル分離溝４ｃの深さｄ４ｃよりも浅くされている構成なので、Ｐ型ウエル注入層６とＮ型ウエル注入層７の不純物の熱拡散により、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の下底部が、ウエル分離酸化膜５の下方に広がり、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の広がった端が互いに接近することを抑制することができる。
本発明の実施形態である半導体装置１０１は、ウエル分離領域２０のウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制層８が形成される構成なので、Ｐ型ウエル注入層６とＮ型ウエル注入層７の不純物の熱拡散により、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の下底部がウエル分離酸化膜５の下方に広がり、Ｐ型ウエル注入層６およびＮ型ウエル注入層７の広がった端が互いに接近することを抑制することができる。
本発明の実施形態である半導体装置１０１は、ウエル分離領域２０のウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制層８が形成される構成なので、ＰＮ分離特性を悪化させること無く、ウエル分離領域２０のウエル分離幅Ｗ４ｃを狭めることができる。
本発明の実施形態である半導体装置１０１は、ウエル分離領域２０のウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制層８が形成される構成なので、ウエル分離領域２０のウエル分離幅Ｗ４ｃが狭められても、ラッチアップなどの回路誤動作がない半導体装置とすることができる。結果として、トランジスタ集積率を高くすることができ、半導体装置をより安価に作成することが可能となる。
本発明の実施形態である半導体装置１０１は、不純物拡散抑制層８に炭素、窒素、フッ素またはゲルマニウムのいずれかの１種または２種以上の元素を注入する構成なので、炭素、窒素、フッ素またはゲルマニウムのいずれかの１種または２種以上の元素が、Ｐ型ウエル注入層６とＮ型ウエル注入層７に注入されたドーパント元素の拡散を阻害することができ、ＰＮ分離特性を向上させることができる。
（製造方法）
次に、本発明の実施形態である半導体装置の製造方法の一例について、図１〜図６を用いて説明する。
本発明の実施形態である半導体装置１０１の製造方法は、基板の一面に、酸化膜および窒化膜を順次形成する工程（酸化膜・窒化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程（素子分離溝および素子分離酸化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程（ウエル分離溝および不純物拡散抑制層形成工程）と、前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程（ウエル分離酸化膜形成工程）と、Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程（Ｐ型ウエル注入層およびＮ型ウエル注入層形成工程）と、を有する。
次に、本発明の実施形態である半導体装置の製造方法の一例について、図１〜図６を用いて説明する。
本発明の実施形態である半導体装置１０１の製造方法は、基板の一面に、酸化膜および窒化膜を順次形成する工程（酸化膜・窒化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程（素子分離溝および素子分離酸化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程（ウエル分離溝および不純物拡散抑制層形成工程）と、前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程（ウエル分離酸化膜形成工程）と、Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程（Ｐ型ウエル注入層およびＮ型ウエル注入層形成工程）と、を有する。
（酸化膜・窒化膜形成工程）
まず、シリコン基板１の一面１ａに、熱酸化法により、厚さ１０ｎｍのシリコン酸化膜２を形成する。
次に、前記シリコン酸化膜２上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、厚さ８０ｎｍのシリコン窒化膜３を形成する。
まず、シリコン基板１の一面１ａに、熱酸化法により、厚さ１０ｎｍのシリコン酸化膜２を形成する。
次に、前記シリコン酸化膜２上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、厚さ８０ｎｍのシリコン窒化膜３を形成する。
（素子分離溝および素子分離酸化膜形成工程）
次に、通常のフォトリソグラフィ・プロセスにより、所定のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとしてシリコン窒化膜３をドライエッチングする。
図１に示すように、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内に、一定のピッチ間隔Ｐ３で離間されてなるシリコン窒化膜３が形成されるとともに、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａの間には、幅Ｗ２０のウエル分離領域２０が形成される。たとえば、ピッチ間隔Ｐ３は１００ｎｍとし、幅Ｗ２０は３００ｎｍとする。
次に、通常のフォトリソグラフィ・プロセスにより、所定のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとしてシリコン窒化膜３をドライエッチングする。
図１に示すように、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内に、一定のピッチ間隔Ｐ３で離間されてなるシリコン窒化膜３が形成されるとともに、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａの間には、幅Ｗ２０のウエル分離領域２０が形成される。たとえば、ピッチ間隔Ｐ３は１００ｎｍとし、幅Ｗ２０は３００ｎｍとする。
次に、シリコン窒化膜３をマスクとして、シリコン酸化膜２およびシリコン基板１をドライエッチングして、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内に深さｄ４ａの素子分離溝４ａを形成するとともに、ウエル分離領域２０内にウエル分離幅Ｗ４ｃ、深さｄ４ａの開口部２２を形成する。Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内でエッチングされない部分は、垂直断面形状が櫛状とされた活性領域４ｂとして残される。
たとえば、素子分離溝４ａおよび開口部２２の深さｄ４ａは１００ｎｍとする。
たとえば、素子分離溝４ａおよび開口部２２の深さｄ４ａは１００ｎｍとする。
次に、図２に示すように、表面側全面を覆うとともに、素子分離溝４ａを埋めるように、素子分離酸化膜４を形成する。
素子分離酸化膜４の膜厚は、ピッチ間隔Ｐ３の１／２の厚さよりは厚く、ウエル分離領域２０の幅Ｗ２０の１／２の厚さよりは薄くなるように形成することが好ましい。たとえば、ピッチ間隔Ｐ３を１００ｎｍとし、ウエル分離領域２０の幅Ｗ２０を３００ｎｍとした場合には、素子分離酸化膜４の膜厚は、５０ｎｍより厚く１５０ｎｍより薄くすることが好ましい。たとえば、素子分離酸化膜４の膜厚は７０ｎｍとする。
このようにすることにより、素子分離溝４ａを素子分離酸化膜４によって完全に埋めることができるとともに、ウエル分離領域２０を素子分離酸化膜４によって完全に埋めないようにすることができる。その結果、次のウエル分離溝形成工程において、除去する素子分離酸化膜４の量を少なくすることができ、ウエル分離溝を効率よく形成することができる。
素子分離酸化膜４の膜厚は、ピッチ間隔Ｐ３の１／２の厚さよりは厚く、ウエル分離領域２０の幅Ｗ２０の１／２の厚さよりは薄くなるように形成することが好ましい。たとえば、ピッチ間隔Ｐ３を１００ｎｍとし、ウエル分離領域２０の幅Ｗ２０を３００ｎｍとした場合には、素子分離酸化膜４の膜厚は、５０ｎｍより厚く１５０ｎｍより薄くすることが好ましい。たとえば、素子分離酸化膜４の膜厚は７０ｎｍとする。
このようにすることにより、素子分離溝４ａを素子分離酸化膜４によって完全に埋めることができるとともに、ウエル分離領域２０を素子分離酸化膜４によって完全に埋めないようにすることができる。その結果、次のウエル分離溝形成工程において、除去する素子分離酸化膜４の量を少なくすることができ、ウエル分離溝を効率よく形成することができる。
（ウエル分離溝および不純物拡散抑制層形成工程）
次に、シリコン窒化膜３の一面３ａ上およびウエル分離領域２０のシリコン基板１の一面１ａ’上に形成された素子分離酸化膜４をドライエッチング法によりエッチバックして除去する。
さらに、マイクロローディング効果を用いて、ウエル分離領域２０内で露出されたシリコン基板１の一面１ａ’をドライエッチング法により１００ｎｍの深さだけエッチングする。ウエル分離溝４ｃが深さｄ４ｃで形成される。
次に、シリコン窒化膜３の一面３ａ上およびウエル分離領域２０のシリコン基板１の一面１ａ’上に形成された素子分離酸化膜４をドライエッチング法によりエッチバックして除去する。
さらに、マイクロローディング効果を用いて、ウエル分離領域２０内で露出されたシリコン基板１の一面１ａ’をドライエッチング法により１００ｎｍの深さだけエッチングする。ウエル分離溝４ｃが深さｄ４ｃで形成される。
マイクロローディング効果を用いて、ウエル分離領域２０にウエル分離溝４ｃを形成することが好ましい。マイクロローディング効果を用いることにより、マスクを用いずにすみ、製造工程を簡略化して、製造効率を向上させることができるためである。
マイクロローディング効果とは、ウエハのチップパターンの粗密によりエッチング速度が異なる現象であり、密のチップパターンの場所ではエッチング速度が遅くなり、粗のチップパターンの場所ではエッチング速度が速くなる現象である。
本発明においては、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａには、垂直断面形状が櫛状とされた活性領域４ｂが形成されて密のチップパターンの場所とされ、ウエル分離領域２０は粗のチップパターンの場所とされる構成なので、ウエル分離領域２０のウエル分離溝４ｃに埋設されたシリコン酸化膜４をエッチングする速度が、素子分離溝４ａに埋設されたシリコン酸化膜４をエッチングする速度よりも速くなる。そのため、ウエル分離領域２０により深いウエル分離溝４ｃを効率的に、かつ、容易に形成することができる。
マイクロローディング効果とは、ウエハのチップパターンの粗密によりエッチング速度が異なる現象であり、密のチップパターンの場所ではエッチング速度が遅くなり、粗のチップパターンの場所ではエッチング速度が速くなる現象である。
本発明においては、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａには、垂直断面形状が櫛状とされた活性領域４ｂが形成されて密のチップパターンの場所とされ、ウエル分離領域２０は粗のチップパターンの場所とされる構成なので、ウエル分離領域２０のウエル分離溝４ｃに埋設されたシリコン酸化膜４をエッチングする速度が、素子分離溝４ａに埋設されたシリコン酸化膜４をエッチングする速度よりも速くなる。そのため、ウエル分離領域２０により深いウエル分離溝４ｃを効率的に、かつ、容易に形成することができる。
次に、図３に示すように、イオン注入法を用いて、ウエル分離溝４ｃの溝底面２２ｃの下に不純物拡散抑制層８を形成する。
不純物拡散抑制層８のイオン注入条件は、たとえば、注入する元素として炭素を用い、２０ｋｅＶのエネルギーで１Ｅ１５／ｃｍ２で注入させる条件などを挙げることができる。
不純物拡散抑制用の元素は、炭素に限るものではなく、窒素、フッ素またはゲルマニウムのいずれか１種を用いることができ、また、２種以上を混在させて用いることもできる。
不純物拡散抑制層８のイオン注入条件は、たとえば、注入する元素として炭素を用い、２０ｋｅＶのエネルギーで１Ｅ１５／ｃｍ２で注入させる条件などを挙げることができる。
不純物拡散抑制用の元素は、炭素に限るものではなく、窒素、フッ素またはゲルマニウムのいずれか１種を用いることができ、また、２種以上を混在させて用いることもできる。
（ウエル分離酸化膜形成工程）
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面を覆うとともに、ウエル分離領域２０のウエル分離溝４ｃを埋めるように、厚さ３００ｎｍのシリコン酸化膜からなるウエル分離酸化膜５を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側のウエル分離酸化膜５をシリコン窒化膜３の表面３ａが露出するまで削り取る。
図４に示すように、表面側が平坦化され、ウエル分離領域２０のウエル分離溝４ｃにシリコン酸化膜からなるウエル分離酸化膜５が埋設される。
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面を覆うとともに、ウエル分離領域２０のウエル分離溝４ｃを埋めるように、厚さ３００ｎｍのシリコン酸化膜からなるウエル分離酸化膜５を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側のウエル分離酸化膜５をシリコン窒化膜３の表面３ａが露出するまで削り取る。
図４に示すように、表面側が平坦化され、ウエル分離領域２０のウエル分離溝４ｃにシリコン酸化膜からなるウエル分離酸化膜５が埋設される。
（Ｐ型ウエル注入層およびＮ型ウエル注入層形成工程）
次に、シリコン酸化膜のウエットエッチングを行って、素子分離酸化膜４およびウエル分離酸化膜５の表面側をシリコン窒化膜３の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、シリコン窒化膜３を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、シリコン酸化膜のウエットエッチングを行って、素子分離酸化膜４およびウエル分離酸化膜５の表面側をシリコン窒化膜３の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、シリコン窒化膜３を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、通常のフォトリソグラフィ・プロセスにより、Ｎ型ウエル領域７ａおよびウエル分離領域２０を覆うフォトレジストマスクを形成した後、Ｐ型ウエル領域６ａにボロンをイオン注入して、Ｐ型ウエル注入層６を形成する。その後、前記フォトレジストマスクを除去する。
なお、このイオン注入工程においては、Ｐ型ウエル注入層６の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
なお、このイオン注入工程においては、Ｐ型ウエル注入層６の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
次に、通常のフォトリソグラフィ・プロセスにより、Ｐ型ウエル領域６ａおよびウエル分離領域２０を覆うフォトレジストマスクを形成した後、Ｎ型ウエル領域７ａにリンをイオン注入して、Ｎ型ウエル注入層７を形成する。その後、前記フォトレジストマスクを除去する。
なお、このイオン注入工程においても同様に、Ｎ型ウエル注入層７の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
なお、このイオン注入工程においても同様に、Ｎ型ウエル注入層７の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
なお、前記イオン注入の工程において、ボロンとリンの注入順序を逆にして、Ｐ型ウエル注入層６とＮ型ウエル注入層７の形成工程を逆にしても良い。
なお、Ｐ型ウエル注入層６とＮ型ウエル注入層７の形成方法としては、前記の方法だけでなく、たとえば、Ｐ型のイオンを基板全面に注入した後、Ｎ型ウエル注入層７としたい領域にのみ濃いＮ型のイオンを注入する方法や、Ｎ型のイオンを基板全面に注入した後、Ｐ型ウエル注入層６としたい領域にのみ濃いＰ型のイオンを注入する方法などを挙げることができる。いずれの方法を用いても、Ｐ型ウエル注入層６とＮ型ウエル注入層７を容易に形成することができ、半導体装置の製造を効率よく行うことができる。
以上のようにして、Ｐ型ウエル注入層６、Ｎ型ウエル注入層７および不純物拡散抑制層８を形成することができ、図５に示す半導体装置１０１を形成することができる。
本発明の実施形態である半導体装置１０１の製造方法は、ウエル分離溝４ｃを深く形成し、そのウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層８を形成する構成なので、不純物拡散抑制用の元素をウエル分離領域２０のウエル分離溝４ｃの溝底面２２ｃの下のみに注入させることができ、トランジスタとなるＰ型ウエル領域６ａとＮ型ウエル領域７ａに不純物拡散抑制用の元素を注入させないようにすることができる。そのため、トランジスタとなるＰ型ウエル領域６ａとＮ型ウエル領域７ａに不純物拡散抑制用の元素を注入させることがなく、半導体装置の特性の劣化、たとえば、不純物拡散抑制用の元素の注入により生じるトランジスタのＩｏｆｆリーク電流の増加などを抑制することができる。
本発明の実施形態である半導体装置１０１の製造方法は、マイクロローディング効果を用いて、ウエル分離領域２０にウエル分離溝４ｃを形成する構成なので、ウエル分離領域２０により深いウエル分離溝４ｃを効率的に、かつ、容易に形成することができ、半導体装置の製造工程を効率化することができる。
（実施形態２）
図１１は、本発明の実施形態である半導体装置の別の一例を示す断面模式図である。
本発明の実施形態である半導体装置１０２は、ウエル分離領域２０のウエル分離幅Ｗ４ｃが、実施形態１のウエル分離幅Ｗ４ｃよりも狭くされたことの除いては実施形態１と同様の構成とされている。なお、実施形態１の部材と同一の部材については同一の符号を付して示している。
図１１は、本発明の実施形態である半導体装置の別の一例を示す断面模式図である。
本発明の実施形態である半導体装置１０２は、ウエル分離領域２０のウエル分離幅Ｗ４ｃが、実施形態１のウエル分離幅Ｗ４ｃよりも狭くされたことの除いては実施形態１と同様の構成とされている。なお、実施形態１の部材と同一の部材については同一の符号を付して示している。
ウエル分離領域２０には、ウエル分離幅Ｗ４ｃ、深さｄ４ｃで形成されたウエル分離溝４ｃが設けられている。また、ウエル分離溝４ｃには、シリコン酸化膜からなるウエル分離酸化膜５が埋設されている。さらに、ウエル分離領域２０のウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制用の元素が注入されて不純物拡散抑制層８が形成されている。
Ｐ型ウエル領域６ａには、複数の素子分離溝４ａが設けられて垂直断面形状が櫛状とされた活性領域４ｂが形成されている。同様に、Ｎ型ウエル領域７ａにも、複数の素子分離溝４ａが設けられて垂直断面形状が櫛状とされた活性領域４ｂが形成されている。これらの素子分離溝４ａには、素子分離酸化膜１０が埋設されている。
本発明の実施形態である半導体装置１０２は、溝底面２２ｃの下に不純物拡散抑制層８が形成されたウエル分離溝４ｃが設けられ、そのウエル分離幅Ｗ４ｃが短くされている構成なので、ＰＮ分離特性を悪化させること無く、トランジスタ集積率を高くすることができる。また、半導体装置１０２のラッチアップなどの回路誤動作をなくし、信頼性を高めることができる。さらにまた、半導体装置１０２をより安価に作成することが可能となる。
（製造方法）
次に、本発明の実施形態である半導体装置１０２の製造方法の一例について、図６〜図１１を用いて説明する。
本発明の実施形態である半導体装置１０２の製造方法は、ウエル分離溝をフォトリソグラフィック・プロセスにより形成することを除いては、実施形態１と同様のプロセスとされている。
（酸化膜・窒化膜形成工程）
まず、シリコン基板１の一面１ａに、熱酸化法により、厚さ１０ｎｍのシリコン酸化膜２を形成する。
次に、前記シリコン酸化膜２上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、厚さ８０ｎｍのシリコン窒化膜３を積層する。
次に、本発明の実施形態である半導体装置１０２の製造方法の一例について、図６〜図１１を用いて説明する。
本発明の実施形態である半導体装置１０２の製造方法は、ウエル分離溝をフォトリソグラフィック・プロセスにより形成することを除いては、実施形態１と同様のプロセスとされている。
（酸化膜・窒化膜形成工程）
まず、シリコン基板１の一面１ａに、熱酸化法により、厚さ１０ｎｍのシリコン酸化膜２を形成する。
次に、前記シリコン酸化膜２上に、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、厚さ８０ｎｍのシリコン窒化膜３を積層する。
（素子分離溝および素子分離酸化膜形成工程）
次に、通常のフォトリソグラフィ・プロセスにより、所定のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとしてシリコン窒化膜３をドライエッチングする。
図６に示すように、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内に、一定のピッチ間隔Ｐ３で離間されてなるシリコン窒化膜３が形成されるとともに、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａの間には、幅Ｗ２０のウエル分離領域２０が形成される。たとえば、ピッチ間隔Ｐ３は１００ｎｍとし、幅Ｗ２０は３００ｎｍとする。
次に、通常のフォトリソグラフィ・プロセスにより、所定のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとしてシリコン窒化膜３をドライエッチングする。
図６に示すように、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内に、一定のピッチ間隔Ｐ３で離間されてなるシリコン窒化膜３が形成されるとともに、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａの間には、幅Ｗ２０のウエル分離領域２０が形成される。たとえば、ピッチ間隔Ｐ３は１００ｎｍとし、幅Ｗ２０は３００ｎｍとする。
次に、図７に示すように、シリコン窒化膜３をマスクとして、シリコン酸化膜２およびシリコン基板１をドライエッチングして、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内に深さｄ４ａの素子分離溝４ａを形成するとともに、ウエル分離領域２０内に幅Ｗ２２、深さｄ４ａの開口部２３を形成する。Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内でエッチングされない部分は、垂直断面形状が櫛状とされた活性領域４ｂとして残される。
たとえば、素子分離溝４ａおよび開口部２３の深さｄ４ａは１００ｎｍとする。
たとえば、素子分離溝４ａおよび開口部２３の深さｄ４ａは１００ｎｍとする。
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面を覆うとともに、素子分離溝４ａおよび開口部２３を埋めるように、厚さ３００ｎｍのシリコン酸化膜からなる素子分離酸化膜１０を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側の素子分離酸化膜１０をシリコン窒化膜３の表面３ａが露出するまで削り取る。
図８に示すように、表面側が平坦化され、素子分離溝４ａおよびウエル分離領域２０の開口部２３にシリコン酸化膜からなる素子分離酸化膜１０が埋設される。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側の素子分離酸化膜１０をシリコン窒化膜３の表面３ａが露出するまで削り取る。
図８に示すように、表面側が平坦化され、素子分離溝４ａおよびウエル分離領域２０の開口部２３にシリコン酸化膜からなる素子分離酸化膜１０が埋設される。
（ウエル分離溝および不純物拡散抑制層形成工程）
次に、シリコン酸化膜のウエットエッチングを行って、素子分離酸化膜１０の表面側をシリコン窒化膜３の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、シリコン窒化膜３を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、図９に示すように、ＣＶＤ法により、シリコン酸化膜２の一面２ａ側に、厚さ８０ｎｍのシリコン窒化膜からなる保護窒化膜９を形成する。
次に、シリコン酸化膜のウエットエッチングを行って、素子分離酸化膜１０の表面側をシリコン窒化膜３の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、シリコン窒化膜３を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、図９に示すように、ＣＶＤ法により、シリコン酸化膜２の一面２ａ側に、厚さ８０ｎｍのシリコン窒化膜からなる保護窒化膜９を形成する。
次に、通常のフォトリソグラフィ・プロセスにより、ウエル分離溝４ｃ用のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとして保護窒化膜９をドライエッチングする。続けて、素子分離酸化膜１０をドライエッチングし、最後に、５０ｎｍの深さのシリコンドライエッチングを行う。
このようにして、たとえば、ウエル分離幅Ｗ４ｃが１５０ｎｍ、深さｄ３０が２４０ｎｍのウエル分離溝４ｃが形成される。
このようにして、たとえば、ウエル分離幅Ｗ４ｃが１５０ｎｍ、深さｄ３０が２４０ｎｍのウエル分離溝４ｃが形成される。
この後、イオン注入法を用い、実施形態１と同様のイオン注入条件で、ウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制用の元素を注入して、図１０に示すように、不純物拡散抑制層８を形成する。
（ウエル分離酸化膜形成工程）
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面を覆うとともに、ウエル分離溝３０を埋めるように、厚さ３００ｎｍのシリコン酸化膜からなるウエル分離酸化膜１０を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側のウエル分離酸化膜１０を保護窒化膜９の一面９ａが露出するまで削り取る。
表面側が平坦化され、ウエル分離溝３０にシリコン酸化膜からなるウエル分離酸化膜５が形成される。
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面を覆うとともに、ウエル分離溝３０を埋めるように、厚さ３００ｎｍのシリコン酸化膜からなるウエル分離酸化膜１０を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側のウエル分離酸化膜１０を保護窒化膜９の一面９ａが露出するまで削り取る。
表面側が平坦化され、ウエル分離溝３０にシリコン酸化膜からなるウエル分離酸化膜５が形成される。
（Ｐ型ウエル注入層およびＮ型ウエル注入層形成工程）
次に、シリコン酸化膜のウエットエッチングを行って、ウエル分離酸化膜５の表面側を保護窒化膜９の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、保護窒化膜９を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、シリコン酸化膜のウエットエッチングを行って、ウエル分離酸化膜５の表面側を保護窒化膜９の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、保護窒化膜９を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、通常のフォトリソグラフィ・プロセスにより、Ｐ型ウエル領域６ａ以外の部分を覆うフォトレジストマスクを形成した後、Ｐ型ウエル領域６ａにボロンをイオン注入して、Ｐ型ウエル注入層６を形成する。その後、前記フォトレジストマスクを除去する。
なお、このイオン注入工程においては、Ｐ型ウエル注入層６の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
なお、このイオン注入工程においては、Ｐ型ウエル注入層６の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
次に、通常のフォトリソグラフィ・プロセスにより、Ｎ型ウエル領域７ａ以外の部分を覆うフォトレジストマスクを形成した後、Ｎ型ウエル領域７ａにリンをイオン注入して、Ｎ型ウエル注入層７を形成する。その後、前記フォトレジストマスクを除去する。
なお、このイオン注入工程においても同様に、Ｎ型ウエル注入層７の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
なお、このイオン注入工程においても同様に、Ｎ型ウエル注入層７の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
以上のようにして、Ｐ型ウエル注入層６、Ｎ型ウエル注入層７および不純物拡散抑制層８を形成することができ、図１１に示す半導体装置１０２を形成することができる。
本発明の実施形態である半導体装置１０２の製造方法は、フォトリソグラフィック・プロセスでマスクを用いて、前記ウエル分離溝を形成する構成なので、ウエル分離溝４ｃのウエル分離幅Ｗ４ｃを狭くすることができ、半導体装置１０２の高密度化を図ることができる。
（製造方法）
次に、本発明の実施形態である半導体装置１０２の製造方法の別の一例について、図１２〜図１７を用いて説明する。
本発明の実施形態である半導体装置１０２の別の製造方法は、基板の一面に、酸化膜および窒化膜を順次形成する工程（酸化膜・窒化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程（ウエル分離溝および不純物拡散抑制層形成工程）と、前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程（ウエル分離酸化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程（素子分離溝および素子分離酸化膜形成工程）と、Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程（Ｐ型ウエル注入層およびＮ型ウエル注入層形成工程）と、を有する。
次に、本発明の実施形態である半導体装置１０２の製造方法の別の一例について、図１２〜図１７を用いて説明する。
本発明の実施形態である半導体装置１０２の別の製造方法は、基板の一面に、酸化膜および窒化膜を順次形成する工程（酸化膜・窒化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程（ウエル分離溝および不純物拡散抑制層形成工程）と、前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程（ウエル分離酸化膜形成工程）と、前記窒化膜、前記酸化膜および前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程（素子分離溝および素子分離酸化膜形成工程）と、Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程（Ｐ型ウエル注入層およびＮ型ウエル注入層形成工程）と、を有する。
（酸化膜・窒化膜形成工程）
まず、シリコン基板１の表面１ａに、熱酸化法により、厚さ１０ｎｍのシリコン酸化膜２を形成する。
次に、ＣＶＤ法により、厚さ８０ｎｍのシリコン窒化膜３を積層する。
まず、シリコン基板１の表面１ａに、熱酸化法により、厚さ１０ｎｍのシリコン酸化膜２を形成する。
次に、ＣＶＤ法により、厚さ８０ｎｍのシリコン窒化膜３を積層する。
（ウエル分離溝および不純物拡散抑制層形成工程）
次に、通常のフォトリソグラフィ・プロセスにより、ウエル分離溝用のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとしてシリコン窒化膜３をドライエッチングする。
図１２に示すように、シリコン窒化膜３にウエル分離溝４ｃが形成される。たとえば、ウエル分離溝４ｃのウエル分離幅Ｗ４ｃは１５０ｎｍとする。
次に、通常のフォトリソグラフィ・プロセスにより、ウエル分離溝用のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとしてシリコン窒化膜３をドライエッチングする。
図１２に示すように、シリコン窒化膜３にウエル分離溝４ｃが形成される。たとえば、ウエル分離溝４ｃのウエル分離幅Ｗ４ｃは１５０ｎｍとする。
次に、シリコン窒化膜３をマスクとして、シリコン酸化膜のドライエッチングをして、シリコン酸化膜２を１０ｎｍドライエッチングし、さらに、シリコンのドライエッチングを１００ｎｍして、シリコン基板１に深さｄ４ｃのウエル分離溝４ｃを形成する。
次に、図１３に示すように、イオン注入法を用い、実施形態１と同様のイオン注入条件で、ウエル分離溝４ｃの溝底面２２ｃの下に、不純物拡散抑制用の元素を注入して、不純物拡散抑制層８を形成する。
（ウエル分離酸化膜形成工程）
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面に、かつ、ウエル分離溝３０を埋めるように、厚さ３００ｎｍのシリコン酸化膜からなるウエル分離酸化膜５を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側のウエル分離酸化膜５をシリコン窒化膜３の一面３ａが露出するまで削り取る。
図１４に示すように、表面側が平坦化され、ウエル分離溝４ｃにシリコン酸化膜からなるウエル分離酸化膜５が埋設される。
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面に、かつ、ウエル分離溝３０を埋めるように、厚さ３００ｎｍのシリコン酸化膜からなるウエル分離酸化膜５を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側のウエル分離酸化膜５をシリコン窒化膜３の一面３ａが露出するまで削り取る。
図１４に示すように、表面側が平坦化され、ウエル分離溝４ｃにシリコン酸化膜からなるウエル分離酸化膜５が埋設される。
（素子分離溝および素子分離酸化膜形成工程）
次に、シリコン酸化膜のウエットエッチングを行い、シリコン酸化膜からなるウエル分離酸化膜５の表面側をシリコン窒化膜３の厚さだけエッチングした後、シリコン窒化膜のウエットエッチングを行い、シリコン窒化膜３を取り除いて、シリコン酸化膜２の表面２ａを露出させる。
次に、図１５に示すように、ＣＶＤ法により、シリコン酸化膜２の表面２ａ側に、厚さ８０ｎｍのシリコン窒化膜からなる保護窒化膜９を形成する。
次に、シリコン酸化膜のウエットエッチングを行い、シリコン酸化膜からなるウエル分離酸化膜５の表面側をシリコン窒化膜３の厚さだけエッチングした後、シリコン窒化膜のウエットエッチングを行い、シリコン窒化膜３を取り除いて、シリコン酸化膜２の表面２ａを露出させる。
次に、図１５に示すように、ＣＶＤ法により、シリコン酸化膜２の表面２ａ側に、厚さ８０ｎｍのシリコン窒化膜からなる保護窒化膜９を形成する。
次に、通常のフォトリソグラフィ・プロセスにより、活性領域４ｂおよびウエル分離溝４ｃ用のフォトレジストパターンを形成した後、そのフォトレジストパターンをマスクとしてシリコン窒化膜からなる保護窒化膜９をドライエッチングする。
たとえば、ピッチ間隔Ｐ３が１００ｎｍの保護窒化膜９を形成する。また、ウエル分離領域２０の幅Ｗ２０は１５０ｎｍとする。
たとえば、ピッチ間隔Ｐ３が１００ｎｍの保護窒化膜９を形成する。また、ウエル分離領域２０の幅Ｗ２０は１５０ｎｍとする。
次に、図１６に示すように、保護窒化膜９をマスクとして、シリコン酸化膜２およびシリコン基板１をドライエッチングして、Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内に、深さｄ４ａの素子分離溝４ａを形成するとともに、ウエル分離領域２０内に深さｄ４ａの開口部４５を形成する。Ｐ型ウエル領域６ａとＮ型ウエル領域７ａ内でエッチングされない部分は、垂直断面形状が櫛状とされた活性領域４ｂとして残される。
たとえば、素子分離溝４ａおよび開口部４５の深さｄ４ａは１００ｎｍとする。
たとえば、素子分離溝４ａおよび開口部４５の深さｄ４ａは１００ｎｍとする。
次に、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ：高密度プラズマ）法を用いて、表面側全面を覆うとともに、素子分離溝４ａおよび開口部４５を埋めるように、厚さ３００ｎｍのシリコン酸化膜からなる素子分離酸化膜１０を形成する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側の素子分離酸化膜１０を保護窒化膜９の表面９ａが露出するまで削り取る。
表面側が平坦化され、素子分離溝４ａおよび開口部４５に素子分離酸化膜１０が埋設される。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法を用いて、表面側の素子分離酸化膜１０を保護窒化膜９の表面９ａが露出するまで削り取る。
表面側が平坦化され、素子分離溝４ａおよび開口部４５に素子分離酸化膜１０が埋設される。
（Ｐ型ウエル注入層およびＮ型ウエル注入層形成工程）
次に、シリコン酸化膜のウエットエッチングを行って、素子分離酸化膜１０の表面側を保護窒化膜９の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、保護窒化膜９を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、シリコン酸化膜のウエットエッチングを行って、素子分離酸化膜１０の表面側を保護窒化膜９の厚さだけエッチング除去した後、シリコン窒化膜のウエットエッチングを行って、保護窒化膜９を取り除いて、シリコン酸化膜２の一面２ａを露出させる。
次に、通常のフォトリソグラフィ・プロセスにより、Ｎ型ウエル領域７ａおよびウエル分離領域２０を覆うフォトレジストマスクを形成した後、Ｐ型ウエル領域６ａにボロンをイオン注入して、Ｐ型ウエル注入層６を形成する。その後、前記フォトレジストマスクを除去する。
なお、このイオン注入工程においては、Ｐ型ウエル注入層６の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
なお、このイオン注入工程においては、Ｐ型ウエル注入層６の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
次に、通常のフォトリソグラフィ・プロセスにより、Ｐ型ウエル領域６ａおよびウエル分離領域２０を覆うフォトレジストマスクを形成した後、Ｎ型ウエル領域７ａにリンをイオン注入して、Ｎ型ウエル注入層７を形成する。その後、前記フォトレジストマスクを除去する。
なお、このイオン注入工程においても同様に、Ｎ型ウエル注入層７の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
なお、このイオン注入工程においても同様に、Ｎ型ウエル注入層７の深さｄ６７が、ウエル分離領域２０のウエル分離溝４ｃの深さｄ４ｃよりも浅く、素子分離溝４ａの深さｄ４ａよりも深くなるように、イオン注入を行う。
以上のようにして、Ｐ型ウエル注入層６、Ｎ型ウエル注入層７および不純物拡散抑制層８を形成することができ、図１７に示す半導体装置１０２を形成することができる。
本発明の実施形態である半導体装置１０３の製造方法は、フォトリソグラフィック・プロセスでマスクを用いて、ウエル分離溝４ｃを形成する構成なので、ウエル分離溝４ｃのウエル分離幅Ｗ４ｃを狭くすることができ、半導体装置１０２の高密度化を図ることができる。
本発明は、半導体装置および半導体装置の製造方法に関するものであって、特に、トランジスタを分離する部分の構成にかかるものであり、この構成を用いることにより、トランジスタを容易に密に形成することができ、製造工程を簡略化し、半導体装置を高密度化することができるので、半導体装置を製造・利用する産業において利用可能性がある。
１…シリコン基板、１ａ、１ａ’…一面、２…シリコン酸化膜、２ａ…一面、３…シリコン窒化膜、３ａ…一面、４…素子分離酸化膜、４ａ…素子分離溝、４ｂ…活性領域、４ｃ…ウエル分離溝、５…ウエル分離酸化膜、６…Ｐ型ウエル注入層、６ａ…Ｐ型ウエル領域、７…Ｎ型ウエル注入層、７ａ…Ｎ型ウエル領域、８…不純物拡散抑制層、９…保護窒化膜、９ａ…一面、１０…素子分離酸化膜、２０…ウエル分離領域、２２、２３、４５…開口部、２２ｃ…溝底面、１０１、１０２…半導体装置、ｄ４ａ…深さ、ｄ４ｃ…深さ、ｄ６７…深さ、Ｐ３…ピッチ幅、Ｗ４ｃ…ウエル分離幅、Ｗ２０…幅。
Claims (6)
- 基板上に、Ｐ型ウエル領域と、Ｎ型ウエル領域と、前記Ｐ型ウエル領域と前記Ｎ型ウエル領域を分離するウエル分離領域とが備えられた半導体装置であって、
前記Ｐ型ウエル領域および前記Ｎ型ウエル領域にはそれぞれ、素子分離酸化膜が埋設された素子分離溝が設けられるとともに、前記素子分離溝によって区画された活性領域が形成され、前記Ｐ型ウエル領域の活性領域にＰ型のドーパント元素が注入されてＰ型ウエル注入層が形成され、前記Ｎ型ウエル領域の活性領域にＮ型のドーパント元素が注入されてＮ型ウエル注入層が形成され、
前記ウエル分離領域には、ウエル分離酸化膜が埋設されたウエル分離溝が設けられ、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素が注入されて不純物拡散抑制層が形成され、
前記Ｐ型ウエル注入層および前記Ｎ型ウエル注入層が、前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされていることを特徴とする半導体装置。 - 前記不純物拡散抑制用の元素が、炭素、窒素、フッ素またはゲルマニウムのいずれかの１種または２種以上の元素であることを特徴とする請求項１に記載の半導体装置。
- 基板の一面に、酸化膜および窒化膜を順次形成する工程と、
前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程と、
前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程と、
前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程と、
Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 基板の一面に、酸化膜および窒化膜を順次形成する工程と、
前記基板にウエル分離溝を設けた後、前記ウエル分離溝の溝底面の下に、不純物拡散抑制用の元素を注入して不純物拡散抑制層を形成する工程と、
前記ウエル分離溝を埋めるように、ウエル分離酸化膜を形成する工程と、
前記基板に素子分離溝を設けて活性領域を形成した後、前記素子分離溝を埋めるように素子分離酸化膜を形成する工程と、
Ｐ型ウエル注入層およびＮ型ウエル注入層が前記素子分離溝よりも深くされ、かつ、前記ウエル分離溝よりも浅くされるように、前記活性領域にＰ型のドーパント元素またはＮ型のドーパント元素を注入してＰ型ウエル注入層およびＮ型ウエル注入層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記ウエル分離溝をマイクロローディング効果により形成することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記ウエル分離溝をフォトリソグラフィック・プロセスにより形成することを特徴とする請求項３または請求項４のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008037575A JP2009200107A (ja) | 2008-02-19 | 2008-02-19 | 半導体装置およびその製造方法 |
| US12/388,062 US7808052B2 (en) | 2008-02-19 | 2009-02-18 | Semiconductor device and method of forming the same |
| US12/873,802 US7947550B2 (en) | 2008-02-19 | 2010-09-01 | Method of forming semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008037575A JP2009200107A (ja) | 2008-02-19 | 2008-02-19 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009200107A true JP2009200107A (ja) | 2009-09-03 |
Family
ID=40954324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008037575A Pending JP2009200107A (ja) | 2008-02-19 | 2008-02-19 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7808052B2 (ja) |
| JP (1) | JP2009200107A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009047304B4 (de) * | 2009-11-30 | 2012-04-26 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Leistungssteigerung in PFET-Transistoren mit einem Metallgatestapel mit großem ε durch Verbessern des Dotierstoffeinschlusses |
| US9041158B2 (en) * | 2012-02-23 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming fin field-effect transistors having controlled fin height |
| CN105514020A (zh) * | 2014-10-14 | 2016-04-20 | 中芯国际集成电路制造(上海)有限公司 | 沟槽隔离结构的制作方法及半导体器件 |
| US11164746B2 (en) * | 2018-06-26 | 2021-11-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing semiconductor devices and a semiconductor device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102586A (ja) * | 1995-10-06 | 1997-04-15 | Denso Corp | 半導体装置の製造方法 |
| JPH11121720A (ja) * | 1997-10-21 | 1999-04-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2004179297A (ja) * | 2002-11-26 | 2004-06-24 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2004186359A (ja) * | 2002-12-03 | 2004-07-02 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399970B2 (en) * | 1996-09-17 | 2002-06-04 | Matsushita Electric Industrial Co., Ltd. | FET having a Si/SiGeC heterojunction channel |
| JP4074051B2 (ja) | 1999-08-31 | 2008-04-09 | 株式会社東芝 | 半導体基板およびその製造方法 |
| US7354812B2 (en) * | 2004-09-01 | 2008-04-08 | Micron Technology, Inc. | Multiple-depth STI trenches in integrated circuit fabrication |
| JP2006237208A (ja) | 2005-02-24 | 2006-09-07 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US20070194403A1 (en) | 2006-02-23 | 2007-08-23 | International Business Machines Corporation | Methods for fabricating semiconductor device structures with reduced susceptibility to latch-up and semiconductor device structures formed by the methods |
-
2008
- 2008-02-19 JP JP2008037575A patent/JP2009200107A/ja active Pending
-
2009
- 2009-02-18 US US12/388,062 patent/US7808052B2/en not_active Expired - Fee Related
-
2010
- 2010-09-01 US US12/873,802 patent/US7947550B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09102586A (ja) * | 1995-10-06 | 1997-04-15 | Denso Corp | 半導体装置の製造方法 |
| JPH11121720A (ja) * | 1997-10-21 | 1999-04-30 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2004179297A (ja) * | 2002-11-26 | 2004-06-24 | Renesas Technology Corp | 半導体集積回路装置 |
| JP2004186359A (ja) * | 2002-12-03 | 2004-07-02 | Renesas Technology Corp | 半導体集積回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7947550B2 (en) | 2011-05-24 |
| US7808052B2 (en) | 2010-10-05 |
| US20100330774A1 (en) | 2010-12-30 |
| US20090206445A1 (en) | 2009-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7279277B2 (ja) | 複数遮蔽トレンチゲートｆｅｔ | |
| US8022472B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US7667270B2 (en) | Double trench for isolation of semiconductor devices | |
| JP5234886B2 (ja) | 半導体装置の製造方法 | |
| JP4928947B2 (ja) | 超接合デバイスの製造方法 | |
| KR101057651B1 (ko) | 반도체 소자의 제조방법 | |
| US6461903B2 (en) | Method for fabricating a part depletion type SOI device preventing a floating body effect | |
| JP5298565B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010040653A (ja) | 半導体装置の製造方法 | |
| JP2012134395A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017045776A (ja) | 半導体装置およびその製造方法 | |
| KR100701701B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| JP2009200107A (ja) | 半導体装置およびその製造方法 | |
| KR100680429B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2004247541A (ja) | 半導体装置及びその製造方法 | |
| JP2012222285A (ja) | 半導体装置およびその製造方法 | |
| US6768148B1 (en) | Devices with active areas having increased ion concentrations adjacent to isolation structures | |
| JP2008124098A (ja) | 半導体装置及びその製造方法 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| JP4223026B2 (ja) | 半導体装置 | |
| KR100361764B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| JP2009088220A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2008198676A (ja) | 半導体装置 | |
| JP5279222B2 (ja) | 半導体装置の製造方法 | |
| JP2006324375A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101110 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20130731 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130905 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131105 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131108 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131217 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20140120 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20140123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150106 |