JP2009192458A - Angular velocity sensor - Google Patents

Angular velocity sensor Download PDF

Info

Publication number
JP2009192458A
JP2009192458A JP2008035597A JP2008035597A JP2009192458A JP 2009192458 A JP2009192458 A JP 2009192458A JP 2008035597 A JP2008035597 A JP 2008035597A JP 2008035597 A JP2008035597 A JP 2008035597A JP 2009192458 A JP2009192458 A JP 2009192458A
Authority
JP
Japan
Prior art keywords
means
output
circuit
signal
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008035597A
Other languages
Japanese (ja)
Other versions
JP5487546B2 (en
Inventor
Takashi Kawai
Hideyuki Murakami
Masayuki Nabeya
孝士 川井
英之 村上
公志 鍋谷
Original Assignee
Panasonic Corp
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, パナソニック株式会社 filed Critical Panasonic Corp
Priority to JP2008035597A priority Critical patent/JP5487546B2/en
Priority claimed from EP08850315A external-priority patent/EP2192690A4/en
Publication of JP2009192458A publication Critical patent/JP2009192458A/en
Application granted granted Critical
Publication of JP5487546B2 publication Critical patent/JP5487546B2/en
Application status is Active legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an angular velocity sensor of a stable output characteristic where jitter noise having periodicity does not occur as a phase error of detection timing. <P>SOLUTION: This angular velocity sensor comprises a PLL circuit 121 having a constant voltage output apparatus 128a and a voltage control oscillator 129 in a timing control circuit 71 for outputting a timing signal to sensing circuit 81 and a driving circuit 41, and an amplitude determination circuit 124. The PLL circuit 121 has a timing switching means 128 for changing the timing signal according to the output signal of the amplitude determination circuit 124. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサに関するものである。 The present invention particularly relates to an angular velocity sensor used aircraft, the attitude control and navigation systems and the like of the moving object such as a vehicle.

従来のこの種の角速度センサについて、以下、図面を参照しながら説明する。 The angular velocity sensor of the conventional this type will be described below with reference to the drawings.

図8は従来の角速度センサの回路図である。 Figure 8 is a circuit diagram of a conventional angular velocity sensor.

図8において、1は双端音叉の形をしたセンサ素子で、このセンサ素子1はセンサ素子1を振動させるための信号を入力する駆動電極2と、振動状態に応じた電荷を出力するモニタ電極3と、角速度が印加されるとコリオリ力に応じた電荷も含めて出力するセンス電極4とで構成されている。 8, 1 denotes a sensor element in the form of Sotan tuning fork, the sensor element 1 and the drive electrode 2 for inputting a signal for vibrating the sensor element 1, a monitor electrode for outputting the electric charge corresponding to the vibration state 3, is composed of an angular velocity is applied to the sense electrode 4 charges also included in output corresponding to the Coriolis force.

前記モニタ電極3より出力されるモニタ信号はドライブ回路5に入力される。 Monitor signal output from the monitor electrode 3 is inputted to the drive circuit 5. このドライブ回路5は、入力されたモニタ信号からセンサ素子1の振動が一定振幅となるように調整した駆動信号を駆動電極2に出力する。 The drive circuit 5 outputs the adjusted drive signals so that the vibration of the sensor element 1 from the input monitor signal is constant amplitude to the drive electrode 2. また、ドライブ回路5より出力されるクロック信号は、一方はタイミング制御回路6に、他方はセンス回路7に入力される。 The clock signal output from the drive circuit 5, one to the timing control circuit 6, and the other is input to the sense circuit 7. この場合、タイミング制御回路6はPLL回路で代替できるものである。 In this case, the timing control circuit 6 is one that can replace the PLL circuit.

前記センス電極4より出力されるセンス信号はセンス回路7に入力される。 Sense signal output from the sensing electrode 4 is input to the sense circuit 7. このセンス回路7は、センス電極4より出力されるセンス信号をドライブ回路5より出力されるセンサ素子の駆動周波数に同期した信号で検波し、角速度信号を出力するものである。 The sense circuit 7 detected by the signal synchronized with the driving frequency of the sensor element output from the drive circuit 5 a sense signal output from the sensing electrode 4, and outputs an angular velocity signal.

以上のように構成された従来の角速度センサについて、次にその動作を説明する。 The conventional angular velocity sensor configured as described above will be described the operation.

角速度センサにおけるセンサ素子1の駆動電極2に交流電圧が負荷されると、センサ素子1がX方向に駆動周波数で振動駆動する。 When an alternating voltage to the driving electrodes 2 of the sensor element 1 of the angular velocity sensor is loaded, the sensor element 1 vibrates driven at the driving frequency in the X direction. そして、センサ素子1のZ軸周りに角速度が負荷されると、コリオリ力により、センサ素子1がY軸方向に検知周波数で振動する。 When the angular velocity is loaded around the Z axis of the sensor element 1, the Coriolis force, the sensor element 1 vibrates at a detection frequency in the Y-axis direction. そして、この振動によりセンス電極4に発生する電荷からなる出力信号をセンス回路により信号処理して出力することにより、角速度を検出するものである。 Then, by outputting the output signal composed of the charge generated by the vibration to the sense electrode 4 signal processing to the sense circuit, and it detects the angular velocity.

ここで、従来の角速度センサにおけるアナログ回路からなるドライブ回路5をデジタル回路で構成する場合を考えると、図9に示すように構成されるものである。 Here, when the drive circuit 5 consisting of an analog circuit in a conventional angular velocity sensor consider a case where a digital circuit and is formed as shown in FIG. 図9において、8はデジタル信号処理をするデジタルドライブ回路で、このデジタルドライブ回路8は、発振回路9より出力される固定周波数のクロック信号でモニタ電極2より出力されるモニタ信号をサンプリング、およびデジタル信号処理して、センサ素子1の振動が一定振幅となるように調整した駆動信号を駆動電極2に出力する。 9, a digital drive circuit for a digital signal processing 8, the digital drive circuit 8 samples the monitor signal outputted from monitor electrode 2 by a clock signal of fixed frequency output from the oscillator circuit 9, and the digital and signal processing, and outputs a drive signal vibrations of the sensor element 1 is adjusted to be constant amplitude to the drive electrode 2. また、デジタルドライブ回路8より出力されるマルチビット信号は、PLL回路(図示せず)を有するタイミング制御回路6に入力される。 Further, the multi-bit signal outputted from the digital drive circuit 8, and the timing control circuit 6 having a PLL circuit (not shown). タイミング制御回路6より出力される検波タイミング信号をセンス回路7に入力し、かつこのセンス回路7は角速度信号を出力する。 Enter a detection timing signal output from the timing control circuit 6 to the sense circuit 7 and the sense circuit 7 outputs an angular velocity signal. そして、PLL回路(図示せず)はマルチビット信号を逓倍し位相誤差(ジッタノイズ)を時間的に積分し低減して出力するものであり、入力位相が変化した際にPLLの出力信号の位相がどのように追従するかを表す周波数特性である入出力位相応答の周波数特性はローパスフィルタ特性を示す。 Then, PLL circuit (not shown) is to multi-bit signal by multiplying the phase error (jitter noise) temporally integrated and reduced output, the PLL output signal when the input phase changes phase frequency characteristics of the input and output phase response but a frequency characteristic indicating how to follow shows the low pass filter characteristics.

デジタルドライブ回路8より出力されるマルチビット信号は、センサ素子1固有の駆動周波数を有し、発振回路9の固有周波数で信号値が更新される。 Multi-bit signal outputted from the digital drive circuit 8 includes a sensor element 1 specific driving frequency, the signal value is updated at the natural frequency of the oscillation circuit 9. 発振回路の固有周波数と、センサ素子固有の駆動周波数は同期していないため、検波タイミング信号には位相誤差となるジッタノイズを発生する。 And natural frequency of the oscillating circuit, the sensor element specific drive frequency has not been synchronized, the detection timing signal for generating a jitter noise as a phase error.

このジッタノイズの周波数特性が、PLL回路(図示せず)におけるループフィルタのカットオフ周波数以下であるときは、このジッタノイズを除去することが困難となる。 Frequency characteristic of the jitter noise, when the PLL circuit (not shown) is below the cutoff frequency of the loop filter in, it is difficult to remove the jitter noise. この周期性を有するジッタノイズが検波タイミングの位相誤差となって現れ、これにより、センス回路7からの出力信号には周期的変動が発生し、出力信号が安定しないものであった。 Appeared jitter noise with the periodicity becomes the phase error of the detection timing, thereby, periodic variation is generated in the output signal from the sense circuit 7, the output signal was achieved not stable.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。 As information on prior art documents related to the invention of the application, for example, Patent Document 1 is known.
特開2002−188925号公報 JP 2002-188925 JP

しかしながら、上記した従来の構成においては、デジタルドライブ回路8を発振回路9より出力される固定周波数のクロック信号で動作させているため、周期性を有するジッタノイズが検波タイミングの位相誤差として発生することになり、これにより、センス回路7からの出力信号に周期的変動が発生するため、センス回路7からの出力信号が変動してしまうという課題を有していた。 However, in the conventional configuration described above, since the digital drive circuit 8 is operated by a clock signal of fixed frequency output from the oscillator circuit 9, the jitter noise having periodicity is generated as a phase error of the detection timing becomes, thereby, since the periodic variation in the output signal from the sense circuit 7 is generated, there is a problem that the output signal from the sense circuit 7 fluctuates.

本発明は上記従来の課題を解決するもので、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということはなく、出力特性が安定している角速度センサを提供することを目的とするものである。 The present invention is intended to solve the conventional problems described above, rather than that the jitter noise having periodicity is generated as a phase error of the detection timing, and an object thereof is to provide an angular velocity sensor output characteristics are stable it is intended.

上記目的を達成するために、本発明は以下の構成を有するものである。 To achieve the above object, the present invention has the following configuration.

本発明の請求項1に記載の発明は、駆動電極と、センス電極と、モニタ電極とを有するセンサ素子と、このセンサ素子を所定の振幅で振動駆動させるドライブ回路と、前記センサ素子におけるセンス電極から出力される信号を角速度出力信号に変換するセンス回路と、前記センス回路と前記ドライブ回路とにタイミング信号を出力するタイミング制御回路とを備え、前記ドライブ回路にAD変換器と、AGC回路と、デジタルフィルタと、駆動手段を設け、かつ前記タイミング制御回路に、定電圧出力器と電圧制御発振器を有するPLL回路と、振幅判定回路を設け、さらに前記PLL回路に、前記振幅判定回路の出力信号に応じてタイミング信号を切り替えるタイミング切替手段を設けたもので、この構成によれば、センス回路とドライブ According to a first aspect of the present invention includes a driving electrode, a sense electrode and a sensor element and a monitor electrode, a drive circuit for vibrating driving the sensor element at a predetermined amplitude, sense electrode in the sensor element a sense circuit for converting a signal output to the angular velocity output signal from the a timing control circuit for outputting a timing signal to the sense circuit and the drive circuit, an AD converter to the drive circuit, and the AGC circuit, a digital filter, a drive means is provided, and the timing control circuit, and a PLL circuit having a constant voltage output circuit and the voltage controlled oscillator, the amplitude evaluation circuit is provided, the more the PLL circuit, the output signal of the amplitude determining circuit which was provided with a timing switching means for switching the timing signals in response, according to this configuration, the sense circuit and the drive 路とにタイミング信号を出力するタイミング制御回路に、定電圧出力器と電圧制御発振器を有するPLL回路と、振幅判定回路を設け、さらに前記PLL回路には、前記振幅判定回路の出力信号に応じてタイミング信号を切り替えるタイミング切替手段を設けているため、起動直後は定電圧出力器と電圧制御発振器の出力するタイミング信号でドライブ回路を動作させ、そしてセンサ素子が安定共振となった段階で、タイミング切替手段を切り替え、タイミング生成回路より出力されるセンサ素子固有の駆動周波数に同期したタイミング信号でドライブ回路を動作させることができ、これにより、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということはなくなるため、出力特性が安定している角速度センサが A timing control circuit for outputting a timing signal to the road, a PLL circuit having a constant voltage output unit and the voltage controlled oscillator, the amplitude evaluation circuit is provided, the more the PLL circuit, according to the output signal of the amplitude determining circuit since there is provided a timing switch means for switching the timing signal, starting immediately operates the drive circuit in the timing signal outputted by the constant voltage output circuit and the voltage controlled oscillator, and at the stage where the sensor element becomes stable resonance, timing switch switching means, at a timing signal synchronized with the sensor element specific driving frequency output from the timing generating circuit can operate the drive circuit, thereby, jitter noise having periodicity is generated as a phase error of the detection timing since no longer that, the angular velocity sensor output characteristics are stable られるという作用効果を有するものである。 And it has a effect that is.

本発明の請求項2に記載の発明は、特に、ドライブ回路に、センサ素子におけるモニタ電極から出力される信号をオン・オフする入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分し、その積分値を保持する積分手段と、この積分手段から出力される積分値を所定の値と比較する比較手段と、この比較手段の出力に応じて前記DA変換手段の出力を切り替えるDA切替手段とからなるΣΔ型AD変換器を設けたもので、この構成によれば、IV変換器などのアナログ回路を用いることなくドライブ回路の大半をデジタル回路で構成できるため、温度や電源電圧に対して安定し、かつ低コストの角速度センサを提供することができるという作用効果を有す The invention according to claim 2 of the present invention, in particular, to the drive circuit, an input switching means for turning on and off a signal outputted from monitor electrode in the sensor element, DA conversion for outputting the amount of charge of at least two levels means, a charge that is output from said input switching means and the DA converter integrated, and integration means for holding the integrated value, and comparing means for comparing the integrated value output from the integrating means with a predetermined value , which was provided with a ΣΔ type AD converter comprising a DA switching means for switching the output of the DA converter in accordance with the output of the comparison means, according to this configuration, the use of analog circuits such as IV converter since the majority of no drive circuit can be constituted by a digital circuit, having a effect that it is possible to provide an angular velocity sensor of stable and low cost relative to temperature and supply voltage るものである。 Is shall.

本発明の請求項3に記載の発明は、特に、センス回路に、AD変換器と、このAD変換器の出力信号を演算する演算手段を設けるとともに、さらにこの演算手段に、前記AD変換器から出力される少なくとも2つの変換信号の差を演算する差分演算手段を設けたもので、この構成によれば、PLL回路を有するタイミング制御回路により出力されるジッタノイズの少ない同期信号を用いて検波処理およびサンプリングを行ったデジタル値の差分を演算する構成となっているため、低ノイズのセンス回路を有する角速度センサを提供することができるという作用効果を有するものである。 The invention according to claim 3 of the present invention, in particular, to a sense circuit, an AD converter, provided with a calculation means for calculating an output signal of the AD converter, further to the calculation means, from the AD converter which was provided with a difference calculating means for calculating a difference of at least two conversion signal output, according to this configuration, the detection process using less synchronization signal jitter noise output by the timing control circuit having a PLL circuit and since has a configuration for calculating a difference between the sampling was performed digital value, and has a effect that it is possible to provide an angular velocity sensor having a sensing circuit with low noise.

本発明の請求項4に記載の発明は、特に、センス回路におけるAD変換器を、少なくとも2つの入力信号を切り替える入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分しその少なくとも2つの積分値を保持する積分手段と、この積分手段から出力される少なくとも2つの積分値を所定の値と比較する比較手段と、この比較手段の少なくとも2つの出力に応じて前記DA変換手段の出力を切り替えるDA切替手段と、前記比較手段の出力信号を演算する演算手段とを備え、前記演算手段に、前記比較手段から出力される少なくとも2つの比較信号の差を演算する差分演算手段を設けてなるΣΔ型AD変換器で構成したもので、この構成によれば、IV変 The invention according to claim 4 of the present invention, in particular, the AD converter in the sense circuit, and an input switching means for switching at least two input signals, a DA conversion means for outputting the amount of charge of at least two levels, the an integrating means for holding integrating the at least two integral values ​​charges output from the input switching means and the DA converter, comparator means for comparing at least two integration values ​​output from the integrating means with a predetermined value If, comprising a DA switching means for switching the output of the DA converter in response to at least two outputs of the comparison means, and calculating means for calculating an output signal of said comparing means, to said calculation means, from said comparison means which was constituted by ΣΔ AD converter formed by providing a difference calculating means for calculating a difference between at least two comparison signal output, according to this configuration, IV strange 換器などのアナログ回路を用いることなく、小型・低コストで低ノイズのセンス回路を有する角速度センサを提供することができるという作用効果を有するものである。 Without using an analog circuit such as exchanger, and has a effect that it is possible to provide an angular velocity sensor having a sensing circuit of the low noise small, low cost.

本発明の請求項5に記載の発明は、特に、ドライブ回路に、駆動手段を動作させる信号を出力する発振回路を設けたもので、この構成によれば、タイミング制御回路より出力されるタイミング信号がPLL回路によりセンサ素子のモニタ電極より出力するモニタ信号を逓倍したタイミング信号に切り替えられた後も、駆動手段のみは内部に設けた発振回路の固有周波数のタイミングで動作する構成となっており、そのため、センサ素子が振動させたい共振周波数の整数倍もしくは整数分の1の周波数に不要な高い共振点をもっていたとしても、駆動手段の出力周波数はその不要な共振周波数と非同期となっているため、同期して出力する場合と比較してセンサ素子の不要な共振点に対する影響が大幅に低減され、その結果、低ノイズで、かつ The invention described in claim 5 of the present invention, in particular, to the drive circuit, which was provided an oscillation circuit for outputting a signal for operating the drive means, according to this configuration, a timing signal output from timing control circuit after There switched to a timing signal by multiplying the monitor signal to be output from the monitor electrodes of the sensor element by the PLL circuit, the drive means only has a structure that operates at the timing of the natural frequency of the oscillator circuit provided inside, Therefore, even with the sensor element had an unnecessary high resonance point to an integral multiple or 1 of the frequency of integer of the resonance frequency desired to vibrate, the output frequency of the drive means has its undesired resonant frequencies asynchronously, compared with the case of synchronization with the output effect on unwanted resonance point of the sensor element is greatly reduced, resulting in low noise, and 精度の角速度センサを容易な構成で提供することができるという作用効果を有するものである。 And it has a effect that it is possible to provide an angular velocity sensor accuracy by a simple configuration.

本発明の請求項6に記載の発明は、特に、駆動手段に、少なくとも2値を保持しているデジタル値出力手段と、AGC回路の出力と前記デジタル値出力手段の出力を加算して積分する少なくとも1つの加積分演算手段と、この加積分演算手段からの出力を少なくとも1つの所定の値と比較する値比較手段と、この値比較手段の出力に応じて前記デジタル値出力手段の出力するデジタル値を切り替える値切り替え手段とからなるデジタルΣΔ変調器を設けたもので、この構成によれば、ドライブ回路における駆動手段を、高速で、かつ高精度のDA変換器を用いることなく実現することができ、これにより、小型で低コストの角速度センサを提供することができるという作用効果を有するものである。 The invention described in claim 6 of the present invention, in particular, to the drive means, integrates and adds a digital value output means that holds at least two values, the output of the AGC circuit the output of said digital value output means at least one pressurized integral calculation means, and at least one value comparing means for comparing a predetermined value of the output from the pressure integral operation unit, the digital output from the digital value output means according to the output of the value comparing means which was provided with a digital ΣΔ modulator comprising a value switching means for switching the value, according to this configuration, the drive means in the drive circuit, in a high speed, and can be realized without using a high precision of the DA converter can, thereby, those having the effect that it is possible to provide an angular velocity sensor of small size at low cost.

本発明の請求項7に記載の発明は、駆動電極と、センス電極と、モニタ電極とを有するセンサ素子と、このセンサ素子を所定の振幅で振動駆動させるドライブ回路と、前記センサ素子におけるセンス電極から出力される信号を角速度出力信号に変換するセンス回路と、前記センス回路と前記ドライブ回路とにタイミング信号を出力するタイミング制御回路とを備え、前記ドライブ回路にAD変換器と、AGC回路と、デジタルフィルタと、駆動手段を設け、かつ前記タイミング制御回路に、PLL回路と、発振回路と、振幅判定回路を設けるとともに、前記振幅判定回路の出力信号に応じてPLL回路の出力信号と発振回路の出力信号のどちらかに切り替えるタイミング切替手段を設けたもので、この構成によれば、センス回路とドライブ回 The invention according to claim 7 of the present invention includes a driving electrode, a sense electrode and a sensor element and a monitor electrode, a drive circuit for vibrating driving the sensor element at a predetermined amplitude, sense electrode in the sensor element a sense circuit for converting a signal output to the angular velocity output signal from the a timing control circuit for outputting a timing signal to the sense circuit and the drive circuit, an AD converter to the drive circuit, and the AGC circuit, a digital filter, a drive means is provided, and the timing control circuit, a PLL circuit, an oscillation circuit, provided with an amplitude decision circuit, the output signal and the oscillation circuit of the PLL circuit in response to an output signal of the amplitude determining circuit which was provided with a timing switching means for switching to either of the output signal, according to this configuration, the sense circuit and the drive times とにタイミング信号を出力するタイミング制御回路に、PLL回路と、発振回路と、振幅判定回路を設けるとともに、前記振幅判定回路の出力信号に応じてPLL回路の出力信号と発振回路の出力信号のどちらかに切り替えるタイミング切替手段を設けているため、起動直後は発振回路の出力するタイミング信号でドライブ回路を動作させ、そしてセンサ素子が安定共振となった段階で、タイミング切替手段を切り替え、タイミング生成回路より出力されるセンサ素子固有の駆動周波数に同期したタイミング信号でドライブ回路を動作させることができ、これにより、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということはなくなるため、出力特性が安定している角速度センサが得られるという作用効果を有 A timing control circuit for outputting a timing signal to the preparative, a PLL circuit, an oscillation circuit, provided with an amplitude decision circuit, either the output signal of the output signal and the oscillation circuit of the PLL circuit in response to an output signal of the amplitude determining circuit since there is provided a timing switching means for switching to either start immediately operates the drive circuit in the output timing signal of the oscillation circuit, and at the stage where the sensor element becomes stable resonance, the switching timing switching means, the timing generating circuit it is possible to operate the drive circuit by the timing signal synchronized with the sensor element specific drive frequency being greater output, thereby, it becomes not that jitter noise having periodicity is generated as a phase error of the detection timing, the output have the effect that characteristics can be obtained are stable angular velocity sensor るものである。 Is shall.

本発明の請求項8に記載の発明は、特に、ドライブ回路に、センサ素子におけるモニタ電極から出力される信号をオン・オフする入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分し、その積分値を保持する積分手段と、この積分手段から出力される積分値を所定の値と比較する比較手段と、この比較手段の出力に応じて前記DA変換手段の出力を切り替えるDA切替手段とからなるΣΔ型AD変換器を設けたもので、この構成によれば、IV変換器などのアナログ回路を用いることなくドライブ回路の大半をデジタル回路で構成できるため、温度や電源電圧に対して安定し、かつ低コストの角速度センサを提供することができるという作用効果を有す The invention of claim 8 of the present invention, in particular, to the drive circuit, an input switching means for turning on and off a signal outputted from monitor electrode in the sensor element, DA conversion for outputting the amount of charge of at least two levels means, a charge that is output from said input switching means and the DA converter integrated, and integration means for holding the integrated value, and comparing means for comparing the integrated value output from the integrating means with a predetermined value , which was provided with a ΣΔ type AD converter comprising a DA switching means for switching the output of the DA converter in accordance with the output of the comparison means, according to this configuration, the use of analog circuits such as IV converter since the majority of no drive circuit can be constituted by a digital circuit, having a effect that it is possible to provide an angular velocity sensor of stable and low cost relative to temperature and supply voltage るものである。 Is shall.

本発明の請求項9に記載の発明は、特に、センス回路に、AD変換器と、このAD変換器の出力信号を演算する演算手段を設けるとともに、さらにこの演算手段に、前記AD変換器から出力される少なくとも2つの変換信号の差を演算する差分演算手段を設けたもので、この構成によれば、PLL回路を有するタイミング制御回路により出力されるジッタノイズの少ない同期信号を用いて検波処理およびサンプリングを行ったデジタル値の差分を演算する構成となっているため、低ノイズのセンス回路を有する角速度センサを提供することができるという作用効果を有するものである。 The invention according to claim 9 of the present invention, in particular, to a sense circuit, an AD converter, provided with a calculation means for calculating an output signal of the AD converter, further to the calculation means, from the AD converter which was provided with a difference calculating means for calculating a difference of at least two conversion signal output, according to this configuration, the detection process using less synchronization signal jitter noise output by the timing control circuit having a PLL circuit and since has a configuration for calculating a difference between the sampling was performed digital value, and has a effect that it is possible to provide an angular velocity sensor having a sensing circuit with low noise.

本発明の請求項10に記載の発明は、特に、センス回路におけるAD変換器を、少なくとも2つの入力信号を切り替える入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分しその少なくとも2つの積分値を保持する積分手段と、この積分手段から出力される少なくとも2つの積分値を所定の値と比較する比較手段と、この比較手段の少なくとも2つの出力に応じて前記DA変換手段の出力を切り替えるDA切替手段と、前記比較手段の出力信号を演算する演算手段とを備え、前記演算手段に、前記比較手段から出力される少なくとも2つの比較信号の差を演算する差分演算手段を設けてなるΣΔ型AD変換器で構成したもので、この構成によれば、IV The invention according to claim 10 of the present invention, in particular, the AD converter in the sense circuit, and an input switching means for switching at least two input signals, a DA conversion means for outputting the amount of charge of at least two levels, the an integrating means for holding integrating the at least two integral values ​​charges output from the input switching means and the DA converter, comparator means for comparing at least two integration values ​​output from the integrating means with a predetermined value If, comprising a DA switching means for switching the output of the DA converter in response to at least two outputs of the comparison means, and calculating means for calculating an output signal of said comparing means, to said calculation means, from said comparison means which was constituted by ΣΔ AD converter formed by providing a difference calculating means for calculating a difference between at least two comparison signal output, according to this configuration, IV 変換器などのアナログ回路を用いることなく、小型・低コストで低ノイズのセンス回路を有する角速度センサを提供することができるという作用効果を有するものである。 Without using an analog circuit such as a transformer, and has a effect that it is possible to provide an angular velocity sensor having a sensing circuit of the low noise small, low cost.

本発明の請求項11に記載の発明は、特に、ドライブ回路に、駆動手段を動作させる信号を出力する発振回路を設けたもので、この構成によれば、タイミング制御回路より出力されるタイミング信号がPLL回路によりセンサ素子のモニタ電極より出力するモニタ信号を逓倍したタイミング信号に切り替えられた後も、駆動手段のみは内部に設けた発振回路の固有周波数のタイミングで動作する構成となっており、そのため、センサ素子が振動させたい共振周波数の整数倍もしくは整数分の1の周波数に不要な高い共振点をもっていたとしても、駆動手段の出力周波数はその不要な共振周波数と非同期となっているため、同期して出力する場合と比較してセンサ素子の不要な共振点に対する影響が大幅に低減され、その結果、低ノイズで、か The invention according to claim 11 of the present invention, in particular, to the drive circuit, which was provided an oscillation circuit for outputting a signal for operating the drive means, according to this configuration, a timing signal output from timing control circuit after There switched to a timing signal by multiplying the monitor signal to be output from the monitor electrodes of the sensor element by the PLL circuit, the drive means only has a structure that operates at the timing of the natural frequency of the oscillator circuit provided inside, Therefore, even with the sensor element had an unnecessary high resonance point to an integral multiple or 1 of the frequency of integer of the resonance frequency desired to vibrate, the output frequency of the drive means has its undesired resonant frequencies asynchronously, compared with the case of synchronization with the output effect on unwanted resonance point of the sensor element is greatly reduced, as a result, low-noise, or 高精度の角速度センサを容易な構成で提供することができるという作用効果を有するものである。 And it has a effect that the angular velocity sensor with high precision can be provided by a simple configuration.

本発明の請求項12に記載の発明は、特に、駆動手段に、少なくとも2値を保持しているデジタル値出力手段と、前記AGC回路の出力と前記デジタル値出力手段の出力を加算して積分する少なくとも1つの加積分演算手段と、この加積分演算手段からの出力を少なくとも1つの所定の値と比較する値比較手段と、この値比較手段の出力に応じて前記デジタル値出力手段の出力するデジタル値を切り替える値切り替え手段とからなるデジタルΣΔ変調器を設けたもので、この構成によれば、ドライブ回路における駆動手段を、高速で、かつ高精度のDA変換器を用いることなく実現することができ、これにより、小型で低コストの角速度センサを提供することができるという作用効果を有するものである。 The invention according to claim 12 of the present invention, particularly, the driving means adds the digital value output means that holds at least two values, the outputs of said digital value output means of the AGC circuit integration at least one pressurized integral calculation means, at least one value comparing means for comparing a predetermined value of the output from the pressure integral operation unit, and outputs the digital value output means according to the output of the value comparing means which was provided with a digital ΣΔ modulator comprising a value switching means for switching the digital values, according to this configuration, the drive means in the drive circuit, in a high speed, and be realized without using a high precision of the DA converter it can be, thereby, those having the effect that it is possible to provide an angular velocity sensor of small size at low cost.

以上のように本発明の角速度センサは、駆動電極と、センス電極と、モニタ電極とを有するセンサ素子と、このセンサ素子を所定の振幅で振動駆動させるドライブ回路と、前記センサ素子におけるセンス電極から出力される信号を角速度出力信号に変換するセンス回路と、前記センス回路と前記ドライブ回路とにタイミング信号を出力するタイミング制御回路とを備え、前記ドライブ回路にAD変換器と、AGC回路と、デジタルフィルタと、駆動手段を設け、かつ前記タイミング制御回路に、定電圧出力器と電圧制御発振器を有するPLL回路と、振幅判定回路を設け、さらに前記PLL回路に、前記振幅判定回路の出力信号に応じてタイミング信号を切り替えるタイミング切替手段を設けているため、起動直後は定電圧出力器と電圧制御 The angular velocity sensor of the present invention, as described above, the driving electrodes, and sense electrodes, a sensor element and a monitor electrode, a drive circuit for vibrating driving the sensor element at a predetermined amplitude, the sensing electrode in the sensor element a sense circuit for converting a signal output to the angular velocity output signal, wherein a timing control circuit for outputting a timing signal to the sense circuit and the drive circuit, an AD converter to the drive circuit, an AGC circuit, a digital a filter, a drive means is provided, and the timing control circuit, and a PLL circuit having a constant voltage output circuit and the voltage controlled oscillator, provided the amplitude determining circuit, the more the PLL circuit, according to an output signal of the amplitude determining circuit since there is provided a timing switch means for switching a timing signal Te, starting immediately after the constant-voltage outputting a voltage control 振器の出力するタイミング信号でドライブ回路を動作させ、そしてセンサ素子が安定共振となった段階で、タイミング切替手段を切り替え、タイミング生成回路より出力されるセンサ素子固有の駆動周波数に同期したタイミング信号でドライブ回路を動作させることができ、これにより、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということはなくなるため、出力特性が安定している角速度センサが得られるという優れた効果を奏するものである。 To operate the drive circuit by the output timing signal of the oscillator, and at the stage where the sensor element becomes stable resonance, the switching timing switching means, sensor elements unique timing signal synchronized with the driving frequency output from the timing generating circuit in can be operated drive circuit, thereby, since the jitter noise having periodicity is no longer that occur as the phase error of the detection timing, the output characteristics were excellent that are stable angular velocity sensor can be obtained effects it is intended to achieve the.

(実施の形態1) (Embodiment 1)
以下、本発明の実施の形態1における角速度センサについて、図面を参照しながら説明する。 Hereinafter, the angular velocity sensor according to Embodiment 1 of the present invention will be described with reference to the drawings.

図1は本発明の実施の形態1における角速度センサの回路図である。 Figure 1 is a circuit diagram of an angular velocity sensor according to the first embodiment of the present invention.

図1において、30はセンサ素子で、このセンサ素子30は振動体31と、この振動体31を振動させるための圧電体を有する駆動電極32と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極33と、前記センサ素子30に角速度が印加されると電荷を発生する圧電体を有する一対のセンス電極とを設けている。 In Figure 1, 30 is a sensor element, the sensor element 30 and the vibrating body 31, a drive electrode 32 having a piezoelectric element for vibrating the vibrator 31, the piezoelectric body generates charges in accordance with the vibration state a monitor electrode 33 having, are provided a pair of sense electrodes having a piezoelectric body angular velocity to the sensor element 30 generates an electric charge to be applied. また、前記センサ素子30における一対のセンス電極は、第1のセンス電極34と、この第1のセンス電極34と逆極性の電荷を発生する第2のセンス電極35とで構成されている。 The pair of sense electrodes in the sensor element 30 includes a first sense electrode 34, and a second sense electrode 35 for generating the first sensing electrode 34 and the opposite polarity of the charge. 41はドライブ回路で、このドライブ回路41は入力切替手段42と、DA変換手段43、積分手段44、比較手段45、デジタルフィルタ46、AGC回路47および駆動回路48とで構成されている。 41 is the drive circuit, the drive circuit 41 and the input switching means 42, DA conversion section 43, integration means 44, and a comparing unit 45, a digital filter 46, AGC circuit 47 and the drive circuit 48. また、前記ドライブ回路41における入力切替手段42は、振動体31におけるモニタ電極33と接続され、第2のタイミングΦ2で動作するアナログスイッチで構成されている。 The input switching unit 42 in the drive circuit 41 is connected to a monitor electrode 33 in the vibrating body 31 is constituted by an analog switch that operates at the second timing .phi.2. そしてまた、前記ドライブ回路41におけるDA切替手段49は、第1の基準電圧50および第2の基準電圧51を有し、そしてこの第1の基準電圧50と第2の基準電圧51を第2のタイミングΦ2で所定の信号により切り替えている。 And also, DA switching section 49 in the drive circuit 41 has a first reference voltage 50 and second reference voltage 51, and this first reference voltage 50 to a second reference voltage 51 second It is switched by predetermined signal at a timing .phi.2. さらに、前記ドライブ回路41にはDA出力手段52を設けており、このDA出力手段52は前記DA切替手段49の出力信号が入力されるコンデンサ53と、このコンデンサ53の両端に接続され、かつ前記第1のタイミングΦ1で動作してコンデンサ53の電荷を放電するSW54,55により構成されている。 Furthermore, said drive circuit 41 is provided with DA output section 52, the DA output section 52 and the capacitor 53 the output signal of the DA switching section 49 is inputted, is connected to both ends of the capacitor 53, and the operating in the first timing Φ1 is constituted by SW54,55 to discharge the capacitor 53. そして、前記DA切替手段49とDA出力手段52とでDA変換手段43を構成し、かつこのDA変換手段43は第1のタイミングΦ1で前記コンデンサ53の電荷を放電し、さらに前記第2のタイミングΦ2で前記DA切替手段49が出力する基準電圧に応じた電荷を入出力するものである。 Then, the constitute DA switching section 49 and DA conversion section 43 in the DA output unit 52, and the DA converter 43 discharges the electric charge of the capacitor 53 at a first timing .phi.1, further the second timing it is intended to output the DA charge switching means 49 corresponding to the reference voltage output by .phi.2. 56はSWで、このSW56には前記入力切替手段42とDA変換手段43の出力が入力され、前記第2のタイミングΦ2で出力するものである。 56 is SW, which this SW56 output of the input switching means 42 and DA converter 43 is input to, and outputs at the second timing .phi.2.

44は積分手段で、この積分手段44には前記SW56の出力が入力されるもので、演算増幅器57と、この演算増幅器57の帰還に接続されるコンデンサ58とにより構成されている。 44 is integrating means, this is the integrating means 44 in which the output of the SW56 is input, the operational amplifier 57 is constituted by a capacitor 58 which is connected to the feedback of the operational amplifier 57. そして、第2のタイミングΦ2で動作し、前記積分手段44への入力信号がコンデンサ58により積分されるものである。 Then, operating in the second timing .phi.2, the input signal to the integration means 44 is intended to be integrated by the capacitor 58. 45は比較手段で、この比較手段45には前記積分手段44が出力する積分信号が入力され、そしてこの積分信号と所定の値とを比較する比較器59と、この比較器59が出力する1ビットデジタル信号が入力されるD型フリップフロップ60とにより構成されている。 45 in the comparison means, the integration signal output from the integrating means 44 to the comparator 45 is input, and a comparator 59 for comparing the integrated signal with a predetermined value, and outputs the comparator 59 1 is constituted by a D-type flip-flop 60-bit digital signal is input. また、前記D型フリップフロップ60は前記第1のタイミングΦ1の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記DA変換手段43のDA切替手段49に入力されて、第1の基準電圧50と第2の基準電圧51とを切り替えるものである。 Also, the D-type flip-flop 60 and outputs a latch signal to latch the 1-bit digital signal at the start of the first timing .phi.1, the latch signal, DA switching section of the DA converter 43 it is input to 49, in which switching the first reference voltage 50 and second reference voltage 51. そして、前記入力切替手段42、DA変換手段43、積分手段44および比較手段45によりΣΔ変調器からなるAD変換器61を構成している。 Then, constitute the AD converter 61 consisting of ΣΔ modulator by said input switching means 42, DA conversion section 43, integration means 44 and comparing means 45.

また、前記AD変換器61の出力するパルス密度変調信号はデジタルフィルタ46に入力され、前記振動体31の共振周波数の信号を抽出し、ノイズ成分を除去したマルチビット信号を出力する。 Also, the output pulse density modulated signal of the AD converter 61 is input to the digital filter 46, the extracted signal of the resonance frequency of the vibrator 31, and outputs a multi-bit signal obtained by removing noise components. そして、このマルチビット信号をAGC回路47に設けた半波整流平滑回路(図示せず)に入力することにより、振幅情報信号に変換する。 Then, by inputting the half-wave rectifying and smoothing circuit provided with the multi-bit signal to the AGC circuit 47 (not shown), converted into amplitude information signal. そしてAGC回路47はこの振幅情報信号が大の場合には前記デジタルフィルタ46の出力マルチビット信号を減衰させた信号を、一方、前記振幅情報信号が小の場合には前記デジタルフィルタ46の出力マルチビット信号を増幅させた信号を駆動回路48に入力し、前記振動体31の振動が一定振幅となるように調整するものである。 And a signal obtained by attenuating an output multi-bit signal of the digital filter 46 when the AGC circuit 47 the amplitude information signal is large, whereas, the when the amplitude information signal is smaller output multi of the digital filter 46 a signal obtained by amplifying the bit signal input to the drive circuit 48, in which the vibration of the vibrating body 31 is adjusted to be constant amplitude.

前記駆動回路48は、2値を保持しているデジタル値出力手段62と、AGC回路47からの出力信号と前記デジタル値出力手段62の出力を加算し積分する加積分演算手段63と、この加積分演算手段63からの出力を比較定数値64と比較する値比較手段65と、この値比較手段65の出力に応じて前記デジタル値出力手段62の出力するデジタル値を切り替える値切り替え手段66と、前記値比較手段65の出力を所定のタイミングでラッチするフリップフロップ67とにより構成されるデジタルΣΔ変調器68を有している。 The drive circuit 48 includes a digital value output means 62 for holding the binary and pressurized integral calculation unit 63 then integrates adds the output of the output signal and the digital value output means 62 from the AGC circuit 47, the pressure a value comparison means 65 for comparing the output from the integral calculation section 63 and compares the constant value 64, the value switching unit 66 for switching the digital value output of said digital value output means 62 according to the output of the value comparison means 65, have made digital ΣΔ modulator 68 by a flip-flop 67 for latching an output of the value comparison means 65 at a predetermined timing. 前記デジタルΣΔ変調器68により前記AGC回路47が出力するマルチビット信号は1ビットのパルス密度変調信号に変調されて出力され、かつこのパルス密度変調信号はアナログフィルタ69に入力され、さらにセンサ素子30を駆動するのに有害な周波数成分はフィルタリングされて、センサ素子30に出力される。 Said multi-bit signal, wherein the digital ΣΔ modulator 68 AGC circuit 47 is output is output after being modulated into 1 bit pulse density modulated signal and the pulse density modulated signal is inputted to analog filter 69, further sensor elements 30 harmful frequency components to drive the is filtered and outputted to the sensor element 30.

71はタイミング制御回路で、このタイミング制御回路71は前記ドライブ回路41におけるデジタルフィルタ46が出力するマルチビット信号を入力し、第1のタイミングΦ1、第2のタイミングΦ2のタイミング信号を生成してドライブ回路41に、また第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5、第6のタイミングΦ6のタイミング信号をセンス回路81に出力するものである。 71 is a timing control circuit, the timing control circuit 71 the inputs of the multi-bit signal digital filter 46 outputs the drive circuit 41, the first timing .phi.1, generates a timing signal of the second timing Φ2 Drive the circuit 41, and the third timing .phi.3, ​​fourth timing .phi.4, fifth timing .PHI.5, and outputs a timing signal of the sixth timing Φ6 the sense circuit 81.

なお、上記タイミング制御回路71の内部構成については後述する。 It will be described later the internal configuration of the timing control circuit 71.

前記センス回路81はΣΔ変調器からなるAD変換器82および演算手段83により構成されている。 The sensing circuit 81 is constituted by the AD converter 82 and calculation means 83 consisting of ΣΔ modulator. 84は入力切替手段で、この入力切替手段84は前記センサ素子30における第1のセンス電極34と接続され前記第4のタイミングΦ4で動作するアナログスイッチ85(以下、SWと記す)と、第2のセンス電極35と接続され前記第6のタイミングΦ6で動作するアナログスイッチ86とで構成されている。 84 is an input switching means, and the input switching means 84 the analog switch 85 is connected to the first sensing electrode 34 in the sensor element 30 operates in the fourth timing .phi.4 (hereinafter, referred to as SW), the second It is composed of an analog switch 86 which is connected to the sense electrodes 35 to operate in the sixth timing .phi.6. この構成により、入力切替手段84は、第1のセンス電極34または第2のセンス電極35からの入力信号を第4のタイミングΦ4または第6のタイミングΦ6で切り替えて出力することになる。 With this configuration, input switching unit 84 will be the input signal from the first sensing electrode 34 or second sensing electrode 35 is switched by the fourth timing Φ4 or sixth timing Φ6 outputs. 87はDA切替手段で、このDA切替手段87は、第1の基準電圧88および第2の基準電圧89を有し、そしてこの第1の基準電圧88と第2の基準電圧89を所定の信号により切り替えるものである。 87 is a DA switching means, the DA switching section 87 has a first reference voltage 88 and second reference voltage 89, and the first reference voltage 88 and second reference voltage 89 a predetermined signal one in which switched by. 90はDA出力手段で、このDA出力手段90は前記DA切替手段87の出力信号が入力されるコンデンサ91と、このコンデンサ91の両端に接続され、かつ前記第3のタイミングΦ3と第5のタイミングΦ5で動作してコンデンサ91の電荷を放電するSW92,93により構成されている。 90 is a DA output means, the DA output section 90 and the capacitor 91 the output signal of the DA switching section 87 is inputted, is connected to both ends of the capacitor 91, and the third timing Φ3 and the fifth timing operating in Φ5 is constituted by SW92,93 to discharge the capacitor 91. そして、前記DA切替手段87とDA出力手段90とでDA変換手段94を構成し、かつこのDA変換手段94は第3のタイミングΦ3と第5のタイミングΦ5で前記コンデンサ91の電荷を放電し、さらに前記第4のタイミングΦ4と第6のタイミングΦ6で前記DA切替手段87が出力する基準電圧に応じた電荷を入出力するものである。 Then, the constitute DA switching section 87 and DA conversion section 94 and DA output section 90, and the DA converter 94 discharges the electric charge of the capacitor 91 by the third timing Φ3 fifth timing .PHI.5, those further for inputting and outputting the fourth timing Φ4 and charges the DA switching section 87 at the timing Φ6 sixth corresponding to the reference voltage output.

95はSWで、このSW95には前記入力切替手段84とDA変換手段94の出力が入力され、前記第4のタイミングΦ4と第6のタイミングΦ6で出力するものである。 95 is SW, which this SW95 output of the input switching means 84 and DA converter 94 is input to, and outputs to the fourth timing Φ4 sixth timing .phi.6. 96は積分回路で、この積分回路96には前記SW95の出力が入力されるもので、演算増幅器97と、この演算増幅器97の帰還に並列に接続される一対のコンデンサ98,99と、このコンデンサ98,99に接続される一対のSW100,101とにより構成されている。 96 an integrating circuit, but in the integrating circuit 96 the output of the SW95 is input, the operational amplifier 97, a pair of capacitors 98 and 99 are connected in parallel with the feedback of the operational amplifier 97, the capacitor It is constituted by a pair of SW100,101 and connected to 98 and 99. また、SW100は第3のタイミングΦ3と第4のタイミングΦ4で動作し、前記積分回路96への入力信号がコンデンサ98に積分されて積分値が保持されることになる。 Further, SW100 and the third timing Φ3 operate at fourth timing .phi.4, input signal to the integrating circuit 96 is the integral value is integrated in the capacitor 98 is retained. そしてまた、SW101は前記第5のタイミングΦ5と第6のタイミングΦ6で動作し、前記積分回路96への入力信号がコンデンサ99に積分されて積分値が保持されることになる。 And also, SW101 operates and the fifth timing Φ5 sixth timing .phi.6, input signal to the integrating circuit 96 is the integral value is integrated in the capacitor 99 is retained.

103は比較手段で、この比較手段103には前記積分手段102が出力する積分信号が入力され、そしてこの積分信号と所定の値とを比較する比較器104と、この比較器104が出力する1ビットデジタル信号が入力されるD型フリップフロップ105とで構成されている。 103 is a comparison means, the integration signal output from the integrating means 102 to the comparator 103 is input, and a comparator 104 for comparing the integrated signal with a predetermined value, and outputs the comparator 104 is 1 is composed of a D-type flip-flop 105-bit digital signal is input. また、前記D型フリップフロップ105は前記第4のタイミングΦ4と第6のタイミングΦ6の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記DA変換手段94のDA切替手段87に入力されて基準電圧88,89を切り替えるものである。 Also, the D-type flip-flop 105 and outputs a latch signal to latch the 1-bit digital signal at the start of the fourth timing Φ4 the sixth timing .phi.6, the latch signal, the DA converter it is inputted to DA switching section 87 of the means 94 which switches the reference voltage 88 and 89. そして、前記入力切替手段84、DA変換手段94、積分手段102および比較手段103によりAD変換器82を構成している。 Then, constitute the AD converter 82 by the input switching means 84, DA conversion section 94, integral section 102 and comparing means 103.

またこのAD変換器82は上記構成により、前記センサ素子30における第1のセンス電極34および第2のセンス電極35より出力される電荷をΣΔ変調し、1ビットデジタル信号に変換して出力するものである。 Also by this AD converter 82 the above configuration, that said first sense electrode 34 and the second charge output from the sense electrodes 35 and ΣΔ modulation in the sensor element 30, and outputs the converted to 1-bit digital signal it is.

106はラッチ回路で、このラッチ回路106には前記AD変換器82の比較手段103における比較器104より出力される1ビットデジタル信号が入力され、かつ前記1ビットデジタル信号をラッチする一対のD型フリップフロップ107,108により構成されている。 106 is a latch circuit, a pair of D-type latch the 1-bit digital signal is input, and the 1-bit digital signal outputted from the comparator 104 in the comparison unit 103 of the AD converter 82 to the latch circuit 106 It is constituted by a flip-flop 107 and 108. また、D型フリップフロップ107は第4のタイミングΦ4で前記1ビットデジタル信号をラッチするものであり、D型フリップフロップ108は第6のタイミングΦ6で前記1ビットデジタル信号をラッチするものである。 Also, D-type flip-flop 107 is intended to latch the 1-bit digital signal at a fourth timing .phi.4, D-type flip-flop 108 is for latching the 1-bit digital signal at a timing Φ6 sixth. 109は差分演算手段で、この差分演算手段109は前記ラッチ回路106における一対のD型フリップフロップ107,108がラッチして出力する一対の1ビットデジタル信号が入力され、そしてこの一対の1ビットデジタル信号の差を演算する1ビット差分演算を置換処理により実現するものである。 109 is a differential operation circuit, the difference calculation unit 109 a pair of 1-bit digital signal in which a pair of D-type flip-flop 107 and 108 in the latch circuit 106 latches and outputs is input, and the pair 1-bit digital one bit differential operation for calculating a difference between the signals is realized by replacement process. つまり、差分演算手段109に入力される一対の1ビットデジタル信号が、“00”“01”“10”“11”である時、それぞれ“0”“−1”“1”“0”と置き換えて出力する構成となっている。 In other words, a pair of 1-bit digital signals inputted to difference operation means 109, "00" "01" "10" "" When a, respectively "11 0" - replaced with "1" "1" "0" and it has a configuration to output Te. 110は補正演算手段で、この補正演算手段110には前記差分演算手段109が出力する1ビット差分信号が入力され、この1ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものであり、つまり、上記したように補正演算手段110に入力される1ビット差分信号が“0”“1”“−1”であり、例えば、補正情報が“5”である場合にはそれぞれ“0”“5”“−5”と置き換えて出力する構成となっている。 110 is a correction calculation means, the correction is the calculation means 110 is inputted 1-bit difference signal outputted from the differential operation circuit 109, realized by the replacement process to the correction operation with the 1-bit difference signal and a predetermined correction information is intended, that is, 1-bit difference signal is input to the correction processing unit 110 as described above is "0" "1" - is "1", for example, respectively when the correction information is "5" "0" "5" "- 5" to replace that is configured to output. 111はデジタルフィルタで、このデジタルフィルタ111には前記補正演算手段110より出力されるデジタル差分信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。 111 is a digital filter, the said digital difference signal outputted from the correction calculation unit 110 is input to the digital filter 111 performs a filtering process to remove noise components. そして、前記ラッチ回路106、差分演算手段109、補正演算手段110およびデジタルフィルタ111により演算手段83を構成している。 Then, and an arithmetic unit 83 by the latch circuit 106, difference operation section 109, correction calculation means 110 and the digital filter 111. また、この演算手段83は、第4、第6のタイミングで一対の1ビットデジタル信号をラッチして、差分演算、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。 Further, the arithmetic unit 83, the fourth latches the pair of 1-bit digital signal at the timing of the sixth differential operation, correction operation, performs filtering processing and outputs a multi-bit signal.

そして、タイミング制御回路71は、PLL回路121と、タイミング生成回路122,123と、振幅判定回路124とで構成されている。 Then, the timing control circuit 71 includes a PLL circuit 121, a timing generating circuit 122 and 123, and a amplitude determination circuit 124.

前記PLL回路121は、前記ドライブ回路41におけるデジタルフィルタ46が出力するマルチビット信号を波形整形器(図示せず)により波形整形された矩形波信号を逓倍し、位相ノイズを時間的に積分し低減して、タイミング生成回路122,123に信号を出力するものである。 The PLL circuit 121, the multi-bit signal waveform shaper digital filter 46 outputs the drive circuit 41 by multiplying the square wave signal waveform shaping (not shown) integrates the phase noise temporally reduced to, and outputs the signal to the timing generation circuit 122 and 123. 位相比較器125には、デジタルフィルタ46が出力するマルチビット信号を波形整形した矩形波信号と分周器126の出力信号が入力され、この2信号の位相差に応じた信号を出力する。 The phase comparator 125, the output signal of the multi-bit signal waveform shaping the rectangular wave signal and the frequency divider 126 to the digital filter 46 is output, and outputs a signal corresponding to the phase difference between the two signals. 位相比較器125から出力される信号はループフィルタ127に入力され、そしてこのフープフィルタ127は交流成分の少ない直流信号に変換するもので、このループフィルタ127の出力信号と定電圧値とがタイミング切替手段128に入力される。 Signal output from the phase comparator 125 is input to the loop filter 127, and the hoop filter 127 converts the low DC signals AC component, the output signal and a constant voltage value and a timing switching of the loop filter 127 is input to the unit 128. そしてまた、このタイミング切替手段128の一方は、前述したように、ループフィルタ127に接続されるとともに、他方は定電圧出力器128aと電気的に接続されている。 And also, one of the timing switching section 128, as described above, is connected to the loop filter 127, the other is electrically connected to a constant voltage output unit 128a.

また、前記振幅判定回路124にはデジタルフィルタ46から出力されるマルチビット信号が入力される。 Further, the multi-bit signal outputted from the digital filter 46 to the amplitude determining circuit 124 is input. そして、この振幅判定回路124はデジタルフィルタ46から出力されるマルチビット信号の振幅情報を監視しており、この振幅情報が目標振幅以上である場合には、タイミング切替手段128はループフィルタ127の出力信号を選択するように、一方、デジタルフィルタ46から出力されるマルチビット信号の振幅情報が目標振幅以下である場合には、タイミング切替手段128は定電圧値を選択するように切り替えている。 Then, the amplitude determining circuit 124 monitors the amplitude information of the multi-bit signal outputted from the digital filter 46, if the amplitude information is equal to or greater than the target amplitude, timing switching section 128 is the output of the loop filter 127 so as to select a signal, whereas, if the amplitude information of the multi-bit signal is target amplitude following output from the digital filter 46, a timing switch means 128 is changed over to select the constant voltage value.

前記タイミング切替手段128の出力電圧は電圧制御発振器129に入力される。 The output voltage of the timing switching section 128 is inputted to the voltage controlled oscillator 129. この電圧制御発振器129は入力電圧に応じた周波数信号を発振する可変周波数発振器であり、この電圧制御発振器129より出力される発振信号は、分周器126と、タイミング生成回路122,123に入力される。 The voltage controlled oscillator 129 is a variable frequency oscillator which oscillates a frequency signal corresponding to the input voltage, an oscillation signal outputted from the voltage controlled oscillator 129, a frequency divider 126, is input to the timing generating circuit 122 and 123 that.

前記タイミング生成回路122は前記PLL回路121から出力される信号をもとに、第1のタイミングΦ1、第2のタイミングΦ2のタイミング信号を生成してドライブ回路41に出力するものであり、またタイミング生成回路123はモニタ信号の2周期間を第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5、第6のタイミングΦ6に分割してこのタイミング信号を生成してセンス回路81に出力するものである。 The timing generation circuit 122 based on the signal output from the PLL circuit 121, a first timing .phi.1, is intended to output to the drive circuit 41 generates a timing signal of the second timing .phi.2, also timing generation circuit 123 the two laps period of the monitor signal third timing .phi.3, ​​fourth timing .phi.4, fifth timing .PHI.5, divided into the sixth timing Φ6 output to the sense circuit 81 generates a timing signal it is intended to.

以上のように構成された本発明の実施の形態1における角速度センサについて、次にその動作を説明する。 The angular velocity sensor of the first embodiment of the present invention constructed as described above will be described the operation.

前記センサ素子30の駆動電極32に駆動信号を加えると、振動体31が共振し、モニタ電極33に電荷が発生する。 The addition of the drive signal to the drive electrodes 32 of the sensor element 30, and resonates vibrator 31, charges are generated in monitor electrode 33. このモニタ電極33に発生した電荷はドライブ回路41におけるAD変換器61に入力され、パルス密度変調信号へと変換される。 Charge generated on the monitor electrode 33 is input to the AD converter 61 in the drive circuit 41, and converted into a pulse density modulation signal. そしてこのパルス密度変調信号はデジタルフィルタ46に入力され、前記振動体31の共振周波数を抽出し、ノイズ成分を除去したマルチビット信号を出力する。 The pulse density modulated signal is input to the digital filter 46, the extracted resonance frequency of the vibrator 31, and outputs a multi-bit signal obtained by removing noise components.

この場合におけるAD変換器61の動作を以下に説明する。 Illustrating the operation of the AD converter 61 in this case below. このAD変換器61はタイミング制御回路71より出力されるモニタ信号に同期したタイミングである第1のタイミングΦ1、第2のタイミングΦ2を繰り返すことによって動作するもので、第1のタイミングΦ1ではセンサ素子30におけるモニタ電極33から出力される信号がΣΔ変調されて1ビットデジタル信号に変換される。 The AD converter 61 is first timing Φ1 is a timing synchronized with monitor signal outputted from the timing control circuit 71, which operates by repeating the second timing .phi.2, first timing Φ1 the sensor element signal output from the monitor electrode 33 in 30 is converted into 1-bit digital signal is ΣΔ modulated.

上記した2つのタイミングでの動作をひとつずつ説明する。 It explained one by one operation at two timings described above. まず第1タイミングΦ1では、積分手段44におけるコンデンサ58に保持されている積分値を比較する前記比較手段45の比較器59に入力し、この比較器59より出力される1ビットデジタル信号が、第1のタイミングΦ1の立ち上がり時にD型フリップフロップ60にラッチされ、このラッチ信号が前記DA変換手段43のDA切替手段49に入力される。 First, in the first timing .phi.1, and inputted to the comparator 59 of the comparing means 45 for comparing the integrated value held in the capacitor 58 in the integrating means 44, the 1-bit digital signal output from the comparator 59, the is latched in the D-type flip-flop 60 at the rising edge of the first timing .phi.1, the latch signal is inputted to DA switching section 49 of the DA converter 43. また、DA出力手段52におけるSW54とSW55がONになって、コンデンサ53に保持されている電荷が放電される。 Further, SW54 and SW55 in DA output section 52 is turned ON, charges held in the capacitor 53 is discharged.

次に第2のタイミングΦ2では、前記DA切替手段49に入力されたラッチ信号に応じて第1の基準電圧50および第2の基準電圧51が切り替えられてコンデンサ53に入力され、かつDA変換手段43より切り替えられた基準電圧に応じた電荷が出力される。 Next, in the second timing .phi.2, the DA and the first reference voltage 50 and second reference voltage 51 in response to the inputted latch signal to the switching means 49 is switched is input to the capacitor 53, and DA conversion means charge corresponding to the reference voltage is switched from 43 is output. また、入力SW42がONになり、前記センサ素子30のモニタ電極33より発生する電荷が入力される。 The input SW42 is turned ON, the electric charge generated from monitor electrode 33 of the sensor element 30 is input. さらに、積分手段44におけるSW56がONになり、前記入力SW42とDA変換手段43から出力される電荷が積分回路57に入力される。 Further, SW 56 in the integrating means 44 is turned ON, the electric charge output from said input SW42 and DA conversion section 43 is inputted to the integration circuit 57. これにより第2のタイミングΦ2では、積分手段44におけるコンデンサ58に、図2(a)の斜線部で示される電荷量とDA変換手段43より出力される電荷量の総和が積分されて保持されることになる。 Thus, in the second timing .phi.2, the capacitor 58 in the integrating means 44, the sum of the amount of charge represented by the shaded portion and the DA conversion unit amount of electric charge output from 43 is held by being integrated in FIGS. 2 (a) It will be.

上記した第1のタイミングΦ1および第2のタイミングΦ2での以上の動作によりセンサ素子30のモニタ電極33から出力される振幅値に相当する電荷量がΣΔ変調され、第1のタイミングΦ1の信号の立ち上がり時に1ビットデジタル信号として出力されることになる。 Charge quantity corresponding to the amplitude value outputted from monitor electrode 33 of sensor element 30 by the above operation in the first timing Φ1 and the second timing Φ2 described above is ΣΔ modulated, the signal of the first timing Φ1 It will be output as 1-bit digital signal at the rising edge.

以上の動作により、センサ素子30におけるモニタ電極33から出力される電荷量がAD変換器61によりΣΔ変調されて1ビットデジタル信号として上記タイミングで出力されることになる。 By the above operation, the amount of charge outputted from monitor electrode 33 is to be outputted by the timing as 1-bit digital signal is ΣΔ modulated by the AD converter 61 in the sensor element 30.

そしてまた、前記ドライブ回路41におけるデジタルフィルタ46より出力される図2(b)に示すマルチビット信号をAGC回路47に設けた半波整流平滑回路(図示せず)に入力することにより、振幅情報信号に変換する。 And also, by inputting a multi-bit signal shown in FIG. 2 (b) output from the digital filter 46 to the half-wave rectification smoothing circuit provided to the AGC circuit 47 (not shown) in the drive circuit 41, amplitude information It is converted into a signal. また、このAGC回路47は振幅情報信号が大の場合には前記デジタルフィルタ46の出力マルチビット信号を減衰させた信号を、一方、前記振幅情報信号が小の場合には前記デジタルフィルタ46の出力するマルチビット信号を増幅させた信号を駆動回路48に入力し、前記振動体31の振動が一定振幅となるように調整するものである。 Further, a signal obtained by attenuating an output multi-bit signal of the digital filter 46 when the AGC circuit 47 the amplitude information signal is large, whereas, the when the amplitude information signal is smaller output of the digital filter 46 a signal obtained by amplifying the multi-bit signal that is input to the drive circuit 48, in which the vibration of the vibrating body 31 is adjusted to be constant amplitude.

前記デジタルΣΔ変調器68の加積分演算手段63には、前記AGC回路47から出力されるマルチビット信号と、所定の2値を保持してデジタル値出力手段62のどちらかの値を出力する値切り替え手段66より出力される定数値が入力され、加算して積分される。 Wherein the pressure integral calculation unit 63 of the digital ΣΔ modulator 68, the AGC and the multi-bit signal outputted from the circuit 47, the value of output values ​​of either digital value output means 62 holds the predetermined binary constant value outputted from the switching unit 66 is input, it is integrated in addition. この加積分演算手段63から出力される積分値は比較定数値64と値比較手段65により比較されて比較結果が出力される。 The integral value outputted from the pressure integral calculation unit 63 is output comparison results are compared by a comparison constant value 64 and the value comparison means 65. そして、この比較結果がフリップフロップ67により所定のタイミングでラッチされて出力される。 Then, the comparison result is output is latched at a predetermined timing by the flip-flop 67. このフリップフロップ67の出力により値切り替え手段66より出力される定数値が切り替えられることとなる。 Constant value outputted from value switching section 66 by the output of the flip-flop 67 so that the are switched. この時、加積分演算手段63の出力値が比較定数値64より小さい場合には、デジタル値出力手段62の2値のうちの大きい方の値が、逆の場合には小さい方の値が選択されて出力されるように動作する。 At this time, when the output value of the pressure integral calculation unit 63 is smaller than comparative constant value 64, the larger value of the two values ​​of digital value output means 62, the smaller value is selected if the opposite It is operated so as to be outputted. この動作を繰り返すことによりフリップフロップ67より、前記AGC回路47が出力するマルチビット信号が、1ビットのパルス密度変調信号に変調されて出力されることとなる。 From flip-flop 67 by repeating this operation, the multi-bit signal the AGC circuit 47 is output, and is output is modulated to 1-bit pulse density modulated signal. ここで、デジタルΣΔ変調器68に入力される信号が例えば、10bit(=±9bit)である場合比較定数値64を“0”、デジタル値出力手段62の2値を“511”“−511”以上とすることが望ましい。 Here, the signal is for example inputted to the digital ΣΔ modulator 68, 10bit comparative constant value 64 if a (= ± 9bit) "0", the binary digital value output means 62 "511" "- 511" it is desirable that the above.

以上のようにして、前記振動体31が所定の共振周波数において一定振幅の振動となるように調整するものである。 As described above, the vibrator 31 is used to adjust so that the vibration of constant amplitude at a predetermined resonant frequency.

また、上記のような駆動回路48を構成することにより、高精度のDA変換器を用いることなく大半をデジタル回路で実現することが可能となるため、低コストで、かつ高精度の角速度センサを提供することができるという効果が得られるものである。 Further, by constituting the drive circuit 48 as described above, since it is possible to realize a digital circuit for the majority without using a high precision of the DA converter, low cost, and the angular velocity sensor with high precision in which there is an advantage that it is possible to provide.

なお、ΣΔ変調ではオーバーサンプリングを行い、その量子化ノイズが高域にノイズシェーピングされるため、高周波成分のノイズ成分を含むが、センサ素子30の応答がそのような高周波に応答できないため、パルス密度変調信号のサンプリング周波数でなく、オーバーサンプリングされた所定の周波数成分で振動することとなる。 Since performs oversampling in ΣΔ modulation, since the quantization noise is noise shaping to a high range, including a noise component of high frequency component, the response of the sensor element 30 can not respond to such a high frequency, pulse density rather than the sampling frequency of the modulation signal, so that the oscillating at oversampled predetermined frequency component. また、センサ素子30の高周波での応答ゲインが高くて、このような高周波成分のノイズが問題になる場合には、デジタルΣΔ変調器68の出力信号のうち問題となる周波数成分を低減するように設定されたアナログフィルタ69を追加することによって、さらに低ノイズで、高精度のドライブ回路41を実現することが可能となるものである。 Further, high response gain at a high frequency of the sensor element 30, as the noise of such a high-frequency component in a case where a problem, to reduce the frequency component of interest in the output signal of the digital ΣΔ modulator 68 by adding the set of analog filters 69, further low noise, in which it becomes possible to realize a drive circuit 41 with high accuracy.

また、前記センサ素子30が図1に図示している駆動方向に速度Vで屈曲振動している状態において、振動体31の長手方向の中心軸周りにセンサ素子30が角速度ωで回転すると、このセンサ素子30にF=2mV×ωのコリオリ力が発生する。 In a state where the sensor element 30 is bending vibration at the speed V in the drive directions shown in Figure 1, the sensor element 30 in the longitudinal direction of the central axis around the vibrator 31 is rotated at an angular velocity omega, the Coriolis force F = 2mV × ω is generated in the sensor element 30. このコリオリ力により前記センサ素子30が有する一対のセンス電極34,35に、図3(a)および図3(b)に示すように電荷が発生する。 A pair of sense electrodes 34 and 35 the sensor element 30 has this Coriolis force, the charge as shown in FIG. 3 (a) and 3 (b) is generated. そしてこのセンス電極34,35に発生する電荷はコリオリ力により発生するため、前記モニタ電極33に発生する信号より位相が90度進んでいる。 The charge generated on the sense electrodes 34 and 35 to generate the Coriolis force, the phase from the signal generated in the monitor electrode 33 is advanced 90 degrees. そしてまた、前記一対のセンス電極34,35に発生した出力信号は図3(a)および図3(b)に示す通り、正極性信号と負極性信号の関係にある。 And also, an output signal generated in the pair of sense electrodes 34 and 35 as shown in FIG. 3 (a) and 3 (b), the relationship of the positive polarity signal and a negative polarity signal.

この場合におけるAD変換器82の動作を以下に説明する。 Illustrating the operation of the AD converter 82 in this case below. このAD変換器82は第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5および第6のタイミングΦ6を繰り返すことによって動作するもので、第3のタイミングΦ3および第4のタイミングΦ4ではセンサ素子30におけるセンス電極34から出力される正極性信号がΣΔ変調されて1ビットデジタル信号に変換され、また第5のタイミングΦ5および第6のタイミングΦ6では負極性信号がΣΔ変調されて1ビットデジタル信号に変換される。 The AD converter 82 the third timing .phi.3, ​​fourth timing .phi.4, which operates by repeating the fifth timing Φ5 and the sixth timing .phi.6, the third timing .phi.3 and fourth timing .phi.4 positive signal is converted into 1-bit digital signal is ΣΔ modulated, and the fifth timing Φ5 and sixth 1-bit negative polarity signal at timing Φ6 is ΣΔ modulated output from the sense electrode 34 in the sensor element 30 It is converted into a digital signal.

上記した4つのタイミングでの動作をひとつずつ説明する。 It explained one by one operation of four timing described above. まず第3のタイミングΦ3では、積分手段102におけるコンデンサ98と接続されているSW100がONになり、このコンデンサ98に保持されている積分値が比較手段103における比較器104に入力され比較結果が1ビットデジタル信号として出力される。 First, at the third timing .phi.3, ​​SW100, which is connected to the capacitor 98 is turned ON in the integrating means 102, the integral value held in the capacitor 98 is input to the comparator 104 in the comparison unit 103 compares results 1 It is output as bit digital signal. また、DA変換手段94におけるSW92と93がONになりコンデンサ91に保持されている電荷が放電される。 Also, charge SW92 and 93 in the DA converter 94 is held in the capacitor 91 becomes ON is discharged.

次に第4のタイミングΦ4では、前記比較手段103の比較器104より出力される1ビットデジタル信号が第4のタイミングΦ4の立ち上がり時にD型フリップフロップ105にラッチされ、このラッチ信号が前記DA変換手段94のDA切替手段87に入力される。 Next, in a fourth timing .phi.4, 1-bit digital signal outputted from the comparator 104 of the comparator means 103 is latched into D-type flip-flop 105 at the rising edge of the fourth timing .phi.4, the latch signal is the DA conversion It is input to the DA switching means 87 of the means 94. この入力されたラッチ信号に応じて基準電圧88,89が切り替えられてコンデンサ91に入力され、DA変換手段94より切り替えられた基準電圧に応じた電荷が出力される。 This according to the input latch signal is switched to the reference voltage 88 and 89 are inputted to the capacitor 91, electric charge corresponding to the reference voltage has been switched from the DA converter 94 is outputted. それとともに、入力切替手段84ではSW85がONになり、前記センサ素子30の第1のセンス電極34より発生する電荷が出力される。 At the same time, the input switching means 84 SW85 is turned ON, the electric charge generated from first sensing electrode 34 of the sensor element 30 is output. さらに、積分手段102におけるSW95がONになり、前記入力切替手段84とDA変換手段94から出力される電荷が積分回路96に入力される。 Furthermore, SW95 in the integrating means 102 is ON, the charge output from the input switching unit 84 and the DA converter 94 is inputted to the integration circuit 96. これにより第4のタイミングΦ4では、積分回路96におけるコンデンサ98に、図3(a)の斜線部で示される電荷量とDA変換手段94より出力される電荷量の総和が積分されて保持されることになる。 Thus the fourth timing .phi.4, the capacitor 98 in the integrating circuit 96, the hatched total amount of charge and the charge amount output from the DA converter 94 indicated by the unit is held is integrated in FIGS. 3 (a) It will be.

上記した第3のタイミングΦ3および第4のタイミングΦ4での以上の動作によりセンサ素子30の第1のセンス電極34から出力される振幅値の半分に相当する電荷量がΣΔ変調されることになる。 So that the charge amount corresponding to half the amplitude value outputted from first sensing electrode 34 of the sensor element 30 by the above operation in the third timing Φ3 and the fourth timing Φ4 described above is ΣΔ modulated .

また、第3のタイミングΦ3および第4のタイミングΦ4での動作と同様に、第5のタイミングΦ5および第6のタイミングΦ6では、センサ素子30の第2のセンス電極35から出力される振幅値の半分に相当する電荷量がΣΔ変調される。 Similar to the operation in the third timing Φ3 and the fourth timing .phi.4, the fifth timing Φ5 and the sixth timing .phi.6, amplitude value output from the second sense electrode 35 of the sensor element 30 of the charge amount corresponding to half is ΣΔ modulated.

以上の動作により、センサ素子30における一対のセンス電極34,35から出力される電荷の振幅幅の半分に相当する電荷量が一つのAD変換器82によりΣΔ変調されて一対の1ビットデジタル信号として上記タイミングで出力されることになる。 By the above operation, as a pair of 1-bit digital signal charge amount is ΣΔ modulated by one of the AD converter 82, which corresponds to half the amplitude width of the charge output from the pair of sense electrodes 34 and 35 in the sensor element 30 It will be output at the timing.

そしてまた、センサ素子30における一対のセンス電極34,35から出力される電荷は、角速度によるコリオリ力で発生する、モニタ電極33に発生する信号より位相が90度進んだセンス信号だけでなく、モニタ信号と同相の不要信号があるため、センサ素子30における一対のセンス電極34,35からセンス信号と不要信号の合成信号が出力される場合について説明する。 And also, the charge output from the pair of sense electrodes 34 and 35 in the sensor element 30 is generated in the Coriolis force due to angular velocity, the phase from the signal generated in monitor electrode 33 not only sense signal advanced by 90 degrees, monitor because of the unnecessary signal of the signal in phase, the case where the composite signal is the output of the sense signal and the unwanted signal from the pair of sense electrodes 34 and 35 in the sensor element 30. 角速度によるコリオリ力で発生するセンス信号は、図3(a)(b)で示され、そして上記で説明した通り、第4のタイミングΦ4と第6のタイミングΦ6で、積分回路96により図3(a)(b)の斜線部で示される電荷量、つまり、振幅値の半分に相当する電荷量が積分されることになる。 Sense signal generated by the Coriolis force due to angular velocity, FIG. 3 (a) (b) shown in, and as described above, at the fourth timing Φ4 sixth timing .phi.6, 3 by the integration circuit 96 ( a) the amount of charge represented by the shaded portion of (b), that is, the charge amount corresponding to half the amplitude value is integrated. さらに、センス電極34,35より発生する不要信号は図3(c)(d)で示され、そして前記センス信号と同様に第4のタイミングΦ4と第6のタイミングΦ6で、図3(c)(d)の斜線部で示される電荷量、つまり、不要信号の振幅の最大値から最小値までの区間の電荷量が積分されるもので、これは振幅の中央値を基準に積分するとキャンセルされて“0”の電荷量となるものである。 Further, FIG. 3 is unnecessary signal generated from the sense electrodes 34, 35 (c) shown in (d), and the sense signal and the fourth timing Φ4 similarly in the sixth timing .phi.6, 3 (c) charge amount indicated by the hatched portion in (d), i.e., those that charge amount of the section from the maximum value of the amplitude to the minimum value of the unnecessary signal is integrated, this will be canceled when integrated on the basis of the center value of the amplitude Te and serves as a charge amount of "0". つまり、第4のタイミングΦ4と第6のタイミングΦ6での積分手段102の動作により、不要信号がキャンセルされてセンス信号の振幅に応じた電荷量が積分される、いわゆる同期検波処理が一対の入力信号のそれぞれに対し実施されることになる。 That is, by the operation of the integrating means 102 at the fourth timing Φ4 sixth timing .phi.6, unnecessary signal charge quantity corresponding to the amplitude of the sense signal is canceled is integrated, so-called synchronous detection process a pair of input It will be performed for each signal. よって、上記不要信号のない場合の動作の説明と同様に、前記AD変換器82からは同期検波処理された信号がΣΔ変調され、1ビットデジタル信号に変換されて出力されることになる。 Therefore, similarly to the explanation of the operation in the absence of the unnecessary signal, the signal which is synchronous detection processing from the AD converter 82 is ΣΔ modulated, to be output is converted into 1-bit digital signal.

以上の動作により、センサ素子30における一対の出力信号を同期検波処理しながらΣΔ変調することが可能となるもので、このような同期検波された信号のデジタル値を、通常のIV変換回路、位相器、同期検波回路などのアナログ回路を必要とすることなく、またこれらを用いた場合より非常に小さな回路規模で、つまり小型で、かつ低コストで得ることができるものである。 By the above operation, while detection process synchronizes the pair of output signals of the sensor element 30 as it is possible to ΣΔ modulation, the digital value of such synchronous detection signals, conventional IV conversion circuit, a phase vessel, without the need for analog circuits such as synchronous detection circuit, and in a very small circuit scale compared with the case of using these, namely one in which small-sized, and can be obtained at low cost.

次に、演算手段83について、その動作を説明する。 Next, the arithmetic unit 83, the operation thereof will be described. まず、第4のタイミングΦ4で、前記AD変換器82の比較手段103における比較器104より出力される1ビットデジタル信号が、ラッチ回路106のD型フリップフロップ107にラッチされる。 First, in the fourth timing .phi.4, 1-bit digital signal outputted from the comparator 104 in the comparison unit 103 of the AD converter 82 is latched in the D-type flip-flop 107 of latch circuit 106. また、第6のタイミングΦ6で、前記AD変換器82の比較手段103における比較器104より出力される1ビットデジタル信号が、ラッチ回路106のD型フリップフロップ108にラッチされる。 Further, in the sixth timing .phi.6, 1-bit digital signal outputted from the comparator 104 in the comparison unit 103 of the AD converter 82 is latched in the D-type flip-flop 108 of latch circuit 106.

この一対のD型フリップフロップ107,108にラッチされた一対の1ビットデジタル信号は、上記で説明した通り、センサ素子30における一対のセンス電極34,35より出力された信号の不要信号を除いた振幅値の半分に相当する電荷量をそれぞれΣΔ変調によりデジタル値に変換したものである。 A pair of 1-bit digital signals latched by the pair of D-type flip-flop 107 and 108, excluding the unnecessary signal of the same as described, the signal output from the pair of sense electrodes 34 and 35 in the sensor element 30 the charge amount corresponding to half the amplitude value respectively is obtained by converting into a digital value by ΣΔ modulation. 次に、前記ラッチ回路106が出力する一対の1ビットデジタル信号が1ビット差分演算手段109に入力され、この一対の1ビットデジタル信号の差が演算されて1ビット差分信号が出力される。 Next, a pair of 1-bit digital signal the latch circuit 106 is outputted is inputted to the 1-bit difference operation section 109, 1 bit difference signal difference between the pair of 1-bit digital signal is computed is outputted. ここで、第3のタイミングΦ3での1ビット差分信号は、一つ前の同期における第4のタイミングΦ4、第6のタイミングΦ6でラッチされた1ビットデジタル信号の差であり、この1ビット差分信号は、図3(a)(b)で示されるセンサ素子30における一対のセンス電極34,35より出力される信号の不要信号を除いた振幅値を表す信号となる。 Here, 1 bit difference signal at the third timing Φ3 is fourth timing Φ4 in synchronization previous one, the difference of the latched 1-bit digital signal at the sixth timing .phi.6, the 1-bit difference signal is a signal representing the amplitude value excluding the unnecessary signal of the signal output from the pair of sense electrodes 34 and 35 in the sensor element 30 shown in FIG. 3 (a) (b). 以上の動作により、センサ素子30における一対のセンス電極34,35から出力される正極性信号と負極性信号の関係にある一対の入力信号が同じ1つの積分手段102を用いて積分されるため、2つの積分回路で別々に積分を行う場合よりも個々の積分回路の特性による一対の入力信号の積分結果の相対誤差への影響が大きく低減されるものである。 By the above operation, since the pair of input signals having a relationship of a positive polarity signal and a negative polarity signal output from the pair of sense electrodes 34 and 35 in the sensor element 30 is integrated with the same one integrating means 102, than when performing integration separately in two integration circuits in which the influence of the relative error in the integration results of a pair of input signal due to the characteristic of the individual integrating circuits is greatly reduced. これと同様に、DA変換手段94も一対の入力信号の信号処理に対し同じ1つのDA変換手段を用いる構成となっている。 Similarly, DA conversion section 94 also has a configuration using the same one DA converting means to the signal processing of a pair of input signals. また、比較手段103でも一対の積分結果を同じ基準電圧と比較器を用いて比較を行うことにより、比較器の特性や基準電圧の変動の比較結果の相対誤差への影響が大きく低減される。 Furthermore, by comparing with a comparator with the same reference voltage a pair of integration results even comparing means 103, it is greatly reduced impact on the relative error of the comparison result of the variation of the comparator characteristics and reference voltage. 上記のように、一対の入力信号を同一の積分回路96、DA変換手段94、比較手段103を用いて信号処理するようにしているため、複数の各手段を用いて信号処理した場合と比べて各手段の相対誤差の影響が大きく低減されるものである。 As described above, a pair of input signals of the same integrator circuit 96, DA conversion section 94, because you have to signal processing by using a comparison unit 103, as compared with the case of signal processing by using a plurality of respective means in which the influence of the relative error in each unit is greatly reduced.

また、電源電圧変化や温度変化の影響による各手段における基準電圧変動等の影響も、一対の入力信号に対して同様に加わるため、演算手段83が有する1ビット差分演算手段109により一対の入力信号の信号処理結果の差を演算することにより、各手段における基準電圧変動等の影響をキャンセルでき、これにより、精度良く一対の入力信号の差をAD変換できるという効果が得られるものである。 Moreover, the effects of such reference voltage variation in each section due to the influence of the power supply voltage change and temperature change, to join the same with respect to a pair of input signals, a pair of input signals by 1 bit difference operation section 109 for calculating means 83 has by calculating the difference in signal processing results, you can cancel the influence of the reference voltage change in each unit, thereby, in which the effect is obtained that the difference in accuracy pair of input signals can be AD converted.

そしてまた、それと同時に、センサ素子30における一対のセンス電極34,35より出力されてAD変換器82に入力される一対の入力信号を含んでいる同相ノイズ成分やオフセット成分の影響もキャンセルでき、これにより、精度良く一対の入力信号の差信号を形成できるという効果が得られるものである。 And also, at the same time, the influence of the phase noise component and offset component includes a pair of input signal input is output from the pair of sense electrodes 34 and 35 to the AD converter 82 in the sensor element 30 can also be canceled, which the one in which the effect is obtained that can be accurately forms the difference signal of the pair of input signals.

さらに、一対の入力信号の差をとる1ビット差分演算は、比較手段103の出力信号が“1”“0”からなる1ビット信号である場合、差分演算手段109に入力される一対の比較信号が“00”“01”“10”“11”の4種類に限られ、差をとった結果もそれぞれ“0”“−1”“1”“0”と予め決まっていることを利用して、非常に簡単な回路構成で入力信号に応じた減算処理を行った結果を得ることができる1ビットデジタル演算である。 Furthermore, the 1-bit difference calculation for taking a difference between the pair of input signals, when a 1-bit signal and an output signal "1" "0" of the comparison unit 103, a pair of comparative signals inputted to difference operation means 109 There "00" "01" "10" "11" is limited to four, respectively also the result of taking the difference between "0" "- 1" "1" "0" and by utilizing the fact that pre-determined a 1-bit digital operations can be obtained result of subtraction processing corresponding to an input signal with a very simple circuit configuration. このように、減算処理を行った一対の入力信号を1つの差分信号とした後に、デジタルフィルタ111によるローパスやデシメーション等の信号処理を行う構成とすることにより、一対の入力信号をローパスやデシメーション等で信号処理するデジタルフィルタを入力信号のそれぞれに用意し、そしてデジタルフィルタによりマルチビット化した後にマルチビットの加減算を行える演算器を用いて差分演算処理する場合に比べて、差分演算手段109、デジタルフィルタ111などの演算回路が非常に小さな回路規模で、つまり小型で、かつ低コストで構成でき、かつ高精度の信号処理を実現できるという効果が得られるものである。 Thus, a pair of input signal subjected to subtraction processing after the one differential signal, with the configuration of performing signal processing such as a low-pass and decimation by a digital filter 111, a low pass and decimation like a pair of input signal in providing a digital filter for signal processing in each of the input signals, and as compared with the case of a difference operation using the arithmetic unit capable of performing addition and subtraction of multi-bit after multi-bit by the digital filter, the difference calculation unit 109, a digital in the arithmetic circuit such as a filter 111 is a very small circuit scale, that is compact and can be configured at low cost, and in which there is an advantage that it realizes a signal processing with high accuracy.

次に、1ビット差分演算手段109が出力する1ビット差分信号が補正演算手段110に入力され、この1ビット差分信号と所定の補正情報との補正演算が置換処理により行われる。 Then, 1-bit differential signal 1 bit difference operation section 109 outputs is input into the correction processing unit 110, the correction operation with the 1-bit difference signal and a predetermined correction information is performed by the replacement process. この補正演算は、上記したように、1ビット差分信号が“0”“1”“−1”の3値に限られることを利用して、例えば所定の補正情報が“5”である場合に、補正演算手段に入力される1ビット差分信号“0”“1”“−1”を、それぞれ“0”“5”“−5”と置換処理することにより乗算を実現して信号の補正が可能となるものである。 This correction operation is as described above, 1-bit difference signal "0" "1" - by using the limited to the three values ​​of "1", for example when a predetermined correction information is "5" , 1-bit difference signal is input to the correction calculation means "0" "1" "- 1", respectively "0" "5" - the correction of "5" and to realize a multiplication by replacing processed signal and it serves as a possible.

そして、デジタルフィルタ46が出力するマルチビット信号がタイミング制御回路71における振幅判定回路124と、波形整形した矩形波信号として位相比較器125とに入力される。 Then, the multi-bit signal digital filter 46 is output from the amplitude determining circuit 124 in the timing control circuit 71, it is input as a rectangular wave signal waveform shaping to a phase comparator 125. この振幅判定回路124はデジタルフィルタ46から出力されるマルチビット信号の振幅情報を監視しており、この振幅情報が目標振幅の50%以上である場合には、タイミング切替手段128がループフィルタ127の出力信号を選択するように切り替わる。 The amplitude determination circuit 124 monitors the amplitude information of the multi-bit signal outputted from the digital filter 46, the amplitude information in the case where more than 50% of the target amplitude, timing switching section 128 is the loop filter 127 It switched to select the output signal. このときPLL回路121は閉ループとなり、音叉駆動周波数のモニタ信号を入力信号として逓倍し、位相ノイズを時間的に積分し低減した信号を出力するため、センサ素子30の固有駆動周波数に同期した信号がタイミング生成回路122,123に入力されることになる。 At this time the PLL circuit 121 becomes a closed loop multiplies a monitor signal of tuning fork driving frequency as an input signal, for outputting a reduced signal by integrating the phase noise temporally, is a signal synchronized with the natural drive frequency of the sensor element 30 It will be input to the timing generating circuit 122 and 123.

一方、デジタルフィルタ46から出力されるマルチビット信号の振幅情報が目標振幅の50%以下である場合には、タイミング切替手段128は定電圧値を選択するように切り替わり、電圧制御発振器129からは定電圧値に応じた固定周波数の信号が出力され、この信号がタイミング生成回路122,123に入力されることになる。 On the other hand, when the amplitude information of the multi-bit signal is 50% or less of the target amplitude is output from the digital filter 46, a timing switch means 128 is switched to select the constant voltage value, the constant from the voltage controlled oscillator 129 is output signal having a fixed frequency corresponding to the voltage value, the signal is to be input to the timing generating circuit 122 and 123.

以上の条件でPLL回路121より出力される信号をもとに、タイミング生成回路122は、ドライブ回路41における入力切替手段42、DA切替手段49、SW54、SW55、SW56およびD型フリップフロップ60の切替タイミングとなる図2(c)に示すような第1のタイミングΦ1、第2のタイミングΦ2のタイミング信号を生成して出力する。 Based on the signal outputted from the PLL circuit 121 under the above conditions, the timing generation circuit 122, input switching unit 42, DA switching section 49 in the drive circuit 41, SW54, SW55, SW 56 and D-type switching flip-flop 60 first timing as shown in FIG. 2 (c) as a timing .phi.1, it generates and outputs a timing signal of the second timing .phi.2. また、タイミング生成回路123は、センス回路81における入力切替手段84、DA切替手段87、SW92、SW93、SW95、SW100、SW101およびD型フリップフロップ105の切替タイミングとなる第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5、第6のタイミングΦ6のタイミング信号を生成して出力する。 The timing generation circuit 123, input switching unit 84 in the sense circuit 81, DA switching section 87, SW92, SW93, SW95, SW100, the switching timing of SW101 and D-type flip-flop 105 third timing .phi.3, ​​4 timing .phi.4, fifth timing .PHI.5, generates and outputs a timing signal of the sixth timing .phi.6.

上記したように本発明の実施の形態1における角速度センサにおいては、タイミング制御回路71におけるPLL回路121に、振幅判定回路124の出力信号に応じてタイミング信号を切り替えるタイミング切替手段128を設けているため、起動直後はPLL回路121に設けた定電圧出力器128aと電圧制御発振器129の出力するタイミング信号でドライブ回路41を動作させ、そしてセンサ素子30が安定共振となった段階で、タイミング切替手段128を切り替え、タイミング生成回路122より出力されるセンサ素子30固有の駆動周波数に同期したタイミング信号でドライブ回路41を動作させることができ、これにより、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということはなくなるた In the angular velocity sensor in the first embodiment of the present invention as described above, the PLL circuit 121 in the timing control circuit 71, since there is provided a timing switch means 128 for switching the timing signal in response to the output signal of the amplitude determining circuit 124 , starting immediately operates the drive circuit 41 by the output timing signal of the constant voltage output unit 128a and the voltage controlled oscillator 129 provided in the PLL circuit 121, and at the stage where the sensor element 30 becomes stable resonance, timing switching section 128 the switching, it is possible to operate the drive circuit 41 by the timing signal synchronized with the sensor element 30 specific driving frequency output from the timing generating circuit 122, whereby the jitter noise having periodicity as a phase error of the detection timing It was no longer that occur 、出力特性が安定している角速度センサが得られるという効果を有するものである。 The output characteristics are those having an effect that are stable angular velocity sensor is obtained.

なお、上記本発明の実施の形態1における角速度センサにおいては、ドライブ回路41における駆動回路48をタイミング制御回路71からのタイミング信号で動作させるようにしていたが、図4に示すように、駆動回路48にタイミング信号を出力する発振回路151を別個に設けても良いものである。 In the angular velocity sensor in the first embodiment of the present invention, it had a driving circuit 48 in the drive circuit 41 so as to operate at the timing signal from the timing control circuit 71, as shown in FIG. 4, the driving circuit those may be separately provided oscillator circuit 151 which outputs a timing signal 48.

(実施の形態2) (Embodiment 2)
以下、本発明の実施の形態2における角速度センサについて、図面を参照しながら説明する。 Hereinafter, the angular velocity sensor in the second embodiment of the present invention will be described with reference to the drawings.

図5は本発明の実施の形態2における角速度センサの回路図である。 Figure 5 is a circuit diagram of an angular velocity sensor in the second embodiment of the present invention. なお、本発明の実施の形態2においては、上記した本発明の実施の形態1と同様の構成を有するものについては、同一番号を付しており、その説明は省略する。 In the second embodiment of the present invention, the elements which have the same structure as in the first embodiment of the present invention described above are designated by the same reference numerals, description thereof will be omitted.

図5において、141はタイミング制御回路で、このタイミング制御回路141はPLL回路142と、タイミング生成回路122,123と、タイミング切替手段143と、振幅判定回路124と、発振回路144とで構成されている。 5, 141 is a timing control circuit, the timing control circuit 141 and PLL circuit 142, a timing generation circuit 122, a timing switch means 143, and amplitude judgment circuit 124, is composed of an oscillation circuit 144 there.

前記タイミング切替手段143は第1のタイミング切替スイッチ145と、第2のタイミング切替スイッチ146で構成されており、そして第1のタイミング切替スイッチ145にはタイミング制御回路141におけるタイミング生成回路122から第1のタイミングΦ1の信号と発振回路144の第1のタイミング信号Φ1とが入力され、また、これと同様に、第2のタイミング切替スイッチ146にはタイミング制御回路141におけるタイミング生成回路122から前記第1のタイミングΦ1と逆位相の関係である第2のタイミングΦ2の信号と発振回路144の第2のタイミング信号Φ2とが入力されるものである。 It said timing switching means 143 and the first timing changeover switch 145 is composed of a second timing selector switch 146, and the first from the timing generation circuit 122 in the timing control circuit 141 to the first timing changeover switch 145 the signal timing Φ1 and the first timing signal Φ1 of the oscillation circuit 144 is input, also Similarly, the first from the timing generation circuit 122 to the second timing changeover switch 146 in the timing control circuit 141 in which the second timing Φ2 signal is the inverse phase relationship between the timing Φ1 between the second timing signal Φ2 of the oscillation circuit 144 is input. また、前記振幅判定回路124には前記デジタルフィルタ46から出力されるマルチビット信号が入力されるものであり、そしてこの振幅判定回路124は、デジタルフィルタ46から出力されるマルチビット信号の振幅情報を監視しており、この振幅情報が目標振幅以上である場合には、タイミング制御回路141におけるタイミング生成回路122の出力信号をタイミング信号として、ドライブ回路41における入力切替手段42、DA切替手段49、SW54、SW55、SW56およびD型フリップフロップ60のタイミングとなるように、第1のタイミング切替スイッチ145および第2のタイミング切替スイッチ146を切り替えている。 Further, the amplitude determining circuit 124 is intended multi-bit signal outputted from the digital filter 46 is input, and the amplitude evaluation circuit 124, amplitude information of the multi-bit signal outputted from the digital filter 46 monitors, when the amplitude information is equal to or greater than the target amplitude, as a timing signal an output signal of the timing generating circuit 122 in the timing control circuit 141, input switching unit 42 in the drive circuit 41, DA switching section 49, SW54 , SW55, so that the timing of the SW56 and D-type flip-flop 60, which switches the first timing changeover switch 145 and the second timing changeover switch 146. 一方、デジタルフィルタ46から出力されるマルチビット信号の振幅情報が目標振幅以下である場合には、発振回路144からの出力信号をタイミング信号として、ドライブ回路41における入力切替手段42、DA切替手段49、SW54、SW55、SW56およびD型フリップフロップ60のタイミングとなるように、第1のタイミング切替スイッチ145および第2のタイミング切替スイッチ146を切り替えるよう構成されている。 On the other hand, when the amplitude information of the multi-bit signal is target amplitude following output from the digital filter 46, as a timing signal an output signal from the oscillation circuit 144, input switching unit 42 in the drive circuit 41, DA switching section 49 , SW54, SW55, so that the timing of the SW56 and D-type flip-flop 60, and is configured to switch the first timing changeover switch 145 and the second timing changeover switch 146.

デジタルフィルタ46が出力するマルチビット信号はタイミング制御回路141における振幅判定回路124と、波形整形した矩形波信号としてPLL回路142とに入力される。 Multi-bit signal digital filter 46 outputs the amplitude determination circuit 124 in the timing control circuit 141, is inputted to the PLL circuit 142 as a square wave signal waveform shaping. 前記PLL回路142で逓倍した信号をもとにタイミング生成回路123により図6で示される第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5、第6のタイミングΦ6を形成する。 The third timing Φ3 shown in Figure 6 by the timing generating circuit 123 on the basis of the multiplied signal by the PLL circuit 142, the fourth timing .phi.4, fifth timing .PHI.5, forming a sixth timing .phi.6.

また、振幅判定回路124は、デジタルフィルタ46から出力されるマルチビット信号の振幅情報を監視しており、この振幅情報が目標振幅の50%以上である場合には、音叉駆動周波数のモニタ信号を入力信号として逓倍し、位相ノイズを時間的に積分し低減した信号を出力するため、センサ素子30の固有駆動周波数に同期した信号がタイミング生成回路122,123に入力されることになる。 The amplitude determining circuit 124 monitors the amplitude information of the multi-bit signal outputted from the digital filter 46, when this amplitude information is not less than 50% of the target amplitude, the monitor signal of tuning fork driving frequency by multiplying the input signal, since the phase noise to output the time-integrated reduced signal, so that a signal synchronized with the natural drive frequency of the sensor element 30 is input to the timing generating circuit 122 and 123.

前述したように、タイミング生成回路122の出力信号をクロック信号として、ドライブ回路41における入力切替手段42、DA切替手段49、SW54、SW55、SW56およびD型フリップフロップ60の切替タイミングとするように、第1のタイミング切替スイッチ145および第2のタイミング切替スイッチ146を切り替えている。 As described above, the output signal of the timing generating circuit 122 as a clock signal, input at the drive circuit 41 switching means 42, DA switching section 49, SW54, SW55, so that the switching timing of the SW56 and D-type flip-flop 60, It is switched first timing changeover switch 145 and the second timing changeover switch 146. 一方、デジタルフィルタ46から出力されるマルチビット信号の振幅情報が目標振幅の50%以下である場合には、発振回路144からの出力信号をクロック信号として、ドライブ回路41における入力切替手段42、DA切替手段49、SW54、SW55、SW56およびD型フリップフロップ60の切替タイミングとするように、第1のタイミング切替スイッチ145および第2のタイミング切替スイッチ146を切り替えている。 On the other hand, when the amplitude information of the multi-bit signal is 50% or less of the target amplitude is output from the digital filter 46, the output signal from the oscillation circuit 144 as a clock signal, input switching unit 42 in the drive circuit 41, DA switching means 49, SW54, SW55, so that the switching timing of the SW56 and D-type flip-flop 60, which switches the first timing changeover switch 145 and the second timing changeover switch 146.

上記したように本発明の実施の形態2における角速度センサにおいては、タイミング制御回路141に、PLL回路142と、発振回路144と、振幅判定回路124を設けるとともに、前記振幅判定回路124の出力信号に応じてPLL回路142の出力信号と発振回路144の出力信号のどちらかに切り替えるタイミング切替手段143を設けているため、起動直後は発振回路144の出力するタイミング信号でドライブ回路41を動作させ、そしてセンサ素子30が安定共振となった段階で、タイミング切替手段143を切り替え、タイミング生成回路122より出力されるセンサ素子30固有の駆動周波数に同期したタイミング信号でドライブ回路41を動作させることができ、これにより、周期性を有するジッタノイズが検波タイ In the angular velocity sensor in the second embodiment of the present invention as described above, the timing control circuit 141, a PLL circuit 142, an oscillation circuit 144, provided with an amplitude determining circuit 124, the output signal of the amplitude determining circuit 124 depending since the provided timing switching means 143 for switching to either of the output signals of the oscillation circuit 144 of the PLL circuit 142, starting immediately operates the drive circuit 41 at the timing signal outputted by the oscillator circuit 144, and at the stage where the sensor element 30 becomes stable resonance, the switching timing switching means 143, it is possible to operate the drive circuit 41 by the timing signal synchronized with the sensor element 30 specific driving frequency output from the timing generating circuit 122, Thus, jitter noise having periodicity detection Thailand ングの位相誤差として発生するということはなくなるため、出力特性が安定している角速度センサが得られるという効果を有するものである。 Since the longer that occur as the phase error of the ring, the output characteristic is one that has an effect that are stable angular velocity sensor is obtained.

なお、上記本発明の実施の形態2における角速度センサにおいては、ドライブ回路41における駆動回路48をタイミング制御回路141からのタイミング信号で動作させるようにしていたが、図7に示すように、駆動回路48にタイミング信号を出力する発振回路151を別個に設けても良いものである。 In the angular velocity sensor in the second embodiment of the present invention, it had a driving circuit 48 in the drive circuit 41 so as to operate at the timing signal from the timing control circuit 141, as shown in FIG. 7, the driving circuit those may be separately provided oscillator circuit 151 which outputs a timing signal 48.

本発明の角速度センサは、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということのない、出力信号が安定するという効果を有するものであり、特に航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサとして有用なものである。 The angular velocity sensor of the present invention, without that jitter noise having periodicity is generated as a phase error of the detection timing, the output signals are those having the effect of stabilizing, in particular aircraft, the attitude of the moving body such as a vehicle it is useful as an angular velocity sensor used in the control and navigation system.

本発明の実施の形態1における角速度センサの回路図 Circuit diagram of the angular velocity sensor according to the first embodiment of the present invention (a)〜(c)同角速度センサの動作状態を示す図 (A) shows an operating condition of ~ (c) the angular velocity sensor (a)〜(d)同角速度センサの動作状態を示す図 (A) shows an operating condition of ~ (d) the angular velocity sensor 本発明の実施の形態1における他の角速度センサの回路図 Circuit diagram of another angular velocity sensor in the first embodiment of the present invention 本発明の実施の形態2における角速度センサの回路図 Circuit diagram of the angular velocity sensor in the second embodiment of the present invention 同角速度センサの動作状態を示す図 It shows an operating condition of the angular velocity sensor 本発明の実施の形態2における他の角速度センサの回路図 Circuit diagram of another angular velocity sensor in the second embodiment of the present invention 従来の角速度センサの回路図 Circuit diagram of a conventional angular velocity sensor 同角速度センサの回路図 Circuit diagram of the angular velocity sensor

符号の説明 DESCRIPTION OF SYMBOLS

30 センサ素子 32 駆動電極 33 モニタ電極 34,35 センス電極 41 ドライブ回路 42 入力切替手段 43 DA変換手段 44,102 積分手段 45 比較手段 46 デジタルフィルタ 47 AGC回路 48 駆動回路 49 DA切替手段 61,82 AD変換器 62 デジタル値出力手段 63 加積分演算手段 65 値比較手段 66 値切り替え手段 71 タイミング制御回路 81 センス回路 84 入力切替手段 94 DA変換手段 102 積分手段 103 比較手段 109 差分演算手段 121 PLL回路 124 振幅判定回路 128,143 タイミング切替手段 128a 定電圧出力器 129 電圧制御発振器 141 タイミング制御回路 142 PLL回路 144,151 発振回路 30 sensor element 32 driving electrode 33 Monitor electrode 35 sense electrodes 41 drive circuit 42 input switching means 43 DA converting means 44,102 integration means 45 comparison means 46 the digital filter 47 AGC circuit 48 drive circuit 49 DA switching means 61,82 AD converter 62 a digital value output means 63 pressurized integral calculation unit 65 value comparison means 66 value switching unit 71 timing control circuit 81 sensing circuit 84 input switching means 94 DA converter 102 integrating means 103 comparator means 109 differential operation circuit 121 PLL circuit 124 amplitude judging circuit 128,143 timing switching means 128a constant voltage output 129 voltage controlled oscillator 141 a timing control circuit 142 PLL circuit 144,151 oscillation circuit

Claims (12)

  1. 駆動電極と、センス電極と、モニタ電極とを有するセンサ素子と、このセンサ素子を所定の振幅で振動駆動させるドライブ回路と、前記センサ素子におけるセンス電極から出力される信号を角速度出力信号に変換するセンス回路と、前記センス回路と前記ドライブ回路とにタイミング信号を出力するタイミング制御回路とを備え、前記ドライブ回路にAD変換器と、AGC回路と、デジタルフィルタと、駆動手段を設け、かつ前記タイミング制御回路に、定電圧出力器と電圧制御発振器を有するPLL回路と、振幅判定回路を設け、さらに前記PLL回路に、前記振幅判定回路の出力信号に応じてタイミング信号を切り替えるタイミング切替手段を設けた角速度センサ。 A drive electrode, and converts the sense electrode, and the sensor element and a monitor electrode, a drive circuit for vibrating driving the sensor element at a predetermined amplitude, the signal output from the sense electrode in the sensor element to an angular velocity output signal a sense circuit, said a timing control circuit for outputting a timing signal to the sense circuit and the drive circuit, an AD converter to the drive circuit, an AGC circuit, a digital filter, provided with driving means and said timing a control circuit, a PLL circuit having a constant voltage output circuit and the voltage controlled oscillator, provided the amplitude determining circuit, the more the PLL circuit, provided with a timing switching means for switching the timing signal in response to the output signal of the amplitude determining circuit angular velocity sensor.
  2. ドライブ回路に、センサ素子におけるモニタ電極から出力される信号をオン・オフする入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分し、その積分値を保持する積分手段と、この積分手段から出力される積分値を所定の値と比較する比較手段と、この比較手段の出力に応じて前記DA変換手段の出力を切り替えるDA切替手段とからなるΣΔ型AD変換器を設けた請求項1記載の角速度センサ。 The drive circuit output from the input switching means for turning on and off a signal outputted from monitor electrode in the sensor element, a DA conversion means for outputting the amount of charge of at least two levels, and the input switching means and the DA converting means the charge that is integrated, and integration means for holding the integrated value, and comparing means for comparing the integrated value output from the integrating means with a predetermined value, of the DA converter in accordance with the output of the comparing means the angular velocity sensor as claimed in claim 1, wherein providing the ΣΔ AD converter consisting of a DA switching means for switching the output.
  3. センス回路に、AD変換器と、このAD変換器の出力信号を演算する演算手段を設けるとともに、さらにこの演算手段に、前記AD変換器から出力される少なくとも2つの変換信号の差を演算する差分演算手段を設けた請求項1記載の角速度センサ。 A sense circuit, an AD converter, a differential provided with a calculating means for calculating an output signal of the AD converter, further to the calculating means, for calculating a difference between at least two converted signals output from the AD converter the angular velocity sensor as claimed in claim 1, wherein providing the computing means.
  4. センス回路におけるAD変換器を、少なくとも2つの入力信号を切り替える入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分しその少なくとも2つの積分値を保持する積分手段と、この積分手段から出力される少なくとも2つの積分値を所定の値と比較する比較手段と、この比較手段の少なくとも2つの出力に応じて前記DA変換手段の出力を切り替えるDA切替手段と、前記比較手段の出力信号を演算する演算手段とを備え、前記演算手段に、前記比較手段から出力される少なくとも2つの比較信号の差を演算する差分演算手段を設けてなるΣΔ型AD変換器で構成した請求項3記載の角速度センサ。 The AD converter in the sense circuit, and an input switching means for switching at least two input signals, a DA conversion means for outputting the amount of charge of at least two levels, the charge output from said input switching means and the DA converting means integrating an integration means for holding at least two integral values, comparison means for comparing at least two integral values ​​output from the integrating means with a predetermined value, in response to said at least two outputs of the comparison means comprising a DA switching means for switching the output of the DA converter, a calculating means for calculating an output signal of said comparing means, said calculating means calculates the difference between the at least two comparison signal output from the comparison means the difference the angular velocity sensor as claimed in claim 3, wherein constructed in the ΣΔ AD converter formed by providing an arithmetic unit.
  5. ドライブ回路に、駆動手段を動作させる信号を出力する発振回路を設けた請求項1記載の角速度センサ。 The drive circuit, an angular velocity sensor according to claim 1, wherein provided an oscillation circuit for outputting a signal for operating the drive means.
  6. 駆動手段に、少なくとも2値を保持しているデジタル値出力手段と、AGC回路の出力と前記デジタル値出力手段の出力を加算して積分する少なくとも1つの加積分演算手段と、この加積分演算手段からの出力を少なくとも1つの所定の値と比較する値比較手段と、この値比較手段の出力に応じて前記デジタル値出力手段の出力するデジタル値を切り替える値切り替え手段とからなるデジタルΣΔ変調器を設けた請求項1記載の角速度センサ。 The drive means, and the digital value output means that holds at least two values, and at least one pressurized integral calculation means for integrating and added to the output of the AGC circuit the output of said digital value output means, the pressure integral calculation means a value comparing means for comparing at least one predetermined value output from the digital ΣΔ modulator comprising a value switching means for switching digital values ​​outputted from said digital value output means according to the output of the value comparing means the angular velocity sensor as claimed in claim 1, wherein provided.
  7. 駆動電極と、センス電極と、モニタ電極とを有するセンサ素子と、このセンサ素子を所定の振幅で振動駆動させるドライブ回路と、前記センサ素子におけるセンス電極から出力される信号を角速度出力信号に変換するセンス回路と、前記センス回路と前記ドライブ回路とにタイミング信号を出力するタイミング制御回路とを備え、前記ドライブ回路にAD変換器と、AGC回路と、デジタルフィルタと、駆動手段を設け、かつ前記タイミング制御回路に、PLL回路と、発振回路と、振幅判定回路を設けるとともに、前記振幅判定回路の出力信号に応じてPLL回路の出力信号と発振回路の出力信号のどちらかに切り替えるタイミング切替手段を設けた角速度センサ。 A drive electrode, and converts the sense electrode, and the sensor element and a monitor electrode, a drive circuit for vibrating driving the sensor element at a predetermined amplitude, the signal output from the sense electrode in the sensor element to an angular velocity output signal a sense circuit, said a timing control circuit for outputting a timing signal to the sense circuit and the drive circuit, an AD converter to the drive circuit, an AGC circuit, a digital filter, provided with driving means and said timing a control circuit, a PLL circuit, an oscillation circuit, provided with an amplitude decision circuit, provided timing switching means for switching to either of the output signals of the oscillation circuit of the PLL circuit in response to an output signal of the amplitude determining circuit angular velocity sensor.
  8. ドライブ回路に、センサ素子におけるモニタ電極から出力される信号をオン・オフする入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分し、その積分値を保持する積分手段と、この積分手段から出力される積分値を所定の値と比較する比較手段と、この比較手段の出力に応じて前記DA変換手段の出力を切り替えるDA切替手段とからなるΣΔ型AD変換器を設けた請求項7記載の角速度センサ。 The drive circuit output from the input switching means for turning on and off a signal outputted from monitor electrode in the sensor element, a DA conversion means for outputting the amount of charge of at least two levels, and the input switching means and the DA converting means the charge that is integrated, and integration means for holding the integrated value, and comparing means for comparing the integrated value output from the integrating means with a predetermined value, of the DA converter in accordance with the output of the comparing means the angular velocity sensor as claimed in claim 7, wherein providing the ΣΔ AD converter consisting of a DA switching means for switching the output.
  9. センス回路に、AD変換器と、このAD変換器の出力信号を演算する演算手段を設けるとともに、さらにこの演算手段に、前記AD変換器から出力される少なくとも2つの変換信号の差を演算する差分演算手段を設けた請求項7記載の角速度センサ。 A sense circuit, an AD converter, a differential provided with a calculating means for calculating an output signal of the AD converter, further to the calculating means, for calculating a difference between at least two converted signals output from the AD converter the angular velocity sensor as claimed in claim 7, wherein providing the computing means.
  10. センス回路におけるAD変換器を、少なくとも2つの入力信号を切り替える入力切替手段と、少なくとも2つのレベルの電荷量を出力するDA変換手段と、前記入力切替手段とDA変換手段とから出力される電荷を積分しその少なくとも2つの積分値を保持する積分手段と、この積分手段から出力される少なくとも2つの積分値を所定の値と比較する比較手段と、この比較手段の少なくとも2つの出力に応じて前記DA変換手段の出力を切り替えるDA切替手段と、前記比較手段の出力信号を演算する演算手段とを備え、前記演算手段に、前記比較手段から出力される少なくとも2つの比較信号の差を演算する差分演算手段を設けてなるΣΔ型AD変換器で構成した請求項7記載の角速度センサ。 The AD converter in the sense circuit, and an input switching means for switching at least two input signals, a DA conversion means for outputting the amount of charge of at least two levels, the charge output from said input switching means and the DA converting means integrating an integration means for holding at least two integral values, comparison means for comparing at least two integral values ​​output from the integrating means with a predetermined value, in response to said at least two outputs of the comparison means comprising a DA switching means for switching the output of the DA converter, a calculating means for calculating an output signal of said comparing means, said calculating means calculates the difference between the at least two comparison signal output from the comparison means the difference the angular velocity sensor as claimed in claim 7, wherein constructed in the ΣΔ AD converter formed by providing an arithmetic unit.
  11. ドライブ回路に、駆動手段を動作させる信号を出力する発振回路を設けた請求項7記載の角速度センサ。 The drive circuit, an angular velocity sensor according to claim 7, wherein provided an oscillation circuit for outputting a signal for operating the drive means.
  12. 駆動手段に、少なくとも2値を保持しているデジタル値出力手段と、前記AGC回路の出力と前記デジタル値出力手段の出力を加算して積分する少なくとも1つの加積分演算手段と、この加積分演算手段からの出力を少なくとも1つの所定の値と比較する値比較手段と、この値比較手段の出力に応じて前記デジタル値出力手段の出力するデジタル値を切り替える値切り替え手段とからなるデジタルΣΔ変調器を設けた請求項7記載の角速度センサ。 The drive means, and the digital value output means that holds at least two values, and at least one pressurized integral calculation means for integrating by adding the outputs of said digital value output means of the AGC circuit, the pressure integral operation and at least one predetermined value as compared to the value comparing means output from the means, a digital ΣΔ modulator comprising a value switching means for switching the output digital value of said digital value output means according to the output of the value comparing means the angular velocity sensor as claimed in claim 7, wherein provided.
JP2008035597A 2008-02-18 2008-02-18 An angular velocity sensor Active JP5487546B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008035597A JP5487546B2 (en) 2008-02-18 2008-02-18 An angular velocity sensor

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008035597A JP5487546B2 (en) 2008-02-18 2008-02-18 An angular velocity sensor
EP08850315A EP2192690A4 (en) 2007-11-12 2008-11-07 Pll circuit and angular velocity sensor using the same
CN 200880114446 CN101842987B (en) 2007-11-12 2008-11-07 PLL circuit and angular velocity sensor using the same
PCT/JP2008/003231 WO2009063603A1 (en) 2007-11-12 2008-11-07 Pll circuit and angular velocity sensor using the same
US12/680,935 US8451066B2 (en) 2007-11-12 2008-11-07 PLL circuit and angular velocity sensor using the same

Publications (2)

Publication Number Publication Date
JP2009192458A true JP2009192458A (en) 2009-08-27
JP5487546B2 JP5487546B2 (en) 2014-05-07

Family

ID=41074592

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008035597A Active JP5487546B2 (en) 2008-02-18 2008-02-18 An angular velocity sensor

Country Status (1)

Country Link
JP (1) JP5487546B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011045909A1 (en) * 2009-10-13 2011-04-21 パナソニック株式会社 Angular velocity sensor
JP2011085417A (en) * 2009-10-13 2011-04-28 Panasonic Corp Angular velocity sensor
JP2011153880A (en) * 2010-01-27 2011-08-11 Panasonic Corp Angular velocity sensor
JP2011153881A (en) * 2010-01-27 2011-08-11 Panasonic Corp Angular velocity sensor
EP2647952A3 (en) * 2012-04-05 2015-09-23 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
US9246018B2 (en) 2010-09-18 2016-01-26 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
US9278846B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
US9352961B2 (en) 2010-09-18 2016-05-31 Fairchild Semiconductor Corporation Flexure bearing to reduce quadrature for resonating micromachined devices
US9444404B2 (en) 2012-04-05 2016-09-13 Fairchild Semiconductor Corporation MEMS device front-end charge amplifier
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
US9644963B2 (en) 2013-03-15 2017-05-09 Fairchild Semiconductor Corporation Apparatus and methods for PLL-based gyroscope gain control, quadrature cancellation and demodulation
US9802814B2 (en) 2012-09-12 2017-10-31 Fairchild Semiconductor Corporation Through silicon via including multi-material fill
US9835647B2 (en) 2014-03-18 2017-12-05 Fairchild Semiconductor Corporation Apparatus and method for extending analog front end sense range of a high-Q MEMS sensor
US9856132B2 (en) 2010-09-18 2018-01-02 Fairchild Semiconductor Corporation Sealed packaging for microelectromechanical systems
US10060757B2 (en) 2012-04-05 2018-08-28 Fairchild Semiconductor Corporation MEMS device quadrature shift cancellation
US10065851B2 (en) 2010-09-20 2018-09-04 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08105747A (en) * 1994-10-05 1996-04-23 Aisin Seiki Co Ltd Driving device of vibrator
JP2001108444A (en) * 1999-10-12 2001-04-20 Alps Electric Co Ltd Driver of vibrator
JP2001356017A (en) * 2000-06-14 2001-12-26 Alps Electric Co Ltd Drive detecting device for vibrator
JP2004214932A (en) * 2002-12-27 2004-07-29 Sony Corp Clock signal recovery pll circuit
DE102005000745A1 (en) * 2005-01-05 2006-07-13 Robert Bosch Gmbh resonant circuit

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08105747A (en) * 1994-10-05 1996-04-23 Aisin Seiki Co Ltd Driving device of vibrator
JP2001108444A (en) * 1999-10-12 2001-04-20 Alps Electric Co Ltd Driver of vibrator
JP2001356017A (en) * 2000-06-14 2001-12-26 Alps Electric Co Ltd Drive detecting device for vibrator
JP2004214932A (en) * 2002-12-27 2004-07-29 Sony Corp Clock signal recovery pll circuit
DE102005000745A1 (en) * 2005-01-05 2006-07-13 Robert Bosch Gmbh resonant circuit

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102686976A (en) * 2009-10-13 2012-09-19 松下电器产业株式会社 The angular velocity sensor
JP2011085417A (en) * 2009-10-13 2011-04-28 Panasonic Corp Angular velocity sensor
US9435647B2 (en) 2009-10-13 2016-09-06 Panasonic Intellectual Property Management Co., Ltd. Angular velocity sensor
EP2469228A4 (en) * 2009-10-13 2014-07-09 Panasonic Corp Angular velocity sensor
EP2469228A1 (en) * 2009-10-13 2012-06-27 Panasonic Corporation Angular velocity sensor
US20120191398A1 (en) * 2009-10-13 2012-07-26 Panasonic Corporation Angular velocity sensor
WO2011045909A1 (en) * 2009-10-13 2011-04-21 パナソニック株式会社 Angular velocity sensor
JP2011153881A (en) * 2010-01-27 2011-08-11 Panasonic Corp Angular velocity sensor
JP2011153880A (en) * 2010-01-27 2011-08-11 Panasonic Corp Angular velocity sensor
US10050155B2 (en) 2010-09-18 2018-08-14 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
US9246018B2 (en) 2010-09-18 2016-01-26 Fairchild Semiconductor Corporation Micromachined monolithic 3-axis gyroscope with single drive
US9278846B2 (en) 2010-09-18 2016-03-08 Fairchild Semiconductor Corporation Micromachined monolithic 6-axis inertial sensor
US9352961B2 (en) 2010-09-18 2016-05-31 Fairchild Semiconductor Corporation Flexure bearing to reduce quadrature for resonating micromachined devices
US9856132B2 (en) 2010-09-18 2018-01-02 Fairchild Semiconductor Corporation Sealed packaging for microelectromechanical systems
US10065851B2 (en) 2010-09-20 2018-09-04 Fairchild Semiconductor Corporation Microelectromechanical pressure sensor including reference capacitor
US9488693B2 (en) 2012-04-04 2016-11-08 Fairchild Semiconductor Corporation Self test of MEMS accelerometer with ASICS integrated capacitors
US10060757B2 (en) 2012-04-05 2018-08-28 Fairchild Semiconductor Corporation MEMS device quadrature shift cancellation
US9618361B2 (en) 2012-04-05 2017-04-11 Fairchild Semiconductor Corporation MEMS device automatic-gain control loop for mechanical amplitude drive
US9444404B2 (en) 2012-04-05 2016-09-13 Fairchild Semiconductor Corporation MEMS device front-end charge amplifier
EP2647952A3 (en) * 2012-04-05 2015-09-23 Fairchild Semiconductor Corporation Mems device automatic-gain control loop for mechanical amplitude drive
US9625272B2 (en) 2012-04-12 2017-04-18 Fairchild Semiconductor Corporation MEMS quadrature cancellation and signal demodulation
US9802814B2 (en) 2012-09-12 2017-10-31 Fairchild Semiconductor Corporation Through silicon via including multi-material fill
US9644963B2 (en) 2013-03-15 2017-05-09 Fairchild Semiconductor Corporation Apparatus and methods for PLL-based gyroscope gain control, quadrature cancellation and demodulation
US9835647B2 (en) 2014-03-18 2017-12-05 Fairchild Semiconductor Corporation Apparatus and method for extending analog front end sense range of a high-Q MEMS sensor

Also Published As

Publication number Publication date
JP5487546B2 (en) 2014-05-07

Similar Documents

Publication Publication Date Title
CN103825613B (en) dc bias level of the input voltage of the analog-resonant oscillator
JP4032681B2 (en) Synchronous detection method and apparatus, and a sensor signal detection device
JP2874765B2 (en) The vibration type motor apparatus
AU729551B2 (en) A digital control system for a vibrating structure gyroscope
EP2616782B1 (en) Interface for mems inertial sensors
US20110179868A1 (en) Physical quantity sensor system and physical quantity sensor device
KR100592985B1 (en) Vibration type angular velocity sensor
JP4411529B2 (en) Vibration-type angular velocity sensor
Gallacher et al. A control scheme for a MEMS electrostatic resonant gyroscope excited using combined parametric excitation and harmonic forcing
CN203719664U (en) Equipment for digital automatic gain control
JP4620931B2 (en) Noise shaping digital frequency synthesis
CN100567894C (en) Operating method for a coriolis gyroscope and evaluation/adjustment electronic system and pulse modulator suitable therefor
CN1714502A (en) Pulse width-modulated noise shaper
JP5182897B2 (en) Sampling filter device
US7898448B2 (en) Sigma-delta type analog-to-digital (AD) converter and angular velocity sensor using same
EP2469228A1 (en) Angular velocity sensor
CN102195615B (en) Control loop circuit
US7379005B2 (en) Apparatus and method for spectrally shaping a reference clock signal
CN101558555B (en) The method of using a frequency modulator and a phase loop
JP6241246B2 (en) Detector, sensor, electronics and mobile
JP2981922B2 (en) Frequency synthesizer
JP4064823B2 (en) Using the sigma-delta modulator for generating a bandpass sigma-delta modulator and signal conversion and detection of
Dong et al. Microgyroscope control system using a high-order band-pass continuous-time sigma-delta modulator
US7907023B2 (en) Phase lock loop with a multiphase oscillator
JP5286676B2 (en) Detector, sensor and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110131

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110215

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130402

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140210