JP5387314B2 - Angular velocity sensor - Google Patents

Angular velocity sensor Download PDF

Info

Publication number
JP5387314B2
JP5387314B2 JP2009236384A JP2009236384A JP5387314B2 JP 5387314 B2 JP5387314 B2 JP 5387314B2 JP 2009236384 A JP2009236384 A JP 2009236384A JP 2009236384 A JP2009236384 A JP 2009236384A JP 5387314 B2 JP5387314 B2 JP 5387314B2
Authority
JP
Japan
Prior art keywords
signal
output
circuit
timing
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009236384A
Other languages
Japanese (ja)
Other versions
JP2011085417A (en
Inventor
真樹 中村
孝士 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009236384A priority Critical patent/JP5387314B2/en
Priority to PCT/JP2010/006002 priority patent/WO2011045909A1/en
Priority to CN201080046278.2A priority patent/CN102686976B/en
Priority to EP10823177.0A priority patent/EP2469228B1/en
Priority to US13/498,210 priority patent/US9435647B2/en
Publication of JP2011085417A publication Critical patent/JP2011085417A/en
Application granted granted Critical
Publication of JP5387314B2 publication Critical patent/JP5387314B2/en
Priority to US15/219,446 priority patent/US10359285B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられる角速度センサに関するものである。   The present invention particularly relates to an angular velocity sensor used for attitude control of a moving body such as an aircraft or a vehicle, a navigation system, or the like.

従来のこの種の角速度センサについて、以下、図面を参照しながら説明する。   A conventional angular velocity sensor of this type will be described below with reference to the drawings.

図7は従来の角速度センサの回路図である。   FIG. 7 is a circuit diagram of a conventional angular velocity sensor.

図7において、1は双端音叉の形をしたセンサ素子で、このセンサ素子1はセンサ素子1を振動させるための信号を入力する駆動電極2と、振動状態に応じた電荷を出力するモニタ電極3と、角速度が印加されるとコリオリ力に応じた電荷も含めて出力するセンス電極4とで構成されている。前記モニタ電極3より出力されるモニタ信号はドライブ回路5に入力される。このドライブ回路5は、入力されたモニタ信号からセンサ素子1の振動が一定振幅となるように調整した駆動信号を駆動電極2に出力する。また、ドライブ回路5より出力されるクロック信号は、一方はタイミング制御回路6に、他方はセンス回路7に入力される。この場合、タイミング制御回路6はPLL回路で代替できるものである。前記センス電極4より出力されるセンス信号はセンス回路7に入力される。このセンス回路7は、センス電極4より出力されるセンス信号をドライブ回路5より出力されるセンサ素子の駆動周波数に同期した信号で検波し、角速度信号を出力するものである。   In FIG. 7, reference numeral 1 denotes a sensor element in the form of a double-ended tuning fork. This sensor element 1 includes a drive electrode 2 for inputting a signal for vibrating the sensor element 1 and a monitor electrode for outputting a charge corresponding to the vibration state. 3 and a sense electrode 4 that outputs a charge corresponding to the Coriolis force when an angular velocity is applied. A monitor signal output from the monitor electrode 3 is input to the drive circuit 5. The drive circuit 5 outputs to the drive electrode 2 a drive signal adjusted from the input monitor signal so that the vibration of the sensor element 1 has a constant amplitude. One of the clock signals output from the drive circuit 5 is input to the timing control circuit 6 and the other is input to the sense circuit 7. In this case, the timing control circuit 6 can be replaced with a PLL circuit. A sense signal output from the sense electrode 4 is input to the sense circuit 7. The sense circuit 7 detects the sense signal output from the sense electrode 4 with a signal synchronized with the drive frequency of the sensor element output from the drive circuit 5, and outputs an angular velocity signal.

以上のように構成された従来の角速度センサについて、次にその動作を説明する。   Next, the operation of the conventional angular velocity sensor configured as described above will be described.

角速度センサにおけるセンサ素子1の駆動電極2に交流電圧が負荷されると、センサ素子1がX方向に駆動周波数で振動駆動する。そして、センサ素子1のZ軸周りに角速度が負荷されると、コリオリ力により、センサ素子1がY軸方向に検知周波数で振動する。そして、この振動によりセンス電極4に発生する電荷からなる出力信号をセンス回路により信号処理して出力することにより、角速度を検出するものである。   When an AC voltage is applied to the drive electrode 2 of the sensor element 1 in the angular velocity sensor, the sensor element 1 is driven to vibrate at a drive frequency in the X direction. When an angular velocity is applied around the Z axis of the sensor element 1, the sensor element 1 vibrates at the detection frequency in the Y axis direction due to Coriolis force. Then, the angular velocity is detected by processing the output signal composed of the electric charges generated in the sense electrode 4 by the vibration by the sense circuit and outputting it.

ここで、従来の角速度センサにおけるアナログ回路からなるドライブ回路5をデジタル回路で構成する場合を考えると、図8に示すように構成されるものである。図8において、8はデジタル信号処理をするデジタルドライブ回路で、このデジタルドライブ回路8は、発振回路9より出力される固定周波数のクロック信号でモニタ電極3より出力されるモニタ信号をサンプリング、およびデジタル信号処理して、センサ素子1の振動が一定振幅となるように調整した駆動信号を駆動電極2に出力する。また、デジタルドライブ回路8より出力されるマルチビット信号は、PLL回路(図示せず)を有するタイミング制御回路6に入力される。タイミング制御回路6より出力される検波タイミング信号をセンス回路7に入力し、かつこのセンス回路7は角速度信号を出力するものであった。   Here, considering the case where the drive circuit 5 composed of an analog circuit in the conventional angular velocity sensor is configured by a digital circuit, the configuration is as shown in FIG. In FIG. 8, 8 is a digital drive circuit that performs digital signal processing. This digital drive circuit 8 samples a monitor signal output from the monitor electrode 3 with a clock signal of a fixed frequency output from the oscillation circuit 9, and digitally By performing signal processing, a drive signal adjusted so that the vibration of the sensor element 1 has a constant amplitude is output to the drive electrode 2. The multi-bit signal output from the digital drive circuit 8 is input to the timing control circuit 6 having a PLL circuit (not shown). The detection timing signal output from the timing control circuit 6 is input to the sense circuit 7, and the sense circuit 7 outputs an angular velocity signal.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。   As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.

特開2002−188925号公報JP 2002-188925 A

しかしながら、上記した従来の構成においては、デジタルドライブ回路8を発振回路9より出力される固定周波数のクロック信号で動作させているため、周期性を有するジッタノイズが検波タイミングの位相誤差として発生することになり、これにより、センス回路7からの出力信号に周期的変動が発生するため、センス回路7からの出力信号が変動してしまうという課題を有していた。   However, in the above-described conventional configuration, since the digital drive circuit 8 is operated by a clock signal having a fixed frequency output from the oscillation circuit 9, jitter noise having periodicity is generated as a phase error of detection timing. As a result, periodic fluctuations occur in the output signal from the sense circuit 7, and the output signal from the sense circuit 7 fluctuates.

本発明は上記従来の課題を解決するもので、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということはなく、出力特性が安定している角速度センサを提供することを目的とするものである。   SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described conventional problems, and to provide an angular velocity sensor having stable output characteristics without occurrence of jitter noise having periodicity as a phase error of detection timing. Is.

本発明の請求項1に記載の発明は、駆動電極、センス電極およびモニタ電極を設けたセンサ素子と、このセンサ素子におけるモニタ電極からの出力信号を処理して駆動電極に駆動信号を入力しセンサ素子を所定の振幅で振動駆動させるとともにAD変換器、AGC回路、デジタルフィルタおよび駆動手段とを設けたドライブ回路と、前記センサ素子におけるセンス電極から出力される出力信号を角速度信号に変換するセンス回路と、定電圧出力器、タイミング切替手段および電圧制御発振器を設けたPLL回路と、前記ドライブ回路におけるデジタルフィルタからの出力信号により前記センサ素子の振幅量を測定する振幅判定回路とを備え、PLL回路に位相監視手段を設け、PLL回路内部の信号とデジタルフィルタからの出力信号との位相ずれ量が所定の閾値範囲外である場合に、タイミング切替手段から位相調整モード信号を出力するようにしたため、位相ずれにより、正確な角速度を検出できない間は、位相調整モード信号が出力されることとなり、これにより、角速度センサの出力信号の精度が向上するという作用効果を有するものである。 According to a first aspect of the present invention, there is provided a sensor element provided with a drive electrode, a sense electrode, and a monitor electrode, and an output signal from the monitor electrode in the sensor element is processed to input a drive signal to the drive electrode. A drive circuit having an AD converter, an AGC circuit, a digital filter, and a drive means, and a sensor circuit for driving an element to vibrate with a predetermined amplitude, and converting an output signal output from a sense electrode of the sensor element into an angular velocity signal A PLL circuit provided with a constant voltage output device, a timing switching means and a voltage controlled oscillator, and an amplitude determination circuit for measuring the amplitude amount of the sensor element by an output signal from a digital filter in the drive circuit, Is provided with a phase monitoring means for comparing the signal in the PLL circuit and the output signal from the digital filter. When the phase shift amount is outside the predetermined threshold range, the phase adjustment mode signal is output from the timing switching means. Therefore, the phase adjustment mode signal is output while the accurate angular velocity cannot be detected due to the phase shift. As a result, the accuracy of the output signal of the angular velocity sensor is improved.

本発明の請求項2に記載の発明は、駆動電極、センス電極およびモニタ電極を設けたセンサ素子と、このセンサ素子におけるモニタ電極からの出力信号を処理して駆動電極に駆動信号を入力しセンサ素子を所定の振幅で振動駆動させるとともにAD変換器、AGC回路、デジタルフィルタおよび駆動手段とを設けたドライブ回路と、前記センサ素子におけるセンス電極から出力される出力信号を角速度信号に変換するセンス回路と、定電圧出力器、タイミング切替手段および電圧制御発振器を設けたPLL回路と、前記ドライブ回路におけるデジタルフィルタからの出力信号により前記センサ素子の振幅量を測定する振幅判定回路とを備え、前記振幅判定回路からの出力信号が所定の値以下である場合にタイミング切替手段が定電圧出力器を選択して、定電圧が電圧制御発振器に入力されるとともに、前記PLL回路にタイミング切替手段を設け、このタイミング切替手段から前記センス回路からの出力信号に冗長する起動モード信号を出力するようにしたため、角速度センサの出力信号が入力される相手側システムが、起動時の定電圧出力器使用時の正確な角速度を検出出来ていない間は、起動モードであることを認識できるという作用効果を有するものである。 According to a second aspect of the present invention, there is provided a sensor element provided with a drive electrode, a sense electrode, and a monitor electrode, and an output signal from the monitor electrode in the sensor element is processed to input a drive signal to the drive electrode. A drive circuit having an AD converter, an AGC circuit, a digital filter, and a drive means, and a sensor circuit for driving an element to vibrate with a predetermined amplitude, and converting an output signal output from a sense electrode of the sensor element into an angular velocity signal A PLL circuit provided with a constant voltage output device, timing switching means and a voltage controlled oscillator, and an amplitude determination circuit for measuring an amplitude amount of the sensor element by an output signal from a digital filter in the drive circuit, When the output signal from the determination circuit is below a predetermined value, the timing switching means And-option, along with the constant voltage is inputted to the voltage controlled oscillator, the timing switch means is provided in said PLL circuit, since the outputs a start mode signal to redundancy from the timing switching means to an output signal from the sense circuit The other party system to which the output signal of the angular velocity sensor is input has the effect of being able to recognize that it is in the start mode while it cannot detect the accurate angular velocity when using the constant voltage output device at the start. It is.

以上のように本発明の角速度センサは、駆動電極、センス電極およびモニタ電極を設けたセンサ素子と、このセンサ素子におけるモニタ電極からの出力信号を処理して駆動電極に駆動信号を入力しセンサ素子を所定の振幅で振動駆動させるとともにAD変換器、AGC回路、デジタルフィルタおよび駆動手段とを設けたドライブ回路と、前記センサ素子におけるセンス電極から出力される出力信号を角速度信号に変換するセンス回路と、定電圧出力器、タイミング切替手段および電圧制御発振器を設けたPLL回路と、前記ドライブ回路におけるデジタルフィルタからの出力信号により前記センサ素子の振幅量を測定する振幅判定回路とを備え、PLL回路に位相監視手段を設け、PLL回路内部の信号とデジタルフィルタからの出力信号との位相ずれ量が所定の閾値範囲外である場合に、タイミング切替手段から位相調整モード信号を出力するようにしたため、位相ずれにより、正確な角速度を検出できない間は、位相調整モード信号が出力されることとなり、これにより、出力信号の精度が向上する角速度センサを提供することができるという効果を有するものである。 As described above, the angular velocity sensor of the present invention has a sensor element provided with a drive electrode, a sense electrode, and a monitor electrode, processes an output signal from the monitor electrode in the sensor element, and inputs the drive signal to the drive electrode. A drive circuit provided with an AD converter, an AGC circuit, a digital filter, and a drive means, and a sense circuit that converts an output signal output from the sense electrode of the sensor element into an angular velocity signal A PLL circuit provided with a constant voltage output device, timing switching means and a voltage controlled oscillator, and an amplitude determination circuit for measuring the amplitude amount of the sensor element by an output signal from a digital filter in the drive circuit, Phase monitoring means is provided, and the signal inside the PLL circuit and the output signal from the digital filter Since the phase adjustment mode signal is output from the timing switching means when the phase shift amount is outside the predetermined threshold range, the phase adjustment mode signal is output while the accurate angular velocity cannot be detected due to the phase shift. As a result, an angular velocity sensor that improves the accuracy of the output signal can be provided.

本発明の一実施の形態における角速度センサの回路図Circuit diagram of angular velocity sensor according to one embodiment of the present invention 同角速度センサの動作状態を示す図The figure which shows the operating state of the same angular velocity sensor 同角速度センサの動作状態を示す図The figure which shows the operating state of the same angular velocity sensor (a)(b)(c)同角速度センサの動作状態を示す図(A) (b) (c) The figure which shows the operation state of the same angular velocity sensor (a)(b)(c)(d)同角速度センサの動作状態を示す図(A) (b) (c) (d) The figure which shows the operation state of the same angular velocity sensor 同角速度センサの動作状態を示す図The figure which shows the operating state of the same angular velocity sensor 従来の角速度センサの回路図Circuit diagram of conventional angular velocity sensor 同角速度センサの回路図Circuit diagram of the same angular velocity sensor

以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。   Hereinafter, an angular velocity sensor according to an embodiment of the present invention will be described with reference to the drawings.

図1は本発明の一実施の形態における角速度センサの回路図である。   FIG. 1 is a circuit diagram of an angular velocity sensor according to an embodiment of the present invention.

図1において、30はセンサ素子で、このセンサ素子30は振動体31と、この振動体31を振動させるための圧電体を有する駆動電極32と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極33と、前記センサ素子30に角速度が印加されると電荷を発生する圧電体を有する一対のセンス電極とを設けている。また、前記センサ素子30における一対のセンス電極は、第1のセンス電極34と、この第1のセンス電極34と逆極性の電荷を発生する第2のセンス電極35とで構成されている。41はドライブ回路で、このドライブ回路41は入力切替手段42と、DA変換手段43、積分手段44、比較手段45、デジタルフィルタからなるフィルタ回路46、AGC回路47および駆動回路48とで構成されている。また、前記ドライブ回路41における入力切替手段42は、振動体31におけるモニタ電極33と接続され、そして、第2のタイミングΦ2で動作するアナログスイッチで構成されているものである。そしてまた、前記ドライブ回路41におけるDA切替手段49は、第1の基準電圧50および第2の基準電圧51を有し、そしてこの第1の基準電圧50と第2の基準電圧51を第2のタイミングΦ2で所定の信号により切り替えている。さらに、前記ドライブ回路41にはDA出力手段52を設けており、このDA出力手段52は前記DA切替手段49の出力信号が入力されるコンデンサ53と、このコンデンサ53の両端に接続され、かつ前記第1のタイミングΦ1で動作してコンデンサ53の電荷を放電するSW54,55とで構成されている。そして、前記DA切替手段49とDA出力手段52とでDA変換手段43を構成し、かつこのDA変換手段43は第1のタイミングΦ1で前記コンデンサ53の電荷を放電し、さらに前記第2のタイミングΦ2で前記DA切替手段49が出力する基準電圧に応じた電荷を入出力するものである。56はSWで、このSW56には前記入力切替手段42とDA変換手段43の出力が入力され、そして、このSW56は前記第2のタイミングΦ2で出力するものである。   In FIG. 1, reference numeral 30 denotes a sensor element. The sensor element 30 includes a vibrating body 31, a drive electrode 32 having a piezoelectric body for vibrating the vibrating body 31, and a piezoelectric body that generates an electric charge according to the vibration state. And a pair of sense electrodes having a piezoelectric body that generates an electric charge when an angular velocity is applied to the sensor element 30. Further, the pair of sense electrodes in the sensor element 30 includes a first sense electrode 34 and a second sense electrode 35 that generates charges having a polarity opposite to that of the first sense electrode 34. Reference numeral 41 denotes a drive circuit. The drive circuit 41 includes an input switching unit 42, a DA conversion unit 43, an integration unit 44, a comparison unit 45, a filter circuit 46 including a digital filter, an AGC circuit 47, and a drive circuit 48. Yes. The input switching means 42 in the drive circuit 41 is connected to the monitor electrode 33 in the vibrating body 31 and is constituted by an analog switch that operates at the second timing Φ2. Further, the DA switching means 49 in the drive circuit 41 has a first reference voltage 50 and a second reference voltage 51, and the first reference voltage 50 and the second reference voltage 51 are set to the second reference voltage 50. Switching is performed by a predetermined signal at timing Φ2. Further, the drive circuit 41 is provided with a DA output means 52. The DA output means 52 is connected to a capacitor 53 to which an output signal of the DA switching means 49 is input, to both ends of the capacitor 53, and It is composed of SWs 54 and 55 that operate at the first timing Φ1 and discharge the electric charge of the capacitor 53. The DA switching means 49 and the DA output means 52 constitute a DA converting means 43. The DA converting means 43 discharges the capacitor 53 at the first timing Φ1, and further the second timing. Charges corresponding to the reference voltage output by the DA switching means 49 at Φ2 are input / output. Reference numeral 56 denotes a switch, and the outputs of the input switching means 42 and the DA conversion means 43 are input to the SW 56, and the SW 56 is output at the second timing Φ2.

44は積分手段で、この積分手段44には前記SW56の出力が入力されるもので、演算増幅器57と、この演算増幅器57の帰還に接続されるコンデンサ58とにより構成されている。そして、第2のタイミングΦ2で動作し、前記積分手段44への入力信号がコンデンサ58により積分されるものである。45は比較手段で、この比較手段45には前記積分手段44が出力する積分信号が入力され、そして、この比較手段45はこの積分信号と所定の値とを比較する比較器59と、この比較器59が出力する1ビットデジタル信号が入力されるD型フリップフロップ60とにより構成されている。また、前記D型フリップフロップ60は前記第1のタイミングΦ1の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記DA変換手段43のDA切替手段49に入力されて、第1の基準電圧50と第2の基準電圧51とを切り替えるものである。そして、前記入力切替手段42、DA変換手段43、積分手段44および比較手段45によりΣΔ変調器からなるAD変換器61を構成している。   Reference numeral 44 denotes an integrating means, to which the output of the SW 56 is input. The integrating means 44 comprises an operational amplifier 57 and a capacitor 58 connected to the feedback of the operational amplifier 57. Then, it operates at the second timing Φ2, and the input signal to the integrating means 44 is integrated by the capacitor 58. Reference numeral 45 denotes a comparison means. The comparison means 45 receives an integration signal output from the integration means 44. The comparison means 45 compares the integration signal with a predetermined value, and compares the comparison signal. And a D-type flip-flop 60 to which a 1-bit digital signal output from the device 59 is input. The D-type flip-flop 60 latches the 1-bit digital signal and outputs a latch signal at the start of the first timing Φ1, and this latch signal is the DA switching means of the DA conversion means 43. 49, the first reference voltage 50 and the second reference voltage 51 are switched. The input switching means 42, DA converting means 43, integrating means 44, and comparing means 45 constitute an AD converter 61 composed of a ΣΔ modulator.

また、前記AD変換器61の出力するパルス密度変調記号はフィルタ回路46に入力され、前記振動体31の共振周波数の信号を抽出し、ノイズ成分を除去したマルチビット信号を出力する。そして、このマルチビット信号をAGC回路47に設けた半波整流フィルタ回路(図示せず)に入力することにより、振幅情報信号に変換する。そしてAGC回路47はこの振幅情報信号が大の場合には前記フィルタ回路46の出力マルチビット信号を減衰させた信号を、一方、前記振幅情報信号が小の場合には前記フィルタ回路46の出力マルチビット信号を増幅させた信号を駆動回路48に入力し、前記振動体31の振動が一定振幅となるように調整するものである。   Further, the pulse density modulation symbol output from the AD converter 61 is input to the filter circuit 46, and a signal of the resonance frequency of the vibrating body 31 is extracted and a multi-bit signal from which noise components are removed is output. Then, this multi-bit signal is input to a half-wave rectification filter circuit (not shown) provided in the AGC circuit 47 to be converted into an amplitude information signal. When the amplitude information signal is large, the AGC circuit 47 attenuates the output multi-bit signal of the filter circuit 46, whereas when the amplitude information signal is small, the AGC circuit 47 outputs the output multi-bit signal of the filter circuit 46. A signal obtained by amplifying the bit signal is input to the drive circuit 48 and adjusted so that the vibration of the vibrating body 31 has a constant amplitude.

前記駆動回路48は、2値を保持しているデジタル値出力手段62と、AGC回路47からの出力信号と前記デジタル値出力手段62の出力を加算し積分する加積分演算手段63と、この加積分演算手段63からの出力を比較定数値64と比較する値比較手段65と、この値比較手段65の出力に応じて前記デジタル値出力手段62の出力するデジタル値を切り替える値切り替え手段66と、前記値比較手段65の出力を所定のタイミングでラッチするフリップフロップ67とにより構成されるデジタルΣΔ変調器68を有している。前記デジタルΣΔ変調器68により前記AGC回路47が出力するマルチビット信号は1ビットのパルス密度変調信号に変調されて出力され、かつこのパルス密度変調信号はアナログフィルタ69に入力され、さらにセンサ素子30を駆動するのに有害な周波数成分はフィルタリングされて、センサ素子30に出力される。   The drive circuit 48 includes a digital value output means 62 that holds two values, an addition / integration calculation means 63 that adds and integrates the output signal from the AGC circuit 47 and the output of the digital value output means 62, and this addition A value comparison means 65 for comparing the output from the integral calculation means 63 with a comparison constant value 64; a value switching means 66 for switching the digital value output from the digital value output means 62 in accordance with the output from the value comparison means 65; It has a digital ΣΔ modulator 68 composed of a flip-flop 67 that latches the output of the value comparing means 65 at a predetermined timing. The multi-bit signal output from the AGC circuit 47 by the digital ΣΔ modulator 68 is modulated and output as a 1-bit pulse density modulation signal, and this pulse density modulation signal is input to the analog filter 69, and further the sensor element 30. The frequency component harmful to driving the signal is filtered and output to the sensor element 30.

71はタイミング制御回路で、このタイミング制御回路71は前記ドライブ回路41におけるフィルタ回路46が出力するマルチビット信号を入力し、第1のタイミングΦ1、第2のタイミングΦ2のタイミング信号を生成してドライブ回路41に、また第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5、第6のタイミングΦ6のタイミング信号をセンス回路81に出力するものである。   Reference numeral 71 denotes a timing control circuit. The timing control circuit 71 inputs a multi-bit signal output from the filter circuit 46 in the drive circuit 41, generates a timing signal of the first timing Φ1 and the second timing Φ2, and drives it. The timing signal of the third timing Φ3, the fourth timing Φ4, the fifth timing Φ5, and the sixth timing Φ6 is output to the circuit 41, and to the sense circuit 81.

なお、上記タイミング制御回路71の内部構成については後述する。   The internal configuration of the timing control circuit 71 will be described later.

前記センス回路81はΣΔ変調器からなるAD変換器82および演算手段83により構成されている。84は入力切替手段で、この入力切替手段84は前記センサ素子30における第1のセンス電極34と接続され前記第4のタイミングΦ4で動作するアナログスイッチ85(以下、SWと記す)、第2のセンス電極35と接続され前記第6のタイミングΦ6で動作するアナログスイッチ86とで構成されている。この構成により、入力切替手段84は、第1のセンス電極34または第2のセンス電極35からの入力信号を第4のタイミングΦ4または第6のタイミングΦ6で切り替えて出力することになる。87はDA切替手段で、このDA切替手段87は、第1の基準電圧88および第2の基準電圧89を有し、そしてこの第1の基準電圧88と第2の基準電圧89を所定の信号により切り替えるものである。90はDA出力手段で、このDA出力手段90は前記DA切替手段87の出力信号が入力されるコンデンサ91と、このコンデンサ91の両端に接続され、かつ前記第3のタイミングΦ3と第5のタイミングΦ5で動作してコンデンサ91の電荷を放電するSW92,93により構成されている。そして、前記DA切替手段87とDA出力手段90とでDA変換手段94を構成し、かつこのDA変換手段94は第3のタイミングΦ3と第5のタイミングΦ5で前記コンデンサ91の電荷を放電し、さらに前記第4のタイミングΦ4と第6のタイミングΦ6で前記DA切替手段87が出力する基準電圧に応じた電荷を入出力するものである。   The sense circuit 81 includes an AD converter 82 composed of a ΣΔ modulator and an arithmetic means 83. 84 is an input switching means, and this input switching means 84 is connected to the first sense electrode 34 in the sensor element 30 and is operated at the fourth timing Φ4. The analog switch 86 is connected to the sense electrode 35 and operates at the sixth timing Φ6. With this configuration, the input switching unit 84 switches and outputs the input signal from the first sense electrode 34 or the second sense electrode 35 at the fourth timing Φ4 or the sixth timing Φ6. Reference numeral 87 denotes DA switching means. This DA switching means 87 has a first reference voltage 88 and a second reference voltage 89, and the first reference voltage 88 and the second reference voltage 89 are set to a predetermined signal. Is switched by. Reference numeral 90 denotes DA output means. The DA output means 90 is connected to the capacitor 91 to which the output signal of the DA switching means 87 is input, and is connected to both ends of the capacitor 91, and the third timing Φ3 and the fifth timing. It is composed of SWs 92 and 93 that operate at Φ5 and discharge the electric charge of the capacitor 91. The DA switching means 87 and the DA output means 90 constitute a DA converting means 94, and the DA converting means 94 discharges the electric charge of the capacitor 91 at the third timing Φ3 and the fifth timing Φ5, Furthermore, charges corresponding to the reference voltage output by the DA switching means 87 are input and output at the fourth timing Φ4 and the sixth timing Φ6.

95はSWで、このSW95には前記入力切替手段84とDA変換手段94の出力が入力され、前記第4のタイミングΦ4と第6のタイミングΦ6で出力するものである。96は積分回路で、この積分回路96には前記SW95の出力が入力されるものであり、そして、この積分回路96は演算増幅器97と、この演算増幅器97の帰還に並列に接続される一対のコンデンサ98,99と、このコンデンサ98,99に接続される一対のSW100,101とにより構成されている。また、SW100は第3のタイミングΦ3と第4のタイミングΦ4で動作し、前記積分回路96への入力信号がコンデンサ98に積分されて積分値が保持されることになる。そしてまた、SW101は前記第5のタイミングΦ5と第6のタイミングΦ6で動作し、前記積分回路96への入力信号がコンデンサ99に積分されて積分値が保持されることになる。SW95と積分回路96により積分手段102を構成している。   Reference numeral 95 denotes an SW. The outputs of the input switching means 84 and the DA conversion means 94 are input to the SW 95 and output at the fourth timing Φ4 and the sixth timing Φ6. Reference numeral 96 denotes an integrating circuit, to which the output of the SW 95 is input. The integrating circuit 96 is connected to an operational amplifier 97 and a pair of feedback connected to the operational amplifier 97 in parallel. The capacitors 98 and 99 and a pair of SWs 100 and 101 connected to the capacitors 98 and 99 are included. Further, the SW 100 operates at the third timing Φ3 and the fourth timing Φ4, and the input signal to the integration circuit 96 is integrated into the capacitor 98 and the integrated value is held. Further, the SW 101 operates at the fifth timing Φ5 and the sixth timing Φ6, and the input signal to the integrating circuit 96 is integrated into the capacitor 99 and the integrated value is held. The integrating means 102 is constituted by the SW 95 and the integrating circuit 96.

103は比較手段で、この比較手段103には前記積分手段102が出力する積分信号が入力され、そして、この比較手段103はこの積分信号と所定の値とを比較する比較器104と、この比較器104が出力する1ビットデジタル信号が入力されるD型フリップフロップ105とで構成されている。また、前記D型フリップフロップ105は前記第4のタイミングΦ4と第6のタイミングΦ6の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記DA変換手段94のDA切替手段87に入力されて基準電圧88,89を切り替えるものである。そして、前記入力切替手段84、DA変換手段94、積分手段102および比較手段103によりAD変換器82を構成している。   Reference numeral 103 denotes a comparison means. The comparison means 103 receives the integration signal output from the integration means 102. The comparison means 103 compares the integration signal with a predetermined value, and compares the comparison signal. And a D-type flip-flop 105 to which a 1-bit digital signal output from the device 104 is input. The D-type flip-flop 105 latches the 1-bit digital signal and outputs a latch signal at the start of the fourth timing Φ4 and the sixth timing Φ6. The reference voltage 88, 89 is input to the DA switching means 87 of the means 94. The input switching means 84, DA conversion means 94, integration means 102 and comparison means 103 constitute an AD converter 82.

またこのAD変換器82は上記構成により、前記センサ素子30における第1のセンス電極34および第2のセンス電極35より出力される電荷をΣΔ変調し、1ビットデジタル信号に変換して出力するものである。   In addition, the AD converter 82 has the above-described configuration, and ΣΔ modulates the electric charges output from the first sense electrode 34 and the second sense electrode 35 in the sensor element 30 and converts them into a 1-bit digital signal for output. It is.

106はラッチ回路で、このラッチ回路106には前記AD変換器82の比較手段103における比較器104より出力される1ビットデジタル信号が入力され、かつ前記1ビットデジタル信号をラッチする一対のD型フリップフロップ107,108により構成されている。また、D型フリップフロップ107は第4のタイミングΦ4で前記1ビットデジタル信号をラッチするものであり、D型フリップフロップ108は第6のタイミングΦ6で前記1ビットデジタル信号をラッチするものである。109は差分演算手段で、この差分演算手段109は前記ラッチ回路106における一対のD型フリップフロップ107,108がラッチして出力する一対の1ビットデジタル信号が入力され、そしてこの一対の1ビットデジタル信号の差を演算する1ビット差分演算を置換処理により実現するものである。つまり、差分演算手段109に入力される一対の1ビットデジタル信号が、“00”“01”“10”“11”である時、それぞれ“0”“−1”“1”“0”と置き換えて出力する構成となっている。110は補正演算手段で、この補正演算手段110には前記差分演算手段109が出力する1ビット差分信号が入力され、この1ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものであり、つまり、上記したように補正演算手段110に入力される1ビット差分信号が“0”“1”“−1”であり、例えば、補正情報が“5”である場合にはそれぞれ“0”“5”“−5”と置き換えて出力する構成となっている。111はデジタルフィルタからなるフィルタ回路で、このフィルタ回路111には前記補正演算手段110より出力されるデジタル差分信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、前記ラッチ回路106、差分演算手段109、補正演算手段110およびフィルタ回路111により演算手段83を構成している。また、この演算手段83は、第4、第6のタイミングで一対の1ビットデジタル信号をラッチして、差分演算、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。   A latch circuit 106 receives a 1-bit digital signal output from the comparator 104 in the comparing means 103 of the AD converter 82 and latches the 1-bit digital signal. The flip-flops 107 and 108 are used. The D-type flip-flop 107 latches the 1-bit digital signal at the fourth timing Φ4, and the D-type flip-flop 108 latches the 1-bit digital signal at the sixth timing Φ6. Reference numeral 109 denotes a difference calculation means. The difference calculation means 109 receives a pair of 1-bit digital signals latched and output by the pair of D-type flip-flops 107 and 108 in the latch circuit 106, and the pair of 1-bit digital signals. A 1-bit difference operation for calculating a signal difference is realized by a replacement process. That is, when the pair of 1-bit digital signals input to the difference calculation means 109 are “00”, “01”, “10”, and “11”, they are replaced with “0”, “−1”, “1”, and “0”, respectively. Output. Reference numeral 110 denotes a correction calculation means. The correction calculation means 110 receives a 1-bit difference signal output from the difference calculation means 109, and realizes a correction calculation between the 1-bit difference signal and predetermined correction information by replacement processing. That is, as described above, when the 1-bit difference signal input to the correction calculation means 110 is “0”, “1”, “−1”, and the correction information is “5”, for example, The output is replaced with “0”, “5”, and “−5”. Reference numeral 111 denotes a filter circuit composed of a digital filter. The digital differential signal output from the correction calculation unit 110 is input to the filter circuit 111 to perform a filtering process for removing noise components. The latch circuit 106, the difference calculation means 109, the correction calculation means 110, and the filter circuit 111 constitute a calculation means 83. The arithmetic means 83 latches a pair of 1-bit digital signals at the fourth and sixth timings, performs a difference operation, a correction operation, and a filtering process, and outputs a multi-bit signal.

そして、タイミング制御回路71は、PLL回路121と、タイミング生成回路122,123と、振幅判定回路124とで構成されている。   The timing control circuit 71 includes a PLL circuit 121, timing generation circuits 122 and 123, and an amplitude determination circuit 124.

前記PLL回路121は、前記ドライブ回路41におけるフィルタ回路46が出力するマルチビット信号の周波数を逓倍し、位相ノイズを時間的に積分し低減して、タイミング生成回路122,123に信号を出力するものである。位相監視手段126には、フィルタ回路46が出力するマルチビット信号を波形整形した矩形波信号と分周器126aの出力信号が入力される。そして、分周器126aによる第2のタイミング信号Φ2は後述する電圧制御発振器129による第1のタイミング信号Φ1を分周した同期信号であり、第2のタイミング信号Φ2のタイミングでの、AD変換器であるドライブ回路41の出力値それ自体が、第2のタイミング信号Φ2の正弦波信号の中央値、つまりゼロ点との位相ずれ量に応じた値となる。前記AD変換器61に正弦波のアナログ信号を入力すると、前記電圧制御発振器129の出力する第1のタイミング信号Φ1のタイミングでサンプリングして入力されたアナログ信号の大きさに応じたデジタル値に変換され、そして、このデジタル値が位相監視手段126に入力される。この時は、例えば、正弦波信号の中央値を“0”とした正負のデジタル信号に変換される。この位相監視手段126からは、第2のタイミング信号Φ2のタイミングで入力されたデジタル値を出力することになり、そして、これが位相補正回路126bに入力され、所定の値に補正された後、DA変換器125に入力され、そして、このDA変換器125で入力されたデジタル値に応じたアナログ値に変換されて出力される。また、このアナログ信号は、ループフィルタからなるフィルタ回路127を通して、さらにタイミング切替手段128を介して電圧制御発振器129に入力され、そして、入力されたアナログ信号に応じた周波数の信号がこの電圧制御発振器129より出力され、これがAD変換器61のタイミング信号としてフィードバックされることになる。この時、第2のタイミング信号Φ2は第1のタイミング信号Φ1を分周した同期信号であり、第2のタイミング信号Φ2のタイミングでのAD変換器61の出力値それ自体が、第2のタイミング信号Φ2の正弦波信号の中央値、つまりゼロ点との位相ずれ量に応じた値となる。すなわち、通常のPLL回路における位相比較器(図示せず)から出力される値と同じ意味をもつことになる。そして、図2に示すように、位相監視手段126の出力するデジタル値が負の場合には電圧制御発振器126の出力する周波数が減少する方向のアナログ信号を、一方、位相監視手段126の出力するデジタル値が正の場合には電圧制御発振器129の出力する周波数が増加する方向のアナログ信号をDA変換器125より出力する。そして、PLL回路121のループとしては、このDA変換器125の出力するアナログ信号が一定となるように、つまり第2のタイミング信号Φ2のタイミングでのデジタル値が“0”となるようにループ制御がかかることになる。これにより、AD変換器61のサンプリングタイミングが、入力されるアナログ信号の中央値を通るタイミングと同期することになるため、正確にアナログ信号の中央値つまりゼロ点と同期することが可能となるものである。   The PLL circuit 121 multiplies the frequency of the multi-bit signal output from the filter circuit 46 in the drive circuit 41, integrates and reduces the phase noise in time, and outputs a signal to the timing generation circuits 122 and 123. It is. The phase monitoring means 126 receives a rectangular wave signal obtained by shaping the multi-bit signal output from the filter circuit 46 and an output signal from the frequency divider 126a. The second timing signal Φ2 from the frequency divider 126a is a synchronizing signal obtained by frequency-dividing the first timing signal Φ1 from the voltage controlled oscillator 129, which will be described later. The AD converter at the timing of the second timing signal Φ2 The output value itself of the drive circuit 41 is a median value of the sine wave signal of the second timing signal Φ2, that is, a value corresponding to the phase shift amount from the zero point. When a sine wave analog signal is input to the AD converter 61, it is sampled at the timing of the first timing signal Φ1 output from the voltage controlled oscillator 129 and converted to a digital value corresponding to the magnitude of the input analog signal. This digital value is input to the phase monitoring means 126. At this time, for example, it is converted into a positive / negative digital signal in which the median value of the sine wave signal is “0”. The phase monitoring means 126 outputs a digital value input at the timing of the second timing signal Φ2, and this is input to the phase correction circuit 126b and corrected to a predetermined value, and then DA. The signal is input to the converter 125, converted to an analog value corresponding to the digital value input by the DA converter 125, and output. The analog signal is input to the voltage controlled oscillator 129 through the filter circuit 127 formed of a loop filter and further via the timing switching means 128, and a signal having a frequency corresponding to the input analog signal is input to the voltage controlled oscillator. 129, and this is fed back as a timing signal of the AD converter 61. At this time, the second timing signal Φ2 is a synchronizing signal obtained by dividing the first timing signal Φ1, and the output value of the AD converter 61 at the timing of the second timing signal Φ2 itself is the second timing signal. It becomes a median value of the sine wave signal of the signal Φ2, that is, a value corresponding to the phase shift amount from the zero point. That is, it has the same meaning as a value output from a phase comparator (not shown) in a normal PLL circuit. As shown in FIG. 2, when the digital value output from the phase monitoring unit 126 is negative, an analog signal in a direction in which the frequency output from the voltage controlled oscillator 126 decreases is output from the phase monitoring unit 126. When the digital value is positive, an analog signal in a direction in which the frequency output from the voltage controlled oscillator 129 increases is output from the DA converter 125. The loop of the PLL circuit 121 is controlled so that the analog signal output from the DA converter 125 is constant, that is, the digital value at the timing of the second timing signal Φ2 is “0”. Will take. As a result, the sampling timing of the AD converter 61 is synchronized with the timing passing through the median value of the input analog signal, so that it is possible to accurately synchronize with the median value of the analog signal, that is, the zero point. It is.

また、前記位相監視手段126では入力されるデジタル値が、所定の上限値及び下限値を超えるかどうかを監視している。上記第2のタイミング信号Φ2が入力されたタイミングにより出力する値を変化させる。具体的には、図3に示すように、第2のタイミング信号Φ2が入力されてから、入力されたデジタル値が所定の上限値を下回った後に次に所定の下限値を下回り、さらに下限値を上回るまでの期間をフェーズ1とし、そして、フェーズ1の終わりから入力されたデジタル値が所定の上限値を超えるまでをフェーズ2とし、それ以降の次に、上限値を下回るまでをフェーズ3とすると、フェーズ1で第2のタイミング信号Φ2が入力された場合には所定の下限値の信号を出力し、フェーズ2で第2のタイミング信号Φ2が入力された場合にはその第2のタイミング信号Φ2のタイミングで入力されたデジタル値を出力し、フェーズ3で第2のタイミング信号が入力された場合には所定の上限値の信号を出力することになる。そして、DA変換器125には、前記位相監視手段126の出力するデジタル値が入力され、かつこのDA変換器125は、このデジタル値に応じた大きさのアナログ信号を出力し、そして、このアナログ信号はループフィルタからなるフィルタ回路127に入力され、かつこのフィルタ回路127でフィルタリングされた後にタイミング切替手段128を介して電圧制御発振器129に入力されることになる。このようにして、位相監視手段126の出力するデジタル値に応じたアナログ信号をフィルタリングした信号によって決まる周波数が電圧制御発振器129より出力されることになる。位相監視手段126が上記のようなフェーズの判定及び出力信号の上限及び下限を設定していることにより、一定範囲内のアナログ信号が電圧制御発振器129に入力されることになり、その結果、電圧制御発振器129が出力する信号の周波数が制限されることになる。これにより、PLL回路121全体の動作において、入力されるアナログ信号の周波数と分周器における分周値を乗じた周波数以外でロックする、いわゆる倍周波数ロック等の誤動作を防止して、PLL回路121を所定の周波数でロックさせることができることになる。   The phase monitoring means 126 monitors whether the input digital value exceeds a predetermined upper limit value and lower limit value. The value to be output is changed according to the input timing of the second timing signal Φ2. Specifically, as shown in FIG. 3, after the second timing signal Φ2 is input, the input digital value falls below a predetermined upper limit value, and then falls below a predetermined lower limit value. Phase 1 is a period until exceeding the phase limit, phase 2 is a period until the digital value input from the end of phase 1 exceeds a predetermined upper limit value, and phase 3 is the next period until the digital value is below the upper limit value. Then, when the second timing signal Φ2 is input in the phase 1, a signal of a predetermined lower limit value is output, and when the second timing signal Φ2 is input in the phase 2, the second timing signal is output. A digital value input at the timing of Φ2 is output, and when a second timing signal is input in phase 3, a signal of a predetermined upper limit value is output. The digital value output from the phase monitoring means 126 is input to the DA converter 125, and the DA converter 125 outputs an analog signal having a magnitude corresponding to the digital value. The signal is input to the filter circuit 127 formed of a loop filter, and after being filtered by the filter circuit 127, is input to the voltage controlled oscillator 129 via the timing switching means 128. In this way, the voltage controlled oscillator 129 outputs a frequency determined by a signal obtained by filtering an analog signal corresponding to the digital value output from the phase monitoring unit 126. Since the phase monitoring means 126 sets the phase determination and the upper and lower limits of the output signal as described above, an analog signal within a certain range is input to the voltage controlled oscillator 129, and as a result, the voltage The frequency of the signal output from the controlled oscillator 129 is limited. Thus, in the entire operation of the PLL circuit 121, a malfunction other than a frequency obtained by multiplying the frequency of the input analog signal by the frequency divided value in the frequency divider, which is a so-called double frequency lock, is prevented, and the PLL circuit 121 is prevented. Can be locked at a predetermined frequency.

そしてまた、位相監視手段126の出力する信号が入力される位相補正回路126bでは、入力された位相比較値を所定の値分だけ増減させて出力することにより、ロックする位相をデジタル値の分解能の分だけ微調整することが可能となる。例えば、位相補正回路126bにおいて、正の値を加算して出力したとすると、電圧制御発振器129は加算しない場合と比べて加算した分だけ増加した周波数を出力することになり、その結果として位相を早めた点にロックすることになる。   Further, in the phase correction circuit 126b to which the signal output from the phase monitoring means 126 is input, the input phase comparison value is increased / decreased by a predetermined value to output the phase to be locked with the resolution of the digital value. It is possible to make fine adjustments by the minute. For example, if the phase correction circuit 126b adds and outputs a positive value, the voltage-controlled oscillator 129 outputs a frequency that is increased by the amount added compared to the case where no addition is performed, and as a result, the phase is changed. It will lock to an earlier point.

さらに、AD変換器61においては、AD変換もしくは演算等により所定のクロック数だけ遅延が生じて出力される場合、その遅延分だけずれた位相でロックすることになるが、位相監視手段126の出力する値を第2のタイミング信号Φ2のタイミングから遅延分のクロック数だけずれたタイミングでの値を出力する構成にすることにより、第2のタイミング信号Φ2が、入力されるアナログ信号の中央値を通るタイミングと同期することになり、これにより、正確にアナログ信号の中央値つまりゼロ点と同期させることが可能となるものである。   Further, in the AD converter 61, when a delay of a predetermined number of clocks is generated and output by AD conversion or calculation, the AD converter 61 is locked with a phase shifted by the delay. By setting the value to be output at a timing that is shifted from the timing of the second timing signal Φ2 by the number of clocks corresponding to the delay, the second timing signal Φ2 has the median value of the input analog signal. This synchronizes with the passing timing, and this makes it possible to accurately synchronize with the median value of the analog signal, that is, the zero point.

位相監視手段126から出力される信号は位相補正回路126bを介してループフィルタからなるフィルタ回路127に入力され、そしてこのフィルタ回路127は交流成分の少ない直流信号に変換するもので、このフィルタ回路127の出力信号と定電圧値とがタイミング切替手段128に入力される。そして、前記タイミング切替手段128は、第1のスイッチ130、第2のスイッチ131、第3のスイッチ132およびOR回路133とで構成されている。前記タイミング切替手段128における第1のスイッチ130は、定電圧出力器134と電気的に接続されており、第1のスイッチ130を切り替えることにより、定電圧出力器134からの出力信号を電圧制御発振器129またはOR回路133に出力するものである。また、前記タイミング切替手段128における第2のスイッチ131はフィルタ回路127に接続されており、第2のスイッチ131を切り替えることにより、フィルタ回路127からの出力信号を電圧制御発信器129またはOR回路133に出力するものである。さらに、前記タイミング切替手段128における第3のスイッチ132は、フィルタ回路127に接続されており、第3のスイッチ132をONにすることにより、フィルタ回路127からの出力信号を電圧制御発振器129に出力するものである。また、前記タイミング切替手段128におけるOR回路133は第1のスイッチ130と第2のスイッチ131とのいずれか一方または両方が接続されたときに、High信号をモード信号として出力するものである。   The signal output from the phase monitoring means 126 is input to the filter circuit 127 formed of a loop filter via the phase correction circuit 126b, and this filter circuit 127 converts the signal into a DC signal with a small AC component. The output signal and the constant voltage value are input to the timing switching means 128. The timing switching unit 128 includes a first switch 130, a second switch 131, a third switch 132, and an OR circuit 133. The first switch 130 in the timing switching unit 128 is electrically connected to a constant voltage output unit 134. By switching the first switch 130, an output signal from the constant voltage output unit 134 is a voltage controlled oscillator. 129 or the OR circuit 133. Further, the second switch 131 in the timing switching means 128 is connected to the filter circuit 127, and by switching the second switch 131, the output signal from the filter circuit 127 is converted to the voltage control oscillator 129 or the OR circuit 133. Is output. Further, the third switch 132 in the timing switching means 128 is connected to the filter circuit 127, and the output signal from the filter circuit 127 is output to the voltage controlled oscillator 129 by turning on the third switch 132. To do. The OR circuit 133 in the timing switching means 128 outputs a High signal as a mode signal when one or both of the first switch 130 and the second switch 131 are connected.

また、前記振幅判定回路124にはフィルタ回路46から出力されるマルチビット信号が入力される。そして、この振幅判定回路124はフィルタ回路46から出力されるマルチビット信号の振幅情報を監視しており、この振幅情報が目標振幅の50%以上である場合には、タイミング切替手段128はフィルタ回路127の出力信号を選択する。そして、PLL回路121は閉ループとなり、音叉駆動周波数のモニタ信号を入力信号として逓倍し、位相ノイズを時間的に積分し低減した信号を出力するため、センサ素子30の固有駆動周波数に同期した信号がタイミング生成回路122,123に入力されることになる。一方、フィルタ回路46から出力されるマルチビット信号の振幅情報が目標振幅の50%以下である場合には、タイミング切替手段128は定電圧出力器134からの出力信号を選択するように切り替えている。すなわち、電圧制御発振器129からは定電圧値に応じた固定周波数の信号が出力され、この信号がタイミング生成回路122,123に入力されることになる。さらに、位相監視手段126は、分周器126aからの出力信号と、フィルタ回路46からの出力信号を比較しており、両者の出力信号の位相差が30度以上有る場合には、第2の出力スイッチを介して、フィルタ回路127からの出力信号を電圧制御発振器129に伝達するように構成されている。一方、分周器126aからの出力信号と、フィルタ回路46からの出力信号の位相差が30度以下で有る場合には、第3の出力スイッチを介して、フィルタ回路127からの出力信号を電圧制御発振器129に伝達するとともに、第1のスイッチ130および第2のスイッチ131は、OR回路133に接続されることになり、OR回路133からはHigh信号が出力される。   The multi-bit signal output from the filter circuit 46 is input to the amplitude determination circuit 124. The amplitude determination circuit 124 monitors the amplitude information of the multi-bit signal output from the filter circuit 46. When the amplitude information is 50% or more of the target amplitude, the timing switching means 128 is connected to the filter circuit. 127 output signals are selected. Then, the PLL circuit 121 becomes a closed loop, multiplies the monitor signal of the tuning fork drive frequency as an input signal, and outputs a signal obtained by integrating and reducing the phase noise in time, so that a signal synchronized with the inherent drive frequency of the sensor element 30 is generated. It is input to the timing generation circuits 122 and 123. On the other hand, when the amplitude information of the multi-bit signal output from the filter circuit 46 is 50% or less of the target amplitude, the timing switching unit 128 switches so as to select the output signal from the constant voltage output unit 134. . That is, a signal with a fixed frequency corresponding to a constant voltage value is output from the voltage controlled oscillator 129, and this signal is input to the timing generation circuits 122 and 123. Furthermore, the phase monitoring means 126 compares the output signal from the frequency divider 126a with the output signal from the filter circuit 46, and if the phase difference between the two output signals is 30 degrees or more, the second The output signal from the filter circuit 127 is transmitted to the voltage controlled oscillator 129 via the output switch. On the other hand, when the phase difference between the output signal from the frequency divider 126a and the output signal from the filter circuit 46 is 30 degrees or less, the output signal from the filter circuit 127 is converted into a voltage via the third output switch. While transmitting to the control oscillator 129, the first switch 130 and the second switch 131 are connected to the OR circuit 133, and the OR circuit 133 outputs a High signal.

前述の如く、タイミング切替手段128の出力電圧は電圧制御発振器129に入力される。この電圧制御発振器129は入力電圧に応じた周波数信号を発振する可変周波数発振器であり、この電圧制御発振器129より出力される発振信号は、分周器126aと、タイミング生成回路122,123に入力される。   As described above, the output voltage of the timing switching unit 128 is input to the voltage controlled oscillator 129. The voltage controlled oscillator 129 is a variable frequency oscillator that oscillates a frequency signal corresponding to an input voltage. The oscillation signal output from the voltage controlled oscillator 129 is input to the frequency divider 126 a and the timing generation circuits 122 and 123. The

前記タイミング生成回路122は前記PLL回路121から出力される信号をもとに、第1のタイミングΦ1、第2のタイミングΦ2のタイミング信号を生成してドライブ回路41に出力するものであり、またタイミング生成回路123はモニタ信号の2周期間を第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5、第6のタイミングΦ6に分割してこのタイミング信号を生成してセンス回路81に出力するものである。   The timing generation circuit 122 generates a timing signal having a first timing Φ1 and a second timing Φ2 based on a signal output from the PLL circuit 121, and outputs the timing signal to the drive circuit 41. The generation circuit 123 divides the two periods of the monitor signal into a third timing Φ 3, a fourth timing Φ 4, a fifth timing Φ 5, and a sixth timing Φ 6, generates this timing signal, and outputs it to the sense circuit 81. To do.

以上のようにして構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。   Next, the operation of the angular velocity sensor according to the embodiment of the present invention configured as described above will be described.

前記センサ素子30の駆動電極32に駆動信号を加えると、振動体31が共振し、モニタ電極33に電荷が発生する。このモニタ電極33に発生した電荷はドライブ回路41におけるAD変換器61に入力され、パルス密度変調信号へと変換される。そしてこのパルス密度変調信号はフィルタ回路46に入力され、前記振動体31の共振周波数を抽出し、ノイズ成分を除去したマルチビット信号を出力する。   When a drive signal is applied to the drive electrode 32 of the sensor element 30, the vibrating body 31 resonates and charges are generated at the monitor electrode 33. The charges generated on the monitor electrode 33 are input to the AD converter 61 in the drive circuit 41 and converted into a pulse density modulation signal. The pulse density modulation signal is input to the filter circuit 46, where the resonance frequency of the vibrating body 31 is extracted and a multi-bit signal from which noise components have been removed is output.

この場合におけるAD変換器61の動作を以下に説明する。このAD変換器61はタイミング制御回路71より出力されるモニタ信号に同期したタイミングである第1のタイミングΦ1、第2のタイミングΦ2を繰り返すことによって動作するもので、第1のタイミングΦ1ではセンサ素子30におけるモニタ電極33から出力される信号がΣΔ変調されて1ビットデジタル信号に変換される。   The operation of the AD converter 61 in this case will be described below. The AD converter 61 operates by repeating the first timing Φ1 and the second timing Φ2 that are synchronized with the monitor signal output from the timing control circuit 71. At the first timing Φ1, the sensor element is operated. The signal output from the monitor electrode 33 at 30 is ΣΔ modulated and converted into a 1-bit digital signal.

上記した2つのタイミングでの動作をひとつずつ説明する。図4(a)に示すように、まず第1タイミングΦ1では、積分手段44におけるコンデンサ58に保持されている積分値を比較する前記比較手段45の比較器59に入力し、この比較器59より出力される1ビットデジタル信号が、第1のタイミングΦ1の立ち上がり時にD型フリップフロップ60にラッチされ、このラッチ信号が前記DA変換手段43のDA切替手段49に入力される。また、DA出力手段52におけるSW54とSW55がONになって、コンデンサ53に保持されている電荷が放電される。   The operation at the above two timings will be described one by one. As shown in FIG. 4A, first, at the first timing Φ 1, the integrated value held in the capacitor 58 in the integrating means 44 is input to the comparator 59 of the comparing means 45 for comparing, and from this comparator 59. The output 1-bit digital signal is latched in the D-type flip-flop 60 at the rising edge of the first timing Φ1, and this latch signal is input to the DA switching means 49 of the DA converting means 43. Further, SW 54 and SW 55 in the DA output means 52 are turned on, and the electric charge held in the capacitor 53 is discharged.

次に、第2のタイミングΦ2では、前記DA切替手段49に入力されたラッチ信号に応じて第1の基準電圧50および第2の基準電圧51が切り替えられてコンデンサ53に入力され、かつDA変換手段43より切り替えられた基準電圧に応じた電荷が出力される。また、入力切替手段42がONになり、前記センサ素子30のモニタ電極33より発生する電荷が入力される。さらに、積分手段44におけるSW56がONになり、前記入力切替手段42とDA変換手段43から出力される電荷が積分手段44に入力される。これにより第2のタイミングΦ2では、積分手段44におけるコンデンサ58に、図4(a)の斜線部で示される電荷量とDA変換手段43より出力される電荷量の総和が積分されて保持されることになる。   Next, at the second timing Φ2, the first reference voltage 50 and the second reference voltage 51 are switched and input to the capacitor 53 in accordance with the latch signal input to the DA switching means 49, and DA conversion is performed. Charges corresponding to the switched reference voltage are output from the means 43. Further, the input switching means 42 is turned on, and the charge generated from the monitor electrode 33 of the sensor element 30 is input. Further, the SW 56 in the integrating unit 44 is turned on, and the charges output from the input switching unit 42 and the DA converting unit 43 are input to the integrating unit 44. As a result, at the second timing Φ2, the sum of the charge amount indicated by the hatched portion in FIG. 4A and the charge amount output from the DA conversion means 43 is integrated and held in the capacitor 58 in the integration means 44. It will be.

上記した第1のタイミングΦ1および第2のタイミングΦ2での以上の動作によりセンサ素子30のモニタ電極33から出力される振幅値に相当する電荷量がΣΔ変調され、図4(b)および図4(c)に示すように、第1のタイミングΦ1の信号の立ち上がり時に1ビットデジタル信号として出力されることになる。   With the above operation at the first timing Φ1 and the second timing Φ2, the charge amount corresponding to the amplitude value output from the monitor electrode 33 of the sensor element 30 is ΣΔ-modulated, and FIG. 4B and FIG. As shown in (c), it is output as a 1-bit digital signal when the signal at the first timing Φ1 rises.

以上の動作により、センサ素子30におけるモニタ電極33から出力される電荷量がAD変換器61によりΣΔ変調されて1ビットデジタル信号として上記タイミングで出力されることになる。   With the above operation, the charge amount output from the monitor electrode 33 in the sensor element 30 is ΣΔ modulated by the AD converter 61 and output as a 1-bit digital signal at the above timing.

そしてまた、前記ドライブ回路41におけるフィルタ回路46より出力される図4(b)に示すマルチビット信号をAGC回路47に設けた全波整流フィルタ回路(図示せず)に入力することにより、振幅情報信号に変換する。マルチビット信号が例えば10bitである場合、正側に512値、負側にも512値のデータが有り、マルチビット信号の絶対値の平均をとるだけで、容易に、振幅情報を得ることができる。そして、全波整流フィルタ回路(図示せず)の出力信号が目標値の50%以下である場合には、角速度センサの起動モードであるとして、定電圧出力器134の出力信号を第1のスイッチを介して、電圧制御発振器129に入力する。このとき、第1のスイッチ130はOR回路133の入力端子に接続されて、OR回路133から起動モードであることを示すHigh信号が出力される。そしてこの、起動モード信号はセンス回路81の演算手段83におけるフィルタ回路111の出力信号に冗長させて出力されるものである。   Further, the multi-bit signal shown in FIG. 4B output from the filter circuit 46 in the drive circuit 41 is input to a full-wave rectifying filter circuit (not shown) provided in the AGC circuit 47, whereby amplitude information is obtained. Convert to signal. For example, when the multi-bit signal is 10 bits, there is 512-value data on the positive side and 512-value data on the negative side, and amplitude information can be easily obtained simply by taking the average of the absolute values of the multi-bit signal. . When the output signal of the full-wave rectifying filter circuit (not shown) is 50% or less of the target value, the output signal of the constant voltage output device 134 is regarded as the start mode of the angular velocity sensor and the first switch To the voltage controlled oscillator 129. At this time, the first switch 130 is connected to the input terminal of the OR circuit 133, and a High signal indicating the start mode is output from the OR circuit 133. The start mode signal is output redundantly with the output signal of the filter circuit 111 in the arithmetic means 83 of the sense circuit 81.

一方、全波整流フィルタ回路(図示せず)の出力信号が目標値の50%以上である場合には、位相調整モードあるいは通常動作モードである。位相監視手段126はフィルタ回路46からの出力信号と、分周器126aからの出力信号を比較して両者の位相差が30deg以上ある場合には、位相調整モードであるとして、位相を調整する。そして、フィルタ回路127からの出力信号は、第2のスイッチ131を介して、電圧制御発振器129に出力される。このとき、第2のスイッチ131は、OR回路133の入力端子に接続され、OR回路133から位相調整モードであることを示すHigh信号が出力される。一方、フィルタ回路46からの出力信号と、分周器126aからの出力信号の位相差が30deg以下である場合には、通常動作モードであるとして、第3のスイッチ132を介してフィルタ回路127の出力信号が電圧制御発振器129に入力される。このとき、第1のスイッチ130および第2のスイッチ131は双方ともにOR回路133の入力端子に接続されず、OR回路133からは、通常動作モードであるとして、Low信号が出力される。また、このAGC回路47は振幅情報信号が大の場合には前記フィルタ回路46の出力マルチビット信号を減衰させた信号を、一方、前記振幅情報信号が小の場合には前記フィルタ回路46の出力するマルチビット信号を増幅させた信号を駆動回路48に入力し、前記振動体31の振動が一定振幅となるように調整するものである。   On the other hand, when the output signal of the full-wave rectifying filter circuit (not shown) is 50% or more of the target value, the phase adjustment mode or the normal operation mode is set. The phase monitoring unit 126 compares the output signal from the filter circuit 46 and the output signal from the frequency divider 126a, and adjusts the phase as the phase adjustment mode when the phase difference between the two is 30 degrees or more. The output signal from the filter circuit 127 is output to the voltage controlled oscillator 129 via the second switch 131. At this time, the second switch 131 is connected to the input terminal of the OR circuit 133, and a High signal indicating the phase adjustment mode is output from the OR circuit 133. On the other hand, when the phase difference between the output signal from the filter circuit 46 and the output signal from the frequency divider 126a is 30 degrees or less, the normal operation mode is assumed and the filter circuit 127 of the filter circuit 127 is connected via the third switch 132. An output signal is input to the voltage controlled oscillator 129. At this time, neither the first switch 130 nor the second switch 131 is connected to the input terminal of the OR circuit 133, and the Low signal is output from the OR circuit 133 as being in the normal operation mode. The AGC circuit 47 attenuates the output multi-bit signal of the filter circuit 46 when the amplitude information signal is large, while the output of the filter circuit 46 when the amplitude information signal is small. A signal obtained by amplifying the multi-bit signal is input to the drive circuit 48 and adjusted so that the vibration of the vibrating body 31 has a constant amplitude.

前記デジタルΣΔ変調器68の加積分演算手段63には、前記AGC回路47から出力されるマルチビット信号と、所定の2値を保持してデジタル値出力手段62のどちらかの値を出力する値切り替え手段66より出力される定数値が入力され、加算して積分される。この加積分演算手段63から出力される積分値は比較定数値64と値比較手段65により比較されて比較結果が出力される。そして、この比較結果がフリップフロップ67により所定のタイミングでラッチされて出力される。このフリップフロップ67の出力により値切り替え手段66より出力される定数値が切り替えられることになる。この時、加積分演算手段63の出力値が比較定数値64より小さい場合には、デジタル値出力手段62の2値のうちの大きい方の値が、逆の場合には小さい方の値が選択されて出力されるように動作する。この動作を繰り返すことによりフリップフロップ67より、前記AGC回路47が出力するマルチビット信号が、1ビットのパルス密度変調信号に変調されて出力されることになる。ここで、デジタルΣΔ変調器68に入力される信号が例えば、10bit(=±9bit)である場合、比較定数値64を“0”、デジタル値出力手段62の2値を“511”“−511”以上とすることが望ましい。   The addition / integration calculation means 63 of the digital ΣΔ modulator 68 has a multi-bit signal output from the AGC circuit 47 and a value for holding one of the two values and outputting one of the values of the digital value output means 62. A constant value output from the switching means 66 is input, added and integrated. The integration value output from the addition / calculation operation means 63 is compared with the comparison constant value 64 by the value comparison means 65, and the comparison result is output. The comparison result is latched and output at a predetermined timing by the flip-flop 67. The constant value output from the value switching means 66 is switched by the output of the flip-flop 67. At this time, when the output value of the addition / integration calculating means 63 is smaller than the comparison constant value 64, the larger value of the two values of the digital value output means 62 is selected, and in the opposite case, the smaller value is selected. And operate to be output. By repeating this operation, the multi-bit signal output from the AGC circuit 47 is modulated from the flip-flop 67 into a 1-bit pulse density modulation signal and output. Here, when the signal input to the digital ΣΔ modulator 68 is, for example, 10 bits (= ± 9 bits), the comparison constant value 64 is “0”, and the binary value of the digital value output means 62 is “511” “−511”. "It is desirable to set it above.

なお、ΣΔ変調ではオーバーサンプリングを行い、その量子化ノイズが高域にノイズシェーピングされるため、高周波成分のノイズ成分を含むが、センサ素子30の応答がそのような高周波に応答できないため、パルス密度変調信号のサンプリング周波数でなく、オーバーサンプリングされた所定の周波数成分で振動することになる。また、センサ素子30の高周波での応答ゲインが高くて、このような高周波成分のノイズが問題になる場合には、デジタルΣΔ変調器68の出力信号のうち問題となる周波数成分を低減するように設定されたアナログフィルタ69を追加することによって、さらに低ノイズで、高精度のドライブ回路41を実現することが可能となるものである。   Note that in ΣΔ modulation, oversampling is performed, and the quantization noise is noise-shaped in a high frequency range. Therefore, the noise component of a high frequency component is included, but the response of the sensor element 30 cannot respond to such a high frequency, so the pulse density It vibrates not at the sampling frequency of the modulation signal but at a predetermined oversampled frequency component. If the sensor element 30 has a high response gain at a high frequency and noise of such a high frequency component becomes a problem, the problematic frequency component of the output signal of the digital ΣΔ modulator 68 is reduced. By adding the set analog filter 69, it is possible to realize the drive circuit 41 with lower noise and higher accuracy.

また、前記センサ素子30が図1に図示している駆動方向に速度Vで屈曲振動している状態において、振動体31の長手方向の中心軸周りにセンサ素子30が角速度ωで回転すると、このセンサ素子30にF=2mV×ωのコリオリ力が発生する。このコリオリ力により前記センサ素子30が有する一対のセンス電極34,35に、図5(a)および図5(b)に示すように電荷が発生する。そしてこのセンス電極34,35に発生する電荷はコリオリ力により発生するため、前記モニタ電極33に発生する信号より位相が90度進んでいる。そしてまた、前記一対のセンス電極34,35に発生した出力信号は図5(a)および図5(b)に示す通り、正極性信号と負極性信号の関係にある。   Further, when the sensor element 30 is bent and vibrated at a speed V in the driving direction shown in FIG. A Coriolis force of F = 2 mV × ω is generated in the sensor element 30. Due to this Coriolis force, electric charges are generated in the pair of sense electrodes 34 and 35 of the sensor element 30 as shown in FIGS. 5A and 5B. Since the charges generated in the sense electrodes 34 and 35 are generated by Coriolis force, the phase is advanced by 90 degrees from the signal generated in the monitor electrode 33. The output signals generated at the pair of sense electrodes 34 and 35 are in a relationship between a positive polarity signal and a negative polarity signal, as shown in FIGS. 5 (a) and 5 (b).

この場合におけるAD変換器82の動作を以下に説明する。このAD変換器82は第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5および第6のタイミングΦ6を繰り返すことによって動作するもので、第3のタイミングΦ3および第4のタイミングΦ4ではセンサ素子30におけるセンス電極34から出力される正極性信号がΣΔ変調されて1ビットデジタル信号に変換され、また第5のタイミングΦ5および第6のタイミングΦ6では負極性信号がΣΔ変調されて1ビットデジタル信号に変換される。   The operation of the AD converter 82 in this case will be described below. The AD converter 82 operates by repeating the third timing Φ3, the fourth timing Φ4, the fifth timing Φ5, and the sixth timing Φ6. At the third timing Φ3 and the fourth timing Φ4, The positive polarity signal output from the sense electrode 34 in the sensor element 30 is ΣΔ modulated and converted into a 1-bit digital signal, and the negative polarity signal is ΣΔ modulated and converted to 1 bit at the fifth timing Φ5 and the sixth timing Φ6. Converted to a digital signal.

上記した4つのタイミングでの動作をひとつずつ説明する。まず第3のタイミングΦ3では、積分手段102におけるコンデンサ98と接続されているSW100がONになり、このコンデンサ98に保持されている積分値が比較手段103における比較器104に入力され比較結果が1ビットデジタル信号として出力される。また、DA変換手段94におけるSW92と93がONになりコンデンサ91に保持されている電荷が放電される。   The operation at the above four timings will be described one by one. First, at the third timing Φ 3, the SW 100 connected to the capacitor 98 in the integrating means 102 is turned ON, and the integrated value held in the capacitor 98 is input to the comparator 104 in the comparing means 103 and the comparison result is 1 It is output as a bit digital signal. Further, the SWs 92 and 93 in the DA conversion means 94 are turned on, and the electric charge held in the capacitor 91 is discharged.

次に第4のタイミングΦ4では、前記比較手段103の比較器104より出力される1ビットデジタル信号が第4のタイミングΦ4の立ち上がり時にD型フリップフロップ105にラッチされ、このラッチ信号が前記DA変換手段94のDA切替手段87に入力される。この入力されたラッチ信号に応じて基準電圧88,89が切り替えられてコンデンサ91に入力され、DA変換手段94より切り替えられた基準電圧に応じた電荷が出力される。それとともに、入力切替手段84ではSW85がONになり、前記センサ素子30の第1のセンス電極34より発生する電荷が出力される。さらに、積分手段102におけるSW95がONになり、前記入力切替手段84とDA変換手段94から出力される電荷が積分回路96に入力される。これにより第4のタイミングΦ4では、積分回路96におけるコンデンサ98に、図5(a)の斜線部で示される電荷量とDA変換手段94より出力される電荷量の総和が積分されて保持されることになる。   Next, at the fourth timing Φ4, the 1-bit digital signal output from the comparator 104 of the comparator 103 is latched in the D-type flip-flop 105 at the rise of the fourth timing Φ4, and this latch signal is converted to the DA converter. Input to the DA switching means 87 of the means 94. In accordance with the input latch signal, the reference voltages 88 and 89 are switched and input to the capacitor 91, and charges corresponding to the switched reference voltage are output from the DA converter 94. At the same time, the switch 85 is turned on in the input switching means 84, and the electric charge generated from the first sense electrode 34 of the sensor element 30 is output. Further, the SW 95 in the integrating means 102 is turned on, and the charges output from the input switching means 84 and the DA converting means 94 are input to the integrating circuit 96. As a result, at the fourth timing Φ4, the capacitor 98 in the integration circuit 96 integrates and holds the sum of the charge amount indicated by the hatched portion in FIG. 5A and the charge amount output from the DA conversion means 94. It will be.

上記した第3のタイミングΦ3および第4のタイミングΦ4での以上の動作によりセンサ素子30の第1のセンス電極34から出力される振幅値の半分に相当する電荷量がΣΔ変調されることになる。   As a result of the above operations at the third timing Φ3 and the fourth timing Φ4, the charge amount corresponding to half of the amplitude value output from the first sense electrode 34 of the sensor element 30 is ΣΔ modulated. .

また、第3のタイミングΦ3および第4のタイミングΦ4での動作と同様に、第5のタイミングΦ5および第6のタイミングΦ6では、センサ素子30の第2のセンス電極35から出力される振幅値の半分に相当する電荷量がΣΔ変調される。   Similarly to the operation at the third timing Φ3 and the fourth timing Φ4, at the fifth timing Φ5 and the sixth timing Φ6, the amplitude value output from the second sense electrode 35 of the sensor element 30 is changed. The amount of charge corresponding to half is ΣΔ modulated.

以上の動作により、センサ素子30における一対のセンス電極34,35から出力される電荷の振幅幅の半分に相当する電荷量が一つのAD変換器82によりΣΔ変調されて一対の1ビットデジタル信号として上記タイミングで出力されることになる。   With the above operation, the amount of charge corresponding to half of the amplitude width of the charge output from the pair of sense electrodes 34 and 35 in the sensor element 30 is ΣΔ modulated by one AD converter 82 to form a pair of 1-bit digital signals. It is output at the above timing.

そしてまた、センサ素子30における一対のセンス電極34,35から出力される電荷は、角速度によるコリオリ力で発生する、モニタ電極33に発生する信号より位相が90度進んだセンス信号だけでなく、モニタ信号と同相の不要信号があるため、センサ素子30における一対のセンス電極34,35からセンス信号と不要信号の合成信号が出力される場合について説明する。角速度によるコリオリ力で発生するセンス信号は、図5(a)(b)で示され、そして上記で説明した通り、第4のタイミングΦ4と第6のタイミングΦ6で、積分回路96により図5(a)(b)の斜線部で示される電荷量、つまり、振幅値の半分に相当する電荷量が積分されることになる。さらに、センス電極34,35より発生する不要信号は図5(c)(d)で示され、そして前記センス信号と同様に第4のタイミングΦ4と第6のタイミングΦ6で、図5(c)(d)の斜線部で示される電荷量、つまり、不要信号の振幅の最大値から最小値までの区間の電荷量が積分されるもので、これは振幅の中央値を基準に積分するとキャンセルされて“0”の電荷量となるものである。つまり、第4のタイミングΦ4と第6のタイミングΦ6での積分手段102の動作により、不要信号がキャンセルされてセンス信号の振幅に応じた電荷量が積分される、いわゆる同期検波処理が一対の入力信号のそれぞれに対し実施されることになる。よって、上記不要信号のない場合の動作の説明と同様に、前記AD変換器82からは同期検波処理された信号がΣΔ変調され、1ビットデジタル信号に変換されて出力されることになる。   In addition, the electric charges output from the pair of sense electrodes 34 and 35 in the sensor element 30 are not only the sense signal whose phase is advanced by 90 degrees from the signal generated in the monitor electrode 33, which is generated by the Coriolis force due to the angular velocity, Since there is an unnecessary signal in phase with the signal, a case where a combined signal of the sense signal and the unnecessary signal is output from the pair of sense electrodes 34 and 35 in the sensor element 30 will be described. The sense signal generated by the Coriolis force due to the angular velocity is shown in FIGS. 5 (a) and 5 (b), and as described above, at the fourth timing Φ4 and the sixth timing Φ6, the integration circuit 96 causes the sense signal to be as shown in FIG. a) The charge amount indicated by the shaded portion in (b), that is, the charge amount corresponding to half of the amplitude value is integrated. Further, unnecessary signals generated from the sense electrodes 34 and 35 are shown in FIGS. 5C and 5D, and, similar to the sense signal, at the fourth timing Φ4 and the sixth timing Φ6, FIG. The amount of charge indicated by the hatched portion in (d), that is, the amount of charge in the interval from the maximum value to the minimum value of the amplitude of the unnecessary signal is integrated, and this is canceled when integrated based on the median value of the amplitude. Thus, the charge amount becomes “0”. That is, a so-called synchronous detection process in which the unnecessary signal is canceled and the charge amount according to the amplitude of the sense signal is integrated by the operation of the integrating means 102 at the fourth timing Φ4 and the sixth timing Φ6 is a pair of inputs. Will be implemented for each of the signals. Therefore, similarly to the description of the operation when there is no unnecessary signal, the AD converter 82 ΣΔ modulates the signal subjected to the synchronous detection processing, converts it to a 1-bit digital signal, and outputs it.

次に、演算手段83について、その動作を説明する。まず、第4のタイミングΦ4で、前記AD変換器82の比較手段103における比較器104より出力される1ビットデジタル信号が、ラッチ回路106のD型フリップフロップ107にラッチされる。また、第6のタイミングΦ6で、前記AD変換器82の比較手段103における比較器104より出力される1ビットデジタル信号が、ラッチ回路106のD型フリップフロップ108にラッチされる。   Next, the operation of the calculation means 83 will be described. First, the 1-bit digital signal output from the comparator 104 in the comparator 103 of the AD converter 82 is latched in the D-type flip-flop 107 of the latch circuit 106 at the fourth timing Φ4. At the sixth timing Φ 6, the 1-bit digital signal output from the comparator 104 in the comparison unit 103 of the AD converter 82 is latched in the D-type flip-flop 108 of the latch circuit 106.

この一対のD型フリップフロップ107,108にラッチされた一対の1ビットデジタル信号は、上記で説明した通り、センサ素子30における一対のセンス電極34,35より出力された信号の不要信号を除いた振幅値の半分に相当する電荷量をそれぞれΣΔ変調によりデジタル値に変換したものである。次に、前記ラッチ回路106が出力する一対の1ビットデジタル信号が1ビット差分演算手段109に入力され、この一対の1ビットデジタル信号の差が演算されて1ビット差分信号が出力される。ここで、第3のタイミングΦ3での1ビット差分信号は、一つ前の同期における第4のタイミングΦ4、第6のタイミングΦ6でラッチされた1ビットデジタル信号の差であり、この1ビット差分信号は、図5(a)(b)で示されるセンサ素子30における一対のセンス電極34,35より出力される信号の不要信号を除いた振幅値を表す記号となる。以上の動作により、センサ素子30における一対のセンス電極34,35から出力される正極性信号と負極性信号の関係にある一対の入力信号が同じ1つの積分手段102を用いて積分されるため、2つの積分回路で別々に積分を行う場合よりも個々の積分回路の特性による一対の入力信号の積分結果の相対誤差への影響が大きく低減されるものである。これと同様に、DA変換手段94も一対の入力信号の信号処理に対し同じ1つのDA変換手段を用いる構成となっている。また、比較手段103でも一対の積分結果を同じ基準電圧と比較器を用いて比較を行うことにより、比較器の特性や基準電圧の変動の比較結果の相対誤差への影響が大きく低減される。上記のように、一対の入力信号を同一の積分回路96、DA変換手段94、比較手段103を用いて信号処理するようにしているため、複数の各手段を用いて信号処理した場合と比べて各手段の相対誤差の影響が大きく低減されるものである。   As described above, the pair of 1-bit digital signals latched by the pair of D-type flip-flops 107 and 108 exclude unnecessary signals output from the pair of sense electrodes 34 and 35 in the sensor element 30. The charge amount corresponding to half of the amplitude value is converted into a digital value by ΣΔ modulation. Next, a pair of 1-bit digital signals output from the latch circuit 106 are input to a 1-bit difference calculation means 109, and a difference between the pair of 1-bit digital signals is calculated to output a 1-bit difference signal. Here, the 1-bit difference signal at the third timing Φ3 is the difference between the 1-bit digital signals latched at the fourth timing Φ4 and the sixth timing Φ6 in the previous synchronization, and this 1-bit difference signal. The signal is a symbol representing an amplitude value excluding unnecessary signals of signals output from the pair of sense electrodes 34 and 35 in the sensor element 30 shown in FIGS. As a result of the above operation, the pair of input signals in the relationship between the positive polarity signal and the negative polarity signal output from the pair of sense electrodes 34 and 35 in the sensor element 30 are integrated using the same single integration means 102. The influence on the relative error of the integration result of the pair of input signals due to the characteristics of the individual integration circuits is greatly reduced as compared with the case where the integration is performed separately by the two integration circuits. Similarly, the DA conversion means 94 is configured to use the same one DA conversion means for signal processing of a pair of input signals. Further, by comparing the pair of integration results with the same reference voltage and the comparator in the comparison means 103, the influence on the relative error of the comparison result of the characteristics of the comparator and the fluctuation of the reference voltage is greatly reduced. As described above, since a pair of input signals are subjected to signal processing using the same integration circuit 96, DA conversion means 94, and comparison means 103, compared to the case where signal processing is performed using a plurality of each means. The influence of the relative error of each means is greatly reduced.

さらに、一対の入力信号の差をとる1ビット差分演算は、比較手段103の出力信号が“1”“0”からなる1ビット信号である場合、差分演算手段109に入力される一対の比較信号が“00”“01”“10”“11”の4種類に限られ、差をとった結果もそれぞれ“0”“−1”“1”“0”と予め決まっていることを利用して、非常に簡単な回路構成で入力信号に応じた減算処理を行った結果を得ることができる1ビットデジタル演算である。   Further, the 1-bit difference calculation that takes the difference between a pair of input signals is a pair of comparison signals input to the difference calculation means 109 when the output signal of the comparison means 103 is a 1-bit signal consisting of “1” and “0”. Is limited to the four types “00”, “01”, “10”, and “11”, and the result of taking the difference is also determined as “0”, “−1”, “1”, and “0”. This is a 1-bit digital operation that can obtain a result of performing a subtraction process according to an input signal with a very simple circuit configuration.

次に、1ビット差分演算手段109が出力する1ビット差分信号が補正演算手段110に入力され、この1ビット差分信号と所定の補正情報との補正演算が置換処理により行われる。この補正演算は、上記したように、1ビット差分信号が“0”“1”“−1”の3値に限られることを利用して、例えば所定の補正情報が“5”である場合に、補正演算手段に入力される1ビット差分信号“0”“1”“−1”を、それぞれ“0”“5”“−5”と置換処理することにより乗算を実現して信号の補正が可能となるものである。   Next, a 1-bit difference signal output from the 1-bit difference calculation unit 109 is input to the correction calculation unit 110, and a correction calculation between the 1-bit difference signal and predetermined correction information is performed by a replacement process. As described above, this correction calculation uses the fact that the 1-bit difference signal is limited to the three values “0”, “1”, and “−1”, for example, when the predetermined correction information is “5”. The 1-bit differential signal “0”, “1”, “−1” input to the correction calculation means is replaced with “0”, “5”, “−5”, respectively, so that multiplication is realized to correct the signal. It is possible.

以上の条件でPLL回路121より出力される信号をもとに、タイミング生成回路122は、ドライブ回路41における入力切替手段42、DA切替手段49、SW54、SW55、SW56およびD型フリップフロップ60の切替タイミングとなる第1のタイミングΦ1、第2のタイミングΦ2のタイミング信号を生成して出力する。また、タイミング生成回路123は、図6に示すように、センス回路81における入力切替手段84、DA切替手段87、SW92、SW93、SW95、SW100、SW101およびD型フリップフロップ105の切替タイミングとなる第3のタイミングΦ3、第4のタイミングΦ4、第5のタイミングΦ5、第6のタイミングΦ6のタイミング信号を生成して出力するものである。   Based on the signal output from the PLL circuit 121 under the above conditions, the timing generation circuit 122 switches the input switching means 42, DA switching means 49, SW54, SW55, SW56 and D-type flip-flop 60 in the drive circuit 41. Timing signals of the first timing Φ1 and the second timing Φ2 that are timings are generated and output. Further, as shown in FIG. 6, the timing generation circuit 123 is the first switching timing of the input switching unit 84, DA switching unit 87, SW92, SW93, SW95, SW100, SW101 and the D-type flip-flop 105 in the sense circuit 81. 3 timing signals Φ3, fourth timing Φ4, fifth timing Φ5, and sixth timing Φ6 are generated and output.

本発明に係る角速度センサは、周期性を有するジッタノイズが検波タイミングの位相誤差として発生するということはなく、出力特性が安定している角速度センサを提供できるという効果を有するものであり、特に航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に適用することにより有用となるものである。   The angular velocity sensor according to the present invention does not cause jitter noise having periodicity as a phase error of detection timing, and has an effect of providing an angular velocity sensor with stable output characteristics, and particularly an aircraft. It is useful when applied to attitude control of a moving body such as a vehicle or a navigation system.

30 センサ素子
32 駆動電極
33 モニタ電極
34 第1のセンス電極
35 第2のセンス電極
41 ドライブ回路
46 フィルタ回路
47 AGC回路
48 駆動回路
61 AD変換器
81 センス回路
121 PLL回路
124 振幅判定回路
126 位相監視手段
128 タイミング切替手段
129 電圧制御発振器
134 定電圧出力器
Reference Signs List 30 sensor element 32 drive electrode 33 monitor electrode 34 first sense electrode 35 second sense electrode 41 drive circuit 46 filter circuit 47 AGC circuit 48 drive circuit 61 AD converter 81 sense circuit 121 PLL circuit 124 amplitude determination circuit 126 phase monitoring Means 128 Timing switching means 129 Voltage controlled oscillator 134 Constant voltage output device

Claims (2)

駆動電極、センス電極およびモニタ電極を設けたセンサ素子と、このセンサ素子におけるモニタ電極からの出力信号を処理して駆動電極に駆動信号を入力しセンサ素子を所定の振幅で振動駆動させるとともにAD変換器、AGC回路、デジタルフィルタおよび駆動手段とを設けたドライブ回路と、前記センサ素子におけるセンス電極から出力される出力信号を角速度信号に変換するセンス回路と、定電圧出力器、タイミング切替手段および電圧制御発振器を設けたPLL回路と、前記ドライブ回路におけるデジタルフィルタからの出力信号により前記センサ素子の振幅量を測定する振幅判定回路とを備え、前記PLL回路に位相監視手段を設け、PLL回路内部の信号とデジタルフィルタからの出力信号との位相ずれ量が所定の閾値範囲外である場合に、タイミング切替手段から位相調整モード信号を出力するように構成した角速度センサ。 A sensor element provided with a drive electrode, a sense electrode, and a monitor electrode, and an output signal from the monitor electrode in this sensor element is processed to input a drive signal to the drive electrode to drive the sensor element to vibrate with a predetermined amplitude and AD conversion Drive circuit provided with a detector, an AGC circuit, a digital filter and a drive means, a sense circuit for converting an output signal output from a sense electrode in the sensor element into an angular velocity signal, a constant voltage output device, a timing switching means and a voltage A PLL circuit provided with a controlled oscillator; and an amplitude determination circuit for measuring an amplitude amount of the sensor element by an output signal from a digital filter in the drive circuit. The PLL circuit is provided with phase monitoring means, The amount of phase shift between the signal and the output signal from the digital filter is outside the predetermined threshold range The angular velocity sensor thus constructed case, outputs the phase adjustment mode signal from the timing switching means that. 駆動電極、センス電極およびモニタ電極を設けたセンサ素子と、このセンサ素子におけるモニタ電極からの出力信号を処理して駆動電極に駆動信号を入力しセンサ素子を所定の振幅で振動駆動させるとともにAD変換器、AGC回路、デジタルフィルタおよび駆動手段とを設けたドライブ回路と、前記センサ素子におけるセンス電極から出力される出力信号を角速度信号に変換するセンス回路と、定電圧出力器、タイミング切替手段および電圧制御発振器を設けたPLL回路と、前記ドライブ回路におけるデジタルフィルタからの出力信号により前記センサ素子の振幅量を測定する振幅判定回路とを備え、前記振幅判定回路からの出力信号が所定の値以下である場合にタイミング切替手段が定電圧出力器を選択して、定電圧が電圧制御発振器に入力されるとともに、前記PLL回路にタイミング切替手段を設け、このタイミング切替手段から前記センス回路からの出力信号に冗長する起動モード信号を出力するようにした角速度センサ。 A sensor element provided with a drive electrode, a sense electrode, and a monitor electrode, and an output signal from the monitor electrode in this sensor element is processed to input a drive signal to the drive electrode to drive the sensor element to vibrate with a predetermined amplitude and AD conversion Drive circuit provided with a detector, an AGC circuit, a digital filter and a drive means, a sense circuit for converting an output signal output from a sense electrode in the sensor element into an angular velocity signal, a constant voltage output device, a timing switching means and a voltage A PLL circuit provided with a controlled oscillator; and an amplitude determination circuit for measuring an amplitude amount of the sensor element by an output signal from a digital filter in the drive circuit, wherein the output signal from the amplitude determination circuit is less than a predetermined value In some cases, the timing switching means selects a constant voltage output device, and the constant voltage is a voltage controlled oscillator. It is input, the timing switching means provided in the PLL circuit, the angular velocity sensor so as to output a start mode signal for redundancy on an output signal from the sense circuit from the timing switching means.
JP2009236384A 2009-10-13 2009-10-13 Angular velocity sensor Active JP5387314B2 (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009236384A JP5387314B2 (en) 2009-10-13 2009-10-13 Angular velocity sensor
PCT/JP2010/006002 WO2011045909A1 (en) 2009-10-13 2010-10-07 Angular velocity sensor
CN201080046278.2A CN102686976B (en) 2009-10-13 2010-10-07 Angular velocity sensor
EP10823177.0A EP2469228B1 (en) 2009-10-13 2010-10-07 Angular velocity sensor
US13/498,210 US9435647B2 (en) 2009-10-13 2010-10-07 Angular velocity sensor
US15/219,446 US10359285B2 (en) 2009-10-13 2016-07-26 Angular velocity sensor and method for correcting angular velocity sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009236384A JP5387314B2 (en) 2009-10-13 2009-10-13 Angular velocity sensor

Publications (2)

Publication Number Publication Date
JP2011085417A JP2011085417A (en) 2011-04-28
JP5387314B2 true JP5387314B2 (en) 2014-01-15

Family

ID=44078473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009236384A Active JP5387314B2 (en) 2009-10-13 2009-10-13 Angular velocity sensor

Country Status (1)

Country Link
JP (1) JP5387314B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6268367B2 (en) * 2013-02-08 2018-01-31 パナソニックIpマネジメント株式会社 Inertial sensor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3292002B2 (en) * 1995-09-19 2002-06-17 株式会社村田製作所 Angular velocity sensor and method for correcting null voltage of angular velocity sensor using the same
JP2000028364A (en) * 1998-07-10 2000-01-28 Matsushita Electric Ind Co Ltd Angular velocity sensor and its driving method
JP3964875B2 (en) * 2004-02-16 2007-08-22 株式会社ジャイトロニクス Angular velocity sensor
WO2005080919A1 (en) * 2004-02-20 2005-09-01 Matsushita Electric Industrial Co., Ltd. Angular velocity sensor
JP2007255890A (en) * 2004-04-20 2007-10-04 Murata Mfg Co Ltd Gyroscope device
JP2006119008A (en) * 2004-10-22 2006-05-11 Seiko Epson Corp Temperature characteristic adjusting method of gyroscopic sensor, and gyroscopic sensor
JP2006194701A (en) * 2005-01-12 2006-07-27 Japan Aviation Electronics Industry Ltd Oscillation gyro
JP5487546B2 (en) * 2008-02-18 2014-05-07 パナソニック株式会社 Angular velocity sensor
JP2009258009A (en) * 2008-04-18 2009-11-05 Panasonic Corp Physical quantity detecting circuit and physical quantity sensor device having the same

Also Published As

Publication number Publication date
JP2011085417A (en) 2011-04-28

Similar Documents

Publication Publication Date Title
JP5487546B2 (en) Angular velocity sensor
US10359285B2 (en) Angular velocity sensor and method for correcting angular velocity sensor
JP5369525B2 (en) PLL circuit and angular velocity sensor using the same
JP4924370B2 (en) ΣΔ AD converter and angular velocity sensor using the same
EP2647952B1 (en) Mems device automatic-gain control loop for mechanical amplitude drive
US8451066B2 (en) PLL circuit and angular velocity sensor using the same
WO2010092629A1 (en) Physical quantity sensor system, and physical quantity sensor device
AU2004236400A1 (en) Operating method for a coriolis gyroscope and evaluation/adjustment electronic system and pulse modulator suitable therefor
CN111295845A (en) Modulator
JP5387314B2 (en) Angular velocity sensor
JP2016197017A (en) Angular velocity sensor
JP2009020034A (en) Angular velocity sensor
JP6686717B2 (en) ΔΣ AD converter
JP5316434B2 (en) Angular velocity sensor
JP5316435B2 (en) Angular velocity sensor
JP2014041035A (en) Angular velocity sensor
JP2014021092A (en) Angular velocity sensor
JP4952858B2 (en) Angular velocity sensor using ΣΔ AD converter
JP5262165B2 (en) Digital AGC circuit and angular velocity sensor using the same
JP5262166B2 (en) Angular velocity sensor
JP5262164B2 (en) Digital AGC circuit and angular velocity sensor using the same
JP6602274B2 (en) Inertial detection device
JP2010181312A (en) Angular velocity sensor
JP5370064B2 (en) Angular velocity sensor
JP2013064707A (en) Angular velocity sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120910

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130923

R151 Written notification of patent or utility model registration

Ref document number: 5387314

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151