JP5262166B2 - Angular velocity sensor - Google Patents
Angular velocity sensor Download PDFInfo
- Publication number
- JP5262166B2 JP5262166B2 JP2008035596A JP2008035596A JP5262166B2 JP 5262166 B2 JP5262166 B2 JP 5262166B2 JP 2008035596 A JP2008035596 A JP 2008035596A JP 2008035596 A JP2008035596 A JP 2008035596A JP 5262166 B2 JP5262166 B2 JP 5262166B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- digital
- value
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Gyroscopes (AREA)
Abstract
Description
本発明は、特にデジタルΣΔ変調器を駆動回路に用いた角速度センサに関するものである。 The present invention particularly relates to an angular velocity sensor using a digital ΣΔ modulator in a drive circuit.
従来のこの種の角速度センサについて、以下、図面を参照しながら説明する。 A conventional angular velocity sensor of this type will be described below with reference to the drawings.
図9は従来の角速度センサを示すブロック図である。 FIG. 9 is a block diagram showing a conventional angular velocity sensor.
図9において、1はセンサ素子で、このセンサ素子1はセンス電極2、モニタ電極3により構成されている。4はドライブ回路で、このドライブ回路4は前記センサ素子1におけるモニタ電極3の電荷を入力する電流アンプ5と、この電流アンプ5の出力信号を入力するバンドパスフィルタ6と、このバンドパスフィルタ6の出力信号を入力する整流器7と、この整流器7の出力信号を入力する平滑回路8と、平滑回路8の出力信号を入力し、前記ドライブ回路4におけるバンドパスフィルタ6の出力信号を増幅あるいは減衰させるAGC回路9と、前記AGC回路9の出力信号を入力するとともに、前記センサ素子1に駆動信号を出力する駆動制御回路10とで構成されるアナログ回路である。11はセンス回路で、前記センサ素子1におけるセンス電極2から出力される信号を角速度出力信号に変換するものである。
In FIG. 9,
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
しかしながら、上記した従来の構成においては、ドライブ回路4における電流アンプ5、バンドパスフィルタ6、AGC回路9および駆動回路10のすべてがアナログ回路で構成されているため、半導体プロセスの微細化による小型化が困難であるという課題を有していた。
However, in the conventional configuration described above, all of the
本発明は上記従来の課題を解決するもので、半導体プロセスの微細化による小型化が可能となる角速度センサを提供することを目的とするものである。 SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described conventional problems and to provide an angular velocity sensor that can be miniaturized by miniaturization of a semiconductor process.
上記目的を達成するために、本発明は以下の構成を有するものである。 In order to achieve the above object, the present invention has the following configuration.
本発明の請求項1に記載の発明は、駆動電極と、センス電極と、モニタ電極とを有するセンサ素子と、このセンサ素子を所定の振幅で振動駆動させるドライブ回路と、前記センサ素子におけるセンス電極から出力される信号を角速度出力信号に変換するセンス回路とを備え、前記ドライブ回路を、センサ素子におけるモニタ電極から出力される信号をデジタル値へ変換するAD変換手段と、デジタルAGC回路と、デジタルフィルタと、駆動回路とにより構成するとともに、前記駆動回路を、少なくとも2値を保持しているデジタル値出力手段と、前記デジタルAGC回路の出力と前記デジタル値出力手段の出力を加算し積分する少なくとも1つの加積分演算手段と、この加積分演算手段からの出力を少なくとも1つの所定の値と比較する値比較手段と、この値比較手段の出力に応じて前記デジタル値出力手段の出力するデジタル値を切り替える値切り替え手段とからなるデジタルΣΔ変調器で構成したもので、この構成によれば、駆動回路をデジタルΣΔ変調器で構成しているため、モニタ電極から出力される信号がAD変換手段によりデジタル値に変換されるとともにAGC回路によりゲインコントロールされた値に変換され、そしてデジタルΣΔ変調器を有する駆動回路に入力され、さらに1bitのパルス密度変調信号に変換されてセンサ素子に出力されることになり、これにより、高精度のDA変換器を用いることなく大半をデジタル回路により構成されたドライブ回路で構成することができるため、小型で低コストの角速度センサを提供することができるという作用効果を有するものである。 According to the first aspect of the present invention, there is provided a sensor element having a drive electrode, a sense electrode, and a monitor electrode, a drive circuit for driving the sensor element to vibrate with a predetermined amplitude, and the sense electrode in the sensor element. A sense circuit that converts the signal output from the sensor into an angular velocity output signal, the drive circuit including an AD conversion means that converts a signal output from the monitor electrode of the sensor element into a digital value, a digital AGC circuit, and a digital A filter and a drive circuit, and at least integrates the drive circuit by adding digital value output means holding at least two values, and adding and integrating the output of the digital AGC circuit and the output of the digital value output means One adder / calculator and a value for comparing the output from the adder / calculator with at least one predetermined value A digital ΣΔ modulator comprising a comparison means and a value switching means for switching the digital value output from the digital value output means in accordance with the output of the value comparison means. Since it is composed of a digital ΣΔ modulator, the signal output from the monitor electrode is converted to a digital value by the AD conversion means and converted to a gain-controlled value by the AGC circuit, and a drive having a digital ΣΔ modulator It is input to the circuit, further converted into a 1-bit pulse density modulation signal, and output to the sensor element. With this, a drive circuit composed mostly of digital circuits without using a high-precision DA converter. Since it can be configured, it is possible to provide a small and low-cost angular velocity sensor. It is intended to.
本発明の請求項2に記載の発明は、特に、駆動回路におけるデジタルΣΔ変調器を少なくとも2bitのデジタル値を出力するマルチビットデジタルΣΔ変調器で構成し、かつこのマルチビットデジタルΣΔ変調器の出力するマルチビット信号をアナログ信号に変換するDA変換器を駆動回路に設けたもので、この構成によれば、駆動回路にマルチビットデジタルΣΔ変調器の出力するマルチビット信号をアナログ信号に変換するDA変換器を設けているため、AGC回路によりゲインコントロールされたデジタル値はデジタル演算によるマルチビットデジタルΣΔ変調器により低bitのパルス密度変調信号に変換され、そして低ビットのDA変換器により低ビットのパルス密度変調信号としてセンサ素子へと出力してセンサ素子の振動を制御することになり、これにより、高精度のDA変換器を用いることなくパルス密度変調による高周波ノイズを低減することができるため、小型・低コストでノイズの少ない駆動回路を提供できるという作用効果を有するものである。 According to the second aspect of the present invention, in particular, the digital ΣΔ modulator in the driving circuit is composed of a multi-bit digital ΣΔ modulator that outputs a digital value of at least 2 bits, and the output of the multi-bit digital ΣΔ modulator. A DA converter that converts a multi-bit signal to an analog signal is provided in the drive circuit. According to this configuration, the DA that converts the multi-bit signal output from the multi-bit digital ΣΔ modulator to the analog signal is supplied to the drive circuit. Since the converter is provided, the digital value whose gain is controlled by the AGC circuit is converted into a low-bit pulse density modulation signal by the digital multi-bit digital ΣΔ modulator, and the low-bit DA converter converts the low bit. Outputs a pulse density modulation signal to the sensor element to control the vibration of the sensor element As a result, it is possible to reduce high-frequency noise due to pulse density modulation without using a high-precision DA converter, so that it is possible to provide a small, low-cost and low-noise drive circuit. It is.
本発明の請求項3に記載の発明は、特に、ROMに格納されたデータをゲイン算出手段に入力する構成としたもので、この構成によればROMに格納されたデータをゲイン算出手段に入力する構成としたため、EEPROMなどのROMに格納されたデータをもとにゲイン算出手段で算出するAGCのゲイン特性を変更できることとなり、AGC対象が変化してもROM値を変更するだけで、精度の良いAGCを作動できるという作用効果を有するものである。 According to the third aspect of the present invention, the data stored in the ROM is input to the gain calculating means. According to this configuration, the data stored in the ROM is input to the gain calculating means. Therefore, the gain characteristics of the AGC calculated by the gain calculation means can be changed based on the data stored in the ROM such as the EEPROM. Even if the AGC target changes, the accuracy of the AGC can be changed only by changing the ROM value. It has the effect of being able to operate a good AGC.
本発明の請求項4に記載の発明は、特に、駆動回路に駆動回路の出力信号をフィルタリングするアナログフィルタを設けたもので、この構成によれば、駆動回路に駆動回路の出力信号をフィルタリングするアナログフィルタを設けているため、駆動回路の出力信号の主な周波数成分のうちセンサ素子のもつ共振ゲインの高い不要な周波数成分を除去するよう周波数特性を設定したアナログフィルタにより駆動回路の出力信号をフィルタリングしてセンサ素子へと供給することができ、これにより、ノイズの少ない角速度センサを提供することができるという作用効果を有するものである。 According to the fourth aspect of the present invention, in particular, the drive circuit is provided with an analog filter for filtering the output signal of the drive circuit. According to this configuration, the output signal of the drive circuit is filtered in the drive circuit. Since an analog filter is provided, the output signal of the drive circuit is output by an analog filter with a frequency characteristic set so as to remove the unnecessary frequency component with a high resonance gain of the sensor element from the main frequency component of the output signal of the drive circuit. It can be filtered and supplied to the sensor element, thereby having an effect that an angular velocity sensor with less noise can be provided.
本発明の請求項5に記載の発明は、特に、AD変換手段を、少なくとも2つのレベルの電荷量を出力するDA変換手段と、センサ素子におけるモニタ電極から出力される信号と前記DA変換手段とから出力される電荷を積分し、その積分値を保持する積分手段と、この積分手段から出力される積分値を少なくとも1つの所定の値と比較する比較手段と、この比較手段の出力に応じて前記DA変換手段の出力を切り替えるDA切替手段とからなるΣΔ型変調器により構成したもので、この構成によれば、AD変換手段をΣΔ型変調器により構成しているため、センサ素子の出力する信号をIV変換器などのアナログ回路を用いることなくデジタル値に変換することが可能となり、これにより、ドライブ回路の大半をデジタル回路で構成することができるため、小型で低コストの角速度センサを提供することができるという作用効果を有するものである。 According to the fifth aspect of the present invention, in particular, the AD conversion means includes: a DA conversion means for outputting a charge amount of at least two levels; a signal output from a monitor electrode in the sensor element; and the DA conversion means. Integrating the charge output from the integration means, and holding the integration value, a comparison means for comparing the integration value output from the integration means with at least one predetermined value, and depending on the output of the comparison means This is constituted by a ΣΔ modulator comprising a DA switching means for switching the output of the DA conversion means. According to this configuration, since the AD conversion means is constituted by a ΣΔ modulator, the sensor element outputs it. The signal can be converted into a digital value without using an analog circuit such as an IV converter, which makes it possible to configure most of the drive circuit with a digital circuit. Because that can, and has a effect that it is possible to provide an angular velocity sensor of small size at low cost.
以上のように本発明の角速度センサは、駆動電極と、センス電極と、モニタ電極とを有するセンサ素子と、このセンサ素子を所定の振幅で振動駆動させるドライブ回路と、前記センサ素子におけるセンス電極から出力される信号を角速度出力信号に変換するセンス回路とを備え、前記ドライブ回路を、センサ素子におけるモニタ電極から出力される信号をデジタル値へ変換するAD変換手段と、デジタルAGC回路と、デジタルフィルタと、駆動回路とにより構成するとともに、前記駆動回路を、少なくとも2値を保持しているデジタル値出力手段と、前記デジタルAGC回路の出力と前記デジタル値出力手段の出力を加算し積分する少なくとも1つの加積分演算手段と、この加積分演算手段からの出力を少なくとも1つの所定の値と比較する値比較手段と、この値比較手段の出力に応じて前記デジタル値出力手段の出力するデジタル値を切り替える値切り替え手段とからなるデジタルΣΔ変調器で構成しているため、モニタ電極から出力される信号がAD変換手段によりデジタル値に変換されるとともにAGC回路によりゲインコントロールされた値に変換され、そしてデジタルΣΔ変調器を有する駆動回路に入力され、さらに1bitのパルス密度変調信号に変換されてセンサ素子に出力されることになり、これにより、高精度のDA変換器を用いることなく大半をデジタル回路により構成されたドライブ回路で構成することができるため、小型で低コストの角速度センサを提供することができるという優れた効果を奏するものである。 As described above, the angular velocity sensor of the present invention includes a sensor element having a drive electrode, a sense electrode, and a monitor electrode, a drive circuit that drives the sensor element to vibrate with a predetermined amplitude, and a sense electrode in the sensor element. A sense circuit that converts an output signal into an angular velocity output signal, and an AD conversion means that converts a signal output from a monitor electrode in the sensor element into a digital value, a digital AGC circuit, and a digital filter And a driving circuit, and the driving circuit is added with digital value output means holding at least two values, and the output of the digital AGC circuit and the output of the digital value output means are added and integrated. One adder / integrator and the output from the adder / operator are compared with at least one predetermined value. The signal output from the monitor electrode is constituted by a digital ΣΔ modulator comprising value comparison means and value switching means for switching the digital value output from the digital value output means in accordance with the output of the value comparison means. Is converted into a digital value by the AD conversion means and converted into a gain-controlled value by the AGC circuit, and is input to a drive circuit having a digital ΣΔ modulator, and further converted into a 1-bit pulse density modulation signal to be a sensor element Thus, a small and low-cost angular velocity sensor can be provided because most of the circuit can be configured with a digital circuit without using a high-precision DA converter. It has an excellent effect of being able to.
(実施の形態1)
以下、本発明の実施の形態1における角速度センサについて、図面を参照しながら説明する。
(Embodiment 1)
Hereinafter, the angular velocity sensor according to
図1は本発明の実施の形態1における角速度センサの回路図である。
FIG. 1 is a circuit diagram of an angular velocity sensor according to
図1において、30はセンサ素子で、このセンサ素子30は振動体31と、この振動体31を振動させるための圧電体を有する駆動電極32と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極33と、前記センサ素子30に角速度が印加されると電荷を発生する圧電体を有する一対のセンス電極とを設けている。また、前記センサ素子30における一対のセンス電極は、第1のセンス電極34と、この第1のセンス電極34と逆極性の電荷を発生する第2のセンス電極35とで構成されている。41はドライブ回路で、このドライブ回路41は入力切替手段42と、DA変換手段43、積分手段44、比較手段45、DA切替手段46、デジタルAGC回路47、デジタルフィルタ48および駆動回路49とで構成されている。また、前記ドライブ回路41における入力切替手段42は、振動体31におけるモニタ電極33と接続され、第6のタイミングΦ6で動作するアナログスイッチで構成されている。そしてまた、前記ドライブ回路41におけるDA切替手段46は、第1の基準電圧50および第2の基準電圧51を有し、そしてこの第1の基準電圧50と第2の基準電圧51を第6のタイミングΦ6で所定の信号により切り替えている。さらに、前記ドライブ回路41にはDA出力手段52を設けており、このDA出力手段52は前記DA切替手段46の出力信号が入力されるコンデンサ53と、このコンデンサ53の両端に接続され、かつ前記第5のタイミングΦ5で動作してコンデンサ53の電荷を放電するSW54,55により構成されている。そして、前記DA切替手段46とDA出力手段52とでDA変換手段43を構成し、かつこのDA変換手段43は第5のタイミングΦ5で前記コンデンサ53の電荷を放電し、さらに前記第6のタイミングΦ6で前記DA切替手段46が出力する基準電圧に応じた電荷を入出力するものである。56はSWで、このSW56には前記入力切替手段42とDA変換手段43の出力が入力され、前記第6のタイミングΦ6で出力するものである。
In FIG. 1,
44は積分手段で、この積分手段44には前記SW56の出力が入力されるもので、演算増幅器57と、この演算増幅器57の帰還に接続されるコンデンサ58とにより構成されている。そして、第6のタイミングΦ6で、前記積分手段44への入力信号がコンデンサ58により積分される。45は比較手段で、この比較手段45には前記積分手段44が出力する積分信号が入力され、そしてこの積分信号と所定の値とを比較する比較器59と、この比較器59が出力する1ビットデジタル信号が入力されるD型フリップフロップ60とにより構成されている。また、前記D型フリップフロップ60は前記第5のタイミングΦ5の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記DA変換手段43のDA切替手段46に入力されて、第1の基準電圧50と第2の基準電圧51とを切り替えるものである。そして、前記入力切替手段42、DA変換手段43、積分手段44および比較手段45によりΣΔ変調器からなるAD変換手段61を構成している。
Reference numeral 44 denotes an integrating means, to which the output of the SW 56 is input. The integrating means 44 comprises an
また、前記AD変換手段61の出力するパルス密度変調信号はデジタルAGC回路47に入力され、かつこのデジタルAGC回路47は振幅検出手段71、ゲイン算出手段72、置換演算手段73により構成される。そして前記振幅検出手段71は、前記AD変換手段61の出力するパルス密度変調信号が入力され高周波ノイズを除去してマルチビット信号を出力するデジタルローパスフィルタ74と、このデジタルローパスフィルタ74の出力するマルチビット信号が入力されこれを全波整流して出力する全波整流回路75と、前記全波整流回路75の出力する整流信号が入力されてこれを平滑し振幅情報を出力するデジタルローパスフィルタ76により構成される。さらに前記振幅検出手段71の出力する振幅情報は前記ゲイン算出手段72に入力され、かつこのゲイン算出手段72はビットシフト演算手段77と加算演算手段78とで構成される。また、前記ゲイン算出手段72では入力された振幅情報に対して、所定係数値のビットシフト演算と所定係数値の加算演算を行い、ゲイン情報を算出する。ここで前記ビットシフト演算手段77および加算演算手段78で用いられる係数値はROM79より読み出されて供給される。そして、前記ゲイン算出手段72の出力するゲイン情報と、前記AD変換手段61の出力するパルス密度変調信号が前記置換演算手段73に入力されて置換演算されることにより、ゲインコントロールされたマルチビットのパルス密度変調信号として前記デジタルAGC回路47より出力されることとなる。さらにこの前記デジタルAGC回路47より出力されるゲインコントロールされたマルチビットのパルス密度変調信号は前記デジタルフィルタ48に入力される。
The pulse density modulation signal output from the
ここで前記デジタルフィルタ48の構成例を図2に示す。また前記デジタルフィルタ48の演算処理に用いられる係数値は前記ROM79より読み出されて供給される構成となっている。前記デジタルフィルタ48によりΣΔ変調されたことによる高周波ノイズを除去し、そしてセンサ素子30の共振周波数のみを抽出してノイズ成分を除去したマルチビット信号は前記駆動回路49に入力される。
A configuration example of the
前記駆動回路49は、2値を保持しているデジタル値出力手段80と、デジタルフィルタ48からの出力信号と前記デジタル値出力手段80の出力を加算し積分する加積分演算手段81と、この加積分演算手段81からの出力を比較定数値82と比較する値比較手段83と、この値比較手段83の出力に応じて前記デジタル値出力手段80の出力するデジタル値を切り替える値切り替え手段84と、前記値比較手段83の出力を所定のタイミングでラッチするフリップフロップ85とにより構成されるデジタルΣΔ変調器86を有している。前記デジタルΣΔ変調器86により前記デジタルフィルタ48が出力するマルチビット信号は1ビットのパルス密度変調信号に変調されて出力され、かつこのパルス密度変調信号はアナログフィルタ87に入力され、さらにセンサ素子30を駆動するのに有害な周波数成分はフィルタリングされて、センサ素子30に出力される。以上の構成により前記振動体31の振動が一定振幅となるように調整するものである。
The
91はPLL回路で、このPLL回路91は前記ドライブ回路41におけるデジタルローパスフィルタ74が出力するモニタ信号を逓倍し、位相ノイズを時間的に積分し低減して出力するものである。92はタイミング生成回路で、このタイミング生成回路92は前記PLL回路91から出力されるモニタ信号を逓倍した信号をもとに、モニタ信号の2周期間を第1のタイミングΦ1、第2のタイミングΦ2、第3のタイミングΦ3、第4のタイミングΦ4に分割してこのタイミング信号を生成して出力するものである。そして、前記PLL回路91とタイミング生成回路92とでタイミング制御回路93を構成している。94は入力切替手段で、この入力切替手段94は前記センサ素子30における第1のセンス電極34と接続され前記第2のタイミングΦ2で動作するアナログスイッチ95(以下、SWと記す)と、第2のセンス電極35と接続され前記第4のタイミングΦ4で動作するアナログスイッチ96とで構成されている。この構成により、入力切替手段94は、第1のセンス電極34または第2のセンス電極35からの入力信号を第2のタイミングΦ2または第4のタイミングΦ4で切り替えて出力することになる。97はDA切替手段で、このDA切替手段97は、第1の基準電圧99および第2の基準電圧100を有し、そしてこの第1の基準電圧99と第2の基準電圧100を所定の信号により切り替えるものである。101はDA出力手段で、このDA出力手段101は前記DA切替手段97の出力信号が入力されるコンデンサ102と、このコンデンサ102の両端に接続され、かつ前記第1のタイミングΦ1と第3のタイミングΦ3で動作してコンデンサ102の電荷を放電するSW103,104とにより構成されている。そして、前記DA切替手段97とDA出力手段101とでDA変換手段98を構成し、かつこのDA変換手段98は第1のタイミングΦ1と第3のタイミングΦ3で前記コンデンサ102の電荷を放電し、さらに前記第2のタイミングΦ2と第4のタイミングΦ4で前記DA切替手段97が出力する基準電圧に応じた電荷を入出力するものである。
The
105はSWで、このSW105には前記入力切替手段94とDA変換手段98の出力が入力され、前記第2のタイミングΦ2と第4のタイミングΦ4で出力するものである。106は積分回路で、この積分回路106には前記SW105の出力が入力されるもので、演算増幅器107と、この演算増幅器107の帰還に並列に接続される一対のコンデンサ108,109と、このコンデンサ109に接続される一対のSW110,111とにより構成されている。また、SW110は第1のタイミングΦ1と第2のタイミングΦ2で動作し、前記積分回路106への入力信号がコンデンサ108に積分されて積分値が保持されることになる。そしてまた、SW111は前記第3のタイミングΦ3と第4のタイミングΦ4で動作し、前記積分回路106への入力信号がコンデンサ109に積分されて積分値が保持されることになる。113は比較手段で、この比較手段113には前記積分手段112が出力する積分信号が入力され、そしてこの積分信号と所定の値とを比較する比較器114と、この比較器114が出力する1ビットデジタル信号が入力されるD型フリップフロップ115とで構成されている。また、前記D型フリップフロップ115は前記第2のタイミングΦ2と第4のタイミングΦ4の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記DA変換手段98のDA切替手段97に入力されて第1の基準電圧99と第2の基準電圧100とを切り替えるものである。そして、前記入力切替手段94、DA変換手段98、積分手段112および比較手段113によりΣΔ変調器116を構成している。
またこのΣΔ変調器116は上記構成により、前記センサ素子30における一対のセンス電極34,35より出力される電荷をΣΔ変調し、1ビットデジタル信号に変換して出力するものである。
In addition, the ΣΔ modulator 116 is configured to ΣΔ modulate the electric charges output from the pair of
117はラッチ回路で、このラッチ回路117には前記ΣΔ変調器116の比較手段113における比較器114より出力される1ビットデジタル信号が入力され、かつ前記1ビットデジタル信号をラッチする一対のD型フリップフロップ119により構成されている。また、D型フリップフロップ118は第2のタイミングΦ2で前記1ビットデジタル信号をラッチするものであり、D型フリップフロップ119は第4のタイミングΦ4で前記1ビットデジタル信号をラッチするものである。120は差分演算手段で、この差分演算手段120は前記ラッチ回路117における一対のD型フリップフロップ119がラッチして出力する一対の1ビットデジタル信号が入力され、そしてこの一対の1ビットデジタル信号の差を演算する1ビット差分演算を置換処理により実現するものである。つまり、差分演算手段120に入力される一対の1ビットデジタル信号が、“00”“01”“10”“11”である時、それぞれ“0”“−1”“1”“0”と置き換えて出力する構成となっている。121は補正演算手段で、この補正演算手段121には前記差分演算手段120が出力する1ビット差分信号が入力され、この1ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように補正演算手段121に入力される1ビット差分信号が“0”“1”“−1”であり、例えば、補正情報が“5”である場合にはそれぞれ“0”“5”“−5”と置き換えて出力する構成となっている。122はデジタルフィルタで、このデジタルフィルタ122には前記補正演算手段121より出力されるデジタル差分信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、前記ラッチ回路117、差分演算手段120、補正演算手段121およびデジタルフィルタ122により演算手段123を構成している。また、この演算手段123は、第2、第4のタイミングで一対の1ビットデジタル信号をラッチして、差分演算、補正演算、フィルタリング処理を行い、マルチビット信号を出力することになる。そしてまた、前記タイミング制御回路93とΣΔ変調器116および演算手段123によりセンス回路124を構成している。
A latch circuit 117 receives a 1-bit digital signal output from the
以上のように構成された本発明の実施の形態1における角速度センサについて、次にその動作を説明する。 Next, the operation of the angular velocity sensor according to the first embodiment of the present invention configured as described above will be described.
前記センサ素子30の駆動電極32に駆動信号を加えると、前記振動体31が共振し、モニタ電極33に電荷が発生する。このモニタ電極33に発生した電荷をドライブ回路41におけるAD変換手段61に入力し、パルス密度変調信号へと変換する。そしてこのAD変換手段61の出力するパルス密度変調信号をデジタルAGC回路47へ入力し、このデジタルAGC回路47がもつ振幅検出手段71によりモニタ電極33より発生した信号の振幅情報を取得し、この振幅情報をゲイン算出手段72に入力してゲイン情報を演算により取得する。ゲイン算出手段72の出力するゲイン情報と前記AD変換手段61の出力するパルス密度変調信号が置換演算手段73に入力されて、前記振動体31の振動が一定振幅となるようゲインコントロールされたマルチビットのパルス密度変調信号が出力される。このゲインコントロールされたマルチビットのパルス密度変調信号をデジタルフィルタ48に入力し、前記振動体31の共振周波数のみを抽出したノイズ成分が除去されたマルチビット信号を出力する。そしてこのデジタルフィルタ48の出力するマルチビット信号を駆動回路49に入力し、駆動回路49を構成するデジタルΣΔ変調器86およびアナログフィルタ87より駆動信号がセンサ素子30における駆動電極32へ出力され、前記振動体31の振動が一定振幅となるように調整するものである。この場合におけるAD変換手段61、デジタルAGC回路47、デジタルフィルタ48、駆動回路49の動作を以下に説明する。
When a drive signal is applied to the
AD変換手段61はタイミング制御回路93より出力されるモニタ信号に同期したタイミングである第5のタイミングΦ5、第6のタイミングΦ6を繰り返すことによって動作するもので、第5のタイミングΦ5ではセンサ素子30におけるモニタ電極33から出力される信号がΣΔ変調されて1ビットデジタル信号に変換される。
The AD conversion means 61 operates by repeating the fifth timing Φ5 and the sixth timing Φ6 that are synchronized with the monitor signal output from the timing control circuit 93. At the fifth timing Φ5, the
上記した2つのタイミングでの動作をひとつずつ説明する。まず第5のタイミングΦ5では、積分手段44におけるコンデンサ58に保持されている積分値を比較する前記比較手段45の比較器59より出力される1ビットデジタル信号が、第5のタイミングΦ5の立ち上がり時にD型フリップフロップ60にラッチされ、このラッチ信号が前記DA変換手段43のDA切替手段46に入力される。また、DA変換手段52におけるSW54とSW55がONになって、コンデンサ53に保持されている電荷が放電される。
The operation at the above two timings will be described one by one. First, at the fifth timing Φ5, the 1-bit digital signal output from the comparator 59 of the comparing means 45 that compares the integrated value held in the capacitor 58 in the integrating means 44 is at the rise of the fifth timing Φ5. The latch signal is latched by the D-type flip-
次に第6のタイミングΦ6では、前記DA切替手段46に入力されたラッチ信号に応じて基準電圧50,51が切り替えられてコンデンサ53に入力され、かつDA変換手段43より切り替えられた基準電圧に応じた電荷が出力される。また、入力SW42がONになり、前記センサ素子30のモニタ電極33より発生する電荷が入力される。さらに、積分手段44におけるSW56がONになり、前記入力SW42とDA変換手段43から出力される電荷が積分回路56に入力される。これにより第6のタイミングΦ6では、積分手段44におけるコンデンサ58に、図3(a)の斜線部で示される電荷量とDA変換手段43より出力される電荷量の総和が積分されて保持されることになる。
Next, at the
上記した第5のタイミングΦ5および第6のタイミングΦ6での以上の動作によりセンサ素子30のモニタ電極33から出力される電荷がΣΔ変調され、第5のタイミングΦ5の信号の立ち上がり時に1ビットデジタル信号として出力されることになる。この構成によれば、センサ素子30の出力する信号をIV変換器などのアナログ回路を用いることなくデジタル値に変換することが可能であり、その結果、ドライブ回路41の大半をデジタル回路で構成することが可能となるため、小型で低コストの角速度センサを提供することができるという効果が得られるものである。
Due to the above operation at the fifth timing Φ5 and the sixth timing Φ6, the charge output from the
次に、デジタルAGC回路47について動作を説明する。前記AD変換手段61の出力するパルス密度変調信号が前記振幅検出手段71の有するデジタルローパスフィルタ74に入力されて高周波ノイズを除去し、図4(a)で示されるマルチビット信号へと変換される。このマルチビット信号が全波整流回路75へ入力され、図4(b)で示される整流信号へと変換される。この時、入力される信号が“0”を中心とした正弦波信号である場合、符号ビットを反転させるだけで全波整流が実現できる。このように全波整流回路75により全波整流された信号が、デジタルローパスフィルタ76に入力されて平滑されることにより、図4(c)で示される前記モニタ電極33の出力する信号の振幅に応じた振幅情報を得ることができる。この時、図4では(a),(b),(c)すべてで同一のサンプリングレートで処理しているが、振幅情報はモニタ電極33の出力するモニタ信号1波につき1点程度で十分であるため、適宜ダウンサンプリングして処理して構わない。次に振幅検出手段71の出力する振幅情報がゲイン算出手段72へと入力され、ゲイン情報が算出される。ここで、センサ素子30の振動振幅を一定に制御するためのAGCゲイン特性が図5で示される場合、(数1)に示すように、ビットシフト演算および加算演算を行うことにより、現在必要なゲイン情報を算出することができる。
Next, the operation of the digital AGC circuit 47 will be described. The pulse density modulation signal output from the AD conversion means 61 is input to the digital low-
このとき、“+c”は定数値“B”の加算処理であり、“A*x”の演算は“A”を“−1.25”としたい場合には、(数2)に示すように表記し直すことが可能であるため、ビットシフト演算および加算演算と±は符号ビットの反転のみで(式1)の演算を行うことが可能となる。 At this time, “+ c” is addition processing of the constant value “B”, and the operation of “A * x” is as shown in (Equation 2) when it is desired to set “A” to “−1.25”. Since they can be re-represented, the bit shift operation and the addition operation and ± can perform the operation of (Equation 1) only by reversing the sign bit.
このように、ゲイン算出手段72の有するビットシフト演算手段77と加算演算手段78により、センサ素子30の振動振幅を一定に制御するためのAGCゲイン情報が算出される。このとき、傾き“A”、切片“B”を固定ではなくROM79より読み出された値により決定する構成とし、決定された値によりビットシフト演算手段77でのシフト量および加算演算手段78で加算される切片“B”の値を変更することによって、AGCゲイン特性を容易に変化させることが可能となる。これにより、センサ素子の特性やセンサが用いられる用途に応じてAGCゲイン特性をROM値の書き換えのみで変更可能な角速度センサを提供することができるという効果が得られるものである。
As described above, the AGC gain information for controlling the vibration amplitude of the
次にゲイン算出手段72から出力されるゲイン情報“G”と、前記AD変換手段61が出力するパルス密度変調信号が前記置換演算手段73に入力される。ここで、前記AD変換手段61が出力するパルス密度変調信号は“1”もしくは“−1”の1bit信号であるため、これをゲイン情報“G”と置換、すなわち“−1”⇒“−G”、“1” ⇒“G”と置き換えることで乗算器を用いること無しに、“入力信号×G”の演算を実現することが可能となる。よって、前記置換演算手段73によりゲインの演算がなされる。ここで、ΣΔ変調器61は1bitのΣΔ変調器として説明しているが、複数bit出力のΣΔ変調器であったとしてもΣΔ変調器の出力は例えば2bitであれば“00,01,611”の4値に限定でき、“00,01,611”⇒“−G,−G/2,G/2,G”と置き換えることによって、上記と同様の構成により“入力信号×G”が実現可能となるものである。
Next, the gain information “G” output from the gain calculation means 72 and the pulse density modulation signal output from the AD conversion means 61 are input to the replacement calculation means 73. Here, since the pulse density modulation signal output from the
次に前記デジタルAGC回路47から出力されるゲインコントロールされたマルチビットのパルス密度変調信号が入力されるデジタルフィルタ48について動作を説明する。ここで図2は前記デジタルフィルタ48の構成例である。図2の141はIIRフィルタで一般的なIIRの構成を示しており、142〜146はこのフィルタの特性を決定するゲイン演算部であり、147,148は加算演算部、149,150は遅延部である。ここで、フィルタの特性を決定するゲイン演算部142〜146のゲイン係数を例えば{a0,a1,a2,b0,b1}={1,81.71475,−0.75}としたい場合、(数3)に示すように表記し直すことが可能であり、これらのゲイン計算はゲイン算出手段において説明した通り、ビットシフト演算により演算可能である。
Next, the operation of the
また、151〜153はビットシフト演算部であり、これらの値を(数4)で示すように演算を行うことにより、最初にc0を+7ビットシフト(×128)として演算した後にc2において−7ビットシフト(1/128)することで、ビットシフト演算による丸め誤差等の演算誤差を低減することが可能となる。
そしてまた、上記ビットシフトによるゲイン計算はFIR等他のフィルタ形式でも利用可能であり、図2のIIRのフィルタ構成を係数を変えて縦続接続することによって、必要なフィルタ特性を実現することも可能である。さらに、センサ素子30を所定の共振周波数のみで振動させるにあたっては、バンドパスフィルタ特性を持つことが望ましい。よって、前記デジタルAGC回路47から出力されるパルス密度変調信号がデジタルフィルタ48に入力され、ノイズ成分がフィルタリングされゲインコントロールされたマルチビット信号が出力されることとなる。
The gain calculation by bit shift can also be used in other filter formats such as FIR, and the necessary filter characteristics can be realized by cascading the IIR filter configuration of FIG. It is. Further, when the
さらに、ビットシフト演算部154を追加で設けた場合の動作について説明する。まず、デジタルAGC回路47におけるゲイン情報“G”を例えば、“128±128”の“0〜256”の値とし、ゲイン係数{d2}={1/128}={1/2^7}の−7ビットシフト(1/128)として置換演算およびビットシフトを行うことによって、デジタルAGC回路47およびデジタルフィルタ48により“1/128”の分解能で0倍から2倍までの可変ゲインを演算精度を確保したまま実現することが可能となるものである。さらにこのゲイン分解能およびゲイン幅は、ゲイン情報“G”の取り得る値とゲイン係数{d2}のビットシフト量を必要な量だけ確保するだけで、任意に設定可能となるものである。
Further, the operation when the bit
上記ビットシフト演算でのビットシフト量をROM79に格納されたデータにより決定する構成とすることにより、センサ素子30の特性やセンサが用いられる用途に応じてフィルタ特性をROM79に格納する値を書き換えるだけで変更可能な角速度センサを提供することができるという効果が得られるものである。
By adopting a configuration in which the bit shift amount in the above bit shift operation is determined by the data stored in the
次に、駆動回路49の動作を説明する。デジタルΣΔ変調器86の加積分演算手段81に前記デジタルフィルタ48から出力されるマルチビット信号と、所定の2値を保持しているデジタル値出力手段80のどちらかの値を出力する値切り替え手段84より出力される定数値が加積分演算手段81へと入力され、加算して積分される。この加積分演算手段81から出力される積分値が比較定数値82と値比較手段83により比較されて比較結果が出力される。そして、この比較結果がフリップフロップ85により所定のタイミングでラッチされて出力される。このフリップフロップ85の出力により値切り替え手段84より出力される定数値が切り替えられることになる。この時、加積分演算手段81の出力値が比較定数値82より小さい場合には、デジタル値出力手段80の2値のうちの大きい方の値が、逆の場合には小さい方の値が選択されて出力されるように動作する。この動作を繰り返すことによりフリップフロップ85より、前記デジタルフィルタ48が出力するマルチビット信号が、1ビットのパルス密度変調信号に変調されて出力されることになる。ここで、デジタルΣΔ変調器86に入力される信号が例えば、10bit(=±9bit)である場合は、比較定数値82を“0”デジタル値出力手段80の2値を“511”“−511”以上とすることが望ましい。
Next, the operation of the
以上の構成により、センサ素子30のモニタ電極33より出力された信号が、ΣΔ変調器61によりパルス密度変調信号に変換され、デジタルAGC回路47によりセンサ素子30の振動を一定に制御するよう所定のAGCゲイン特性で振幅調整され、さらにデジタルフィルタ48によりノイズが除去されてマルチビット化される。この振幅調整されたマルチビット信号がデジタルΣΔ変調器86によりΣΔ変調されて1bitのパルス密度変調信号に変換され、この信号がセンサ素子30における駆動電極32に出力される。この時、1bitのパルス密度変調信号はモニタ電極33より出力された信号の周波数成分をデジタルAGC回路47により振幅調整されて含んでいることとなり、この信号がセンサ素子30に出力されることによって、前記振動体31の振動が所定の共振周波数において一定振幅で振動することになる。このような駆動回路49を構成することにより、高精度のDA変換器を用いることなく大半をデジタル回路で実現することができるため、低コストで、かつ高精度の角速度センサを提供することができるという効果が得られるものである。
With the above configuration, the signal output from the
なお、ΣΔ変調ではオーバーサンプリングを行い、その量子化ノイズが高域にノイズシェーピングされるため、高周波成分のノイズ成分を含むが、センサ素子の応答がそのような高周波に応答できないため、パルス密度変調信号のサンプリング周波数でなく、オーバーサンプリングされた所定の周波数成分で振動することになる。また、センサ素子30の高周波での応答ゲインが高くて、このような高周波成分のノイズが問題になる場合には、デジタルΣΔ変調器86の出力信号のうち問題となる周波数成分を低減するように設定されたアナログフィルタ87を追加することによって、さらに低ノイズで高精度のドライブ回路41を実現することが可能となるものである。
Note that in ΣΔ modulation, oversampling is performed, and the quantization noise is noise-shaped in the high frequency range, which includes high frequency noise components, but the sensor element response cannot respond to such high frequencies, so pulse density modulation It vibrates not at the sampling frequency of the signal but at a predetermined oversampled frequency component. When the
さらに、前記センス回路124におけるタイミング制御回路93に、図5(a)に示される正弦波信号が入力され、前記PLL回路91で逓倍した信号をもとにタイミング生成回路92により図5(b)で示される第1のタイミングΦ1、第2のタイミングΦ2、第3のタイミングΦ3、第4のタイミングΦ4を形成する。そして、このタイミング信号が前記ΣΔ変調器116および演算手段123に、SWの切替およびラッチ回路のラッチタイミングとして入力される。また、位相器で位相を90度シフトさせた前記正弦波信号を所定の基準電圧(図示せず)と比較する電圧コンパレータ(図示せず)に入力し、そしてその出力をロジック回路(図示せず)に入力するようにした場合でも、前記タイミング信号φ1、φ2、φ3、φ4を形成することは可能であるが、この場合、正弦波信号の電圧ノイズおよび温度変化や電源変動による電圧ノイズが位相ノイズとして表れることになる。この位相ノイズは、入力信号や積分切替手段を切り替えるタイミングノイズとして信号処理の精度に悪影響を与える要因となるが、前記PLL回路91を用いて時間的に積分され位相ノイズが低減されたタイミング信号とすることにより、切替タイミングノイズを低減し信号処理の精度を高めることができるものである。そして、前記センサ素子30が図1に図示している駆動方向に速度Vで屈曲振動している状態において、前記振動体31の長手方向の中心軸周りにセンサ素子30が角速度ωで回転すると、このセンサ素子30にF=2mV×ωのコリオリ力が発生する。このコリオリ力により前記センサ素子30が有する一対のセンス電極34,35に、図5(c)および図5(d)に示すように電荷が発生する。そしてこのセンス電極34,35に発生する電荷はコリオリ力により発生するため、前記モニタ電極33に発生する信号より位相が50度進んでいる。そしてまた、前記一対のセンス電極34,35に発生した出力信号は図2(c)および図2(d)に示す通り、正極性信号と負極性信号の関係にある。
Further, the sine wave signal shown in FIG. 5A is input to the timing control circuit 93 in the sense circuit 124, and the timing generation circuit 92 based on the signal multiplied by the
この場合におけるΣΔ変調器116の動作を以下に説明する。このΣΔ変調器116は第1のタイミングΦ1、第2のタイミングΦ2、第3のタイミングΦ3および第4のタイミングΦ4を繰り返すことによって動作するもので、第1のタイミングΦ1および第2のタイミングΦ2ではセンサ素子30における第1のセンス電極34から出力される正極性信号がΣΔ変調されて1ビットデジタル信号に変換され、また第3のタイミングΦ3および第4のタイミングΦ4では第2のセンス電極35から出力される負極性信号がΣΔ変調されて1ビットデジタル信号に変換される。
The operation of the ΣΔ modulator 116 in this case will be described below. The ΣΔ modulator 116 operates by repeating the first timing Φ1, the second timing Φ2, the third timing Φ3, and the fourth timing Φ4. In the first timing Φ1 and the second timing Φ2, The positive signal output from the
上記した4つのタイミングでの動作をひとつずつ説明する。まず第1のタイミングΦ1では、積分手段112におけるコンデンサ108と接続されているSW110がONになり、このコンデンサ108に保持されている積分値が比較手段113における比較器114に入力され比較結果が1ビットデジタル信号として出力される。また、DA変換手段98におけるSW103と104がONになりコンデンサ102に保持されている電荷が放電される。
The operation at the above four timings will be described one by one. First, at the first timing Φ1, the SW 110 connected to the
次に第2のタイミングΦ2では、前記比較手段113の比較器114より出力される1ビットデジタル信号が第2のタイミングΦ2の立ち上がり時にD型フリップフロップ115にラッチされ、このラッチ信号が前記DA変換手段98のDA切替手段97に入力される。この入力されたラッチ信号に応じて第1の基準電圧99または第2の基準電圧100に切り替えられてコンデンサ102に入力され、DA変換手段98より切り替えられた基準電圧に応じた電荷が出力される。それとともに、入力切替手段94ではSW95がONになり、前記センサ素子30の第1のセンス電極34より発生する電荷が出力される。さらに、積分手段112におけるSW105がONになり、前記入力切替手段94とDA変換手段98から出力される電荷が積分回路106に入力される。これにより第2のタイミングΦ2では、積分回路106におけるコンデンサ108に、図6(c)の斜線部で示される電荷量とDA変換手段98より出力される電荷量の総和が積分されて保持されることになる。
Next, at the second timing Φ2, the 1-bit digital signal output from the
上記した第1のタイミングΦ1および第2のタイミングΦ2での以上の動作によりセンサ素子30のセンス電極34から出力される振幅値の半分に相当する電荷量がΣΔ変調されることになる。
With the above operation at the first timing Φ1 and the second timing Φ2, the charge amount corresponding to half of the amplitude value output from the
また、第1のタイミングΦ1および第2のタイミングΦ2での動作と同様に、第3のタイミングΦ3および第4のタイミングΦ4では、センサ素子30の第2のセンス電極35から出力される振幅値の半分に相当する電荷量がΣΔ変調され、1ビットデジタル信号に変換されて出力されることになる。以上の動作により、センサ素子30における第1のセンス電極34、および第2のセンス電極35から出力される電荷の振幅値の半分に相当する電荷量が一つのΣΔ変調器116によりΣΔ変調されて一対の1ビットデジタル信号として上記タイミングで出力されることになる。
Similarly to the operation at the first timing Φ1 and the second timing Φ2, at the third timing Φ3 and the fourth timing Φ4, the amplitude value output from the
そしてまた、センサ素子30における第1のセンス電極34、および第2のセンス電極35から出力される電荷は、角速度によるコリオリ力で発生する、モニタ電極33に発生する信号より位相が90度進んだセンス信号だけでなく、モニタ信号と同相の不要信号があるため、センサ素子30における一対のセンス電極34,35からセンス信号と不要信号の合成信号が出力される場合について説明する。角速度によるコリオリ力で発生するセンス信号は、図6(c)(d)で示され、そして上記で説明した通り、第2のタイミングΦ2と第4のタイミングΦ4で、積分回路106により図6(c)(d)の斜線部で示される電荷量、つまり、振幅値の半分に相当する電荷量が積分されることになる。さらに、センス電極34,35より発生する不要信号は図6(e)(f)で示され、そして前記センス信号と同様に第2のタイミングΦ2と第4のタイミングΦ4で、図6(e)(f)の斜線部で示される電荷量、つまり、不要信号の振幅の最大値から最小値までの区間の電荷量が積分されるもので、これは、振幅の中央値を基準に積分するとキャンセルされて“0”の電荷量となるものである。つまり、第2のタイミングΦ2と第4のタイミングΦ4での積分手段112の動作により、不要信号がキャンセルされてセンス信号の振幅に応じた電荷量が積分される、いわゆる同期検波処理が一対の入力信号のそれぞれに対し実施されることになる。よって、上記不要信号のない場合の動作の説明と同様に、前記ΣΔ変調器116からは同期検波処理された信号がΣΔ変調され、1ビットデジタル信号に変換されて出力されることになる。
In addition, the electric charge output from the
次に、演算手段123について、その動作を説明する。まず、第2のタイミングΦ2で、前記ΣΔ変調器116の比較手段113における比較器114より出力される1ビットデジタル信号が、ラッチ回路117のD型フリップフロップ118にラッチされる。また、第4のタイミングΦ4で、前記ΣΔ変調器116の比較手段113における比較器114より出力される1ビットデジタル信号が、ラッチ回路117のD型フリップフロップ119にラッチされる。
Next, the operation of the calculation means 123 will be described. First, at the
この一対のD型フリップフロップ118,119にラッチされた一対の1ビットデジタル信号は、上記で説明した通り、センサ素子30における一対のセンス電極34,35より出力された信号の不要信号を除いた振幅値の半分に相当する電荷量をそれぞれΣΔ変調によりデジタル値に変換したものである。次に、前記ラッチ回路117が出力する一対の1ビットデジタル信号が1ビット差分演算手段120に入力され、この一対の1ビットデジタル信号の差が演算されて1ビット差分信号が出力される。ここで、第1のタイミングΦ1での1ビット差分信号は、一つ前の周期における第2のタイミングΦ2、第4のタイミングΦ4でラッチされた1ビットデジタル信号の差であり、この1ビット差分信号は、図6(c)(d)で示されるセンサ素子30における一対のセンス電極34,35より出力される信号の不要信号を除いた振幅値を表す信号となる。次に、1ビット差分演算手段120が出力する1ビット差分信号が補正演算手段121に入力され、この1ビット差分信号と所定の補正情報との補正演算が置換処理により行われる。この補正演算は、上記したように、1ビット差分信号が“0”“1”“−1”の3値に限られることを利用して、例えば所定の補正情報が“5”である場合に、補正演算手段に入力される1ビット差分信号“0”“1”“−1”を、それぞれ“0”“5”“−5”と置換処理することにより乗算を実現して信号の補正が可能となるものである。
As described above, the pair of 1-bit digital signals latched by the pair of D-type flip-flops 118 and 119 exclude unnecessary signals output from the pair of
(実施の形態2)
以下、本発明の実施の形態2における角速度センサについて、図面を参照しながら説明する。
(Embodiment 2)
Hereinafter, an angular velocity sensor according to
図7は本発明の実施の形態2における角速度センサの回路図である。なお、本発明の実施の形態2においては、上記した本発明の実施の形態1と同様の構成を有するものについては、同一番号を付しており、その説明は省略する。 FIG. 7 is a circuit diagram of the angular velocity sensor according to the second embodiment of the present invention. In the second embodiment of the present invention, components having the same configurations as those of the first embodiment of the present invention described above are denoted by the same reference numerals, and description thereof is omitted.
駆動回路49はマルチビットΣΔ変調器250と、低ビットDA変換器251、アナログフィルタ87とにより構成される。この時、図8(a)で示されるような信号が前記ドライブ回路41におけるAD変換手段61へ入力され、図8(b)で示される1bitのパルス密度変調信号へと変換される。そしてこの1bitのパルス密度変調信号が前記デジタルAGC回路47へ入力されて任意のAGCゲイン特性によりゲインコントロールされた図8(c)で示されるような±G[LSB]のマルチビットのパルス密度変調信号に変換され、このマルチビットのパルス密度変調信号がデジタルフィルタ48に入力され、図8(d)で示されるマルチビット信号に変換されて出力されることになる。そしてこのマルチビット信号が、前記マルチビットΣΔ変調器250に入力されて例えば、3bitのパルス密度変調信号へと変換されることになる。そしてこの3bitのパルス密度変調信号が3ビットの出力分解能をもつ前記低ビットDA変換器251に入力され3ビットのアナログ信号が駆動信号としてセンサ素子30における駆動電極32に出力されることになる。この駆動信号はモニタ電極33より出力された信号の所定の周波数成分をデジタルAGC回路47により振幅調整されて含んでいることとなり、この信号がセンサ素子30における駆動電極32に出力されることによって、前記振動体31の振動が所定の共振周波数において一定振幅で振動するように制御されることになる。
The
以上のように構成/動作することにより、高コストで、かつ高精度高速動作のDA変換器251を用いることなく、3ビット程度の低ビットDA変換器によりΣΔ変調による高周波ノイズが低減された駆動信号を生成し、低コストで低ノイズの駆動回路49を有する角速度センサを提供することができるという効果が得られるものである。
By configuring / operating as described above, high-frequency driving due to ΣΔ modulation is reduced by using a low-bit DA converter of about 3 bits without using a high-precision, high-speed, high-speed DA converter 251. An effect is obtained that it is possible to provide an angular velocity sensor that generates a signal and has a low-cost and low-
また、振動させたい所定の周波数以外でセンサ素子30の応答ゲインが高い不要な周波数成分やΣΔ変調による高周波ノイズを除去するような周波数特性が設定されたアナログフィルタ87を追加するようにすれば、さらに高精度で、かつ低ノイズのドライブ回路を有する角速度センサを提供することができるという効果が得られるものである。
Further, if an analog filter 87 in which frequency characteristics are set such that unnecessary frequency components with high response gain of the
本発明の角速度センサは、半導体プロセスの微細化による小型化が可能な角速度センサを提供することができるという効果を有するものであり、特に、デジタルΣΔ変調器を駆動回路に用いた角速度センサとして有用なものである。 The angular velocity sensor of the present invention has an effect of providing an angular velocity sensor that can be miniaturized by miniaturization of a semiconductor process, and is particularly useful as an angular velocity sensor using a digital ΣΔ modulator in a drive circuit. It is a thing.
30 センサ素子
32 駆動電極
33 モニタ電極
34,35 センス電極
41 ドライブ回路
43 DA変換手段
44 積分手段
45 比較手段
46 DA切替手段
47 デジタルAGC回路
48 デジタルフィルタ
49 駆動回路
61 AD変換手段
79 ROM
80 値出力手段
81 加積分演算手段
83 値比較手段
84 値切り替え手段
86 デジタルΣΔ変調器
87 アナログフィルタ
124 センス回路
250 マルチビットデジタルΣΔ変調器
251 DA変換器
DESCRIPTION OF
80 Value output means 81 Addition / integration operation means 83 Value comparison means 84 Value switching means 86 Digital ΣΔ modulator 87 Analog filter 124 Sense circuit 250 Multi-bit digital ΣΔ modulator 251 DA converter
Claims (5)
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035596A JP5262166B2 (en) | 2008-02-18 | 2008-02-18 | Angular velocity sensor |
EP08850315A EP2192690A4 (en) | 2007-11-12 | 2008-11-07 | Pll circuit and angular velocity sensor using the same |
US12/680,935 US8451066B2 (en) | 2007-11-12 | 2008-11-07 | PLL circuit and angular velocity sensor using the same |
PCT/JP2008/003231 WO2009063603A1 (en) | 2007-11-12 | 2008-11-07 | Pll circuit and angular velocity sensor using the same |
CN200880114446XA CN101842987B (en) | 2007-11-12 | 2008-11-07 | PLL circuit and angular velocity sensor using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008035596A JP5262166B2 (en) | 2008-02-18 | 2008-02-18 | Angular velocity sensor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009192457A JP2009192457A (en) | 2009-08-27 |
JP5262166B2 true JP5262166B2 (en) | 2013-08-14 |
Family
ID=41074591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008035596A Expired - Fee Related JP5262166B2 (en) | 2007-11-12 | 2008-02-18 | Angular velocity sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5262166B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07118651B2 (en) * | 1990-11-22 | 1995-12-18 | ヤマハ株式会社 | Digital-analog conversion circuit |
JP2001356017A (en) * | 2000-06-14 | 2001-12-26 | Alps Electric Co Ltd | Drive detecting device for vibrator |
JP4055577B2 (en) * | 2002-12-27 | 2008-03-05 | ソニー株式会社 | Clock signal recovery PLL circuit |
DE102005000745A1 (en) * | 2005-01-05 | 2006-07-13 | Robert Bosch Gmbh | resonant circuit |
-
2008
- 2008-02-18 JP JP2008035596A patent/JP5262166B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009192457A (en) | 2009-08-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4924370B2 (en) | ΣΔ AD converter and angular velocity sensor using the same | |
JP5487546B2 (en) | Angular velocity sensor | |
CA2524046C (en) | Operating method for a coriolis gyroscope and evaluation/adjustment electronic system and pulse modulator suitable therefor | |
JP5369525B2 (en) | PLL circuit and angular velocity sensor using the same | |
US7891245B2 (en) | Inertial force sensor including a sense element, a drive circuit, a sigma-delta modulator and a signal processing circuit | |
US10566992B2 (en) | Modulators | |
JP5050695B2 (en) | Angular velocity sensor | |
JP5262165B2 (en) | Digital AGC circuit and angular velocity sensor using the same | |
JP5262164B2 (en) | Digital AGC circuit and angular velocity sensor using the same | |
JP5262166B2 (en) | Angular velocity sensor | |
US20070019744A1 (en) | Pulse modulator and pulse modulation method | |
JP4952858B2 (en) | Angular velocity sensor using ΣΔ AD converter | |
JP2016197017A (en) | Angular velocity sensor | |
JP5387314B2 (en) | Angular velocity sensor | |
JP5515482B2 (en) | Angular velocity sensor | |
JP2010181312A (en) | Angular velocity sensor | |
JP5316435B2 (en) | Angular velocity sensor | |
JP5370064B2 (en) | Angular velocity sensor | |
JP5316434B2 (en) | Angular velocity sensor | |
JP5369954B2 (en) | Angular velocity sensor | |
JP2014041035A (en) | Angular velocity sensor | |
JP2013064707A (en) | Angular velocity sensor | |
JP2014021092A (en) | Angular velocity sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110131 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20110215 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20121213 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5262166 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |