JP5050695B2 - Angular velocity sensor - Google Patents

Angular velocity sensor Download PDF

Info

Publication number
JP5050695B2
JP5050695B2 JP2007183979A JP2007183979A JP5050695B2 JP 5050695 B2 JP5050695 B2 JP 5050695B2 JP 2007183979 A JP2007183979 A JP 2007183979A JP 2007183979 A JP2007183979 A JP 2007183979A JP 5050695 B2 JP5050695 B2 JP 5050695B2
Authority
JP
Japan
Prior art keywords
output
circuit
signal
angular velocity
charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007183979A
Other languages
Japanese (ja)
Other versions
JP2009020034A (en
Inventor
英之 村上
孝士 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2007183979A priority Critical patent/JP5050695B2/en
Publication of JP2009020034A publication Critical patent/JP2009020034A/en
Application granted granted Critical
Publication of JP5050695B2 publication Critical patent/JP5050695B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられるデジタル回路を用いた角速度センサに関するものである。   The present invention particularly relates to an angular velocity sensor using a digital circuit used for attitude control of a moving body such as an aircraft or a vehicle, a navigation system, or the like.

従来のこの種の角速度センサは、図3および図4に示すように構成されていた。   Conventional angular velocity sensors of this type have been configured as shown in FIGS.

図3は従来の角速度センサの回路ブロック図、図4は同角速度センサにおける駆動回路およびその故障検出回路のブロック図である。   FIG. 3 is a circuit block diagram of a conventional angular velocity sensor, and FIG. 4 is a block diagram of a drive circuit and its failure detection circuit in the angular velocity sensor.

図3、図4において、1はH型の音叉からなる水晶製の振動子で、この振動子1は一対の駆動部2と、この一対の駆動部2の反対側に配設された一対の検知部3とにより構成されており、この検知部3に角速度検出用電極(図示せず)を設けている。   In FIGS. 3 and 4, reference numeral 1 denotes a quartz crystal vibrator composed of an H-shaped tuning fork. The vibrator 1 includes a pair of driving units 2 and a pair of driving units 2 disposed on opposite sides of the pair of driving units 2. The detection unit 3 includes an angular velocity detection electrode (not shown).

また前記振動子1の駆動部2の一方には駆動用電極4を設けるとともに、駆動部2の他方には駆動検出用電極5を設けている。6は駆動回路で、この駆動回路6は前記振動子1における駆動用電極4および駆動検出用電極5と電気的に接続されており、前記振動子1を一定の振幅になるように制御している。また、駆動回路6にはEEPROM6aを設けており、このEEPROM6aに保存した補正データをさらに、2つのメモリ(図示せず)に保存して、互いに比較することにより、補正データの改竄を防止した状態で、駆動信号を補正している。7は故障診断回路で、この故障診断回路7は、ウインドウコンパレータ8と、このウインドウコンパレータ8の出力信号をモニタするBIT論理9とにより構成されている。10は検出回路で、この検出回路10は振動子1における検知部3から出力される電荷を増幅して、電圧に変換し、出力信号として入出力端子11から外部に出力している。   A driving electrode 4 is provided on one side of the driving unit 2 of the vibrator 1, and a driving detection electrode 5 is provided on the other side of the driving unit 2. Reference numeral 6 denotes a drive circuit. The drive circuit 6 is electrically connected to the drive electrode 4 and the drive detection electrode 5 in the vibrator 1, and controls the vibrator 1 to have a constant amplitude. Yes. Further, the drive circuit 6 is provided with an EEPROM 6a, and the correction data stored in the EEPROM 6a is further stored in two memories (not shown) and compared with each other, thereby preventing the correction data from being falsified. Thus, the drive signal is corrected. Reference numeral 7 denotes a failure diagnosis circuit. The failure diagnosis circuit 7 includes a window comparator 8 and a BIT logic 9 that monitors an output signal of the window comparator 8. Reference numeral 10 denotes a detection circuit. The detection circuit 10 amplifies the electric charge output from the detection unit 3 in the vibrator 1, converts it into a voltage, and outputs it as an output signal from the input / output terminal 11 to the outside.

以上のように構成された従来の角速度センサについて、次にその動作を説明する。   Next, the operation of the conventional angular velocity sensor configured as described above will be described.

振動子1の駆動用電極4に交流電圧を加えると前記振動子1が共振し、前記振動子1の駆動検出用電極5に、振動子1の振動振幅に応じた電荷が発生する。そして、この電荷を駆動回路6により増幅、調整した後、駆動用電極4に入力することにより、振動子1が一定の振幅で振動するように制御している。また、振動子1のバラツキにより、振幅が所定の値と外れている場合には、駆動回路6におけるEEPROM6aのデータを書き換えることにより、振幅を微調整している。   When an AC voltage is applied to the drive electrode 4 of the vibrator 1, the vibrator 1 resonates, and a charge corresponding to the vibration amplitude of the vibrator 1 is generated on the drive detection electrode 5 of the vibrator 1. The electric charge is amplified and adjusted by the drive circuit 6 and then input to the drive electrode 4 to control the vibrator 1 to vibrate with a constant amplitude. Further, when the amplitude deviates from a predetermined value due to variations in the vibrator 1, the amplitude is finely adjusted by rewriting the data of the EEPROM 6a in the drive circuit 6.

そしてまた、前記振動子1に角速度ωが加わると、一対の検知部3に設けた角速度検出用電極(図示せず)に電荷が発生する。そしてこの角速度検出用電極(図示せず)に発生する電荷を検出回路10により、出力電圧に変換して、前記入出力端子11より角速度の信号として、相手側のコンピュータ(図示せず)等に入力し、角速度を検出するものである。   When the angular velocity ω is applied to the vibrator 1, electric charges are generated in the angular velocity detection electrodes (not shown) provided in the pair of detection units 3. Then, the electric charge generated in the electrode for detecting the angular velocity (not shown) is converted into an output voltage by the detection circuit 10 and is sent to the other computer (not shown) as an angular velocity signal from the input / output terminal 11. Input and detect angular velocity.

さらに、前記振動子1が破損して故障する場合には、振動子1における駆動検出用電極5から発生する電荷が減少し、駆動回路6の出力信号がモニタしている故障診断回路7におけるウインドウコンパレータ8の基準電圧より低下する。そうすると、BIT論理9から図5に示す無効データが出力された後、入出力端子11からの角速度としての出力信号が停止し、故障信号が出力されるものであった。   Further, when the vibrator 1 is damaged and fails, the electric charge generated from the drive detection electrode 5 in the vibrator 1 is reduced, and the window in the failure diagnosis circuit 7 monitored by the output signal of the drive circuit 6 is displayed. The voltage drops below the reference voltage of the comparator 8. Then, after the invalid data shown in FIG. 5 is output from the BIT logic 9, the output signal as the angular velocity from the input / output terminal 11 is stopped, and the failure signal is output.

なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特開2002−174521号公報
As prior art document information relating to the invention of this application, for example, Patent Document 1 is known.
JP 2002-174521 A

しかしながら、上記した従来の構成においては、振動子1の破損等により、角速度センサが故障する場合には、BIT論理9からの無効データにより、入出力端子11からの出力信号をアナログ信号からなる角速度信号からデジタル信号からなる故障信号に切り替えていたため、出力信号に時間的な遅れが発生してしまうという課題を有していた。   However, in the conventional configuration described above, when the angular velocity sensor fails due to damage to the vibrator 1 or the like, the output signal from the input / output terminal 11 is converted to an angular velocity consisting of an analog signal based on invalid data from the BIT logic 9. Since switching from a signal to a failure signal composed of a digital signal has occurred, there is a problem that a time delay occurs in the output signal.

本発明は上記従来の課題を解決するもので、BIT論理により角速度信号を故障信号に切り替えて出力することにより、時間的な遅れが生じるということがなく、時間的な応答性を向上させることができる角速度センサを提供することを目的とするものである。   The present invention solves the above-mentioned conventional problems, and by switching the angular velocity signal to a failure signal by BIT logic and outputting it, the temporal response can be improved without causing a time delay. An object of the present invention is to provide an angular velocity sensor that can be used.

上記目的を達成するために、本発明は以下の構成を有するものである。   In order to achieve the above object, the present invention has the following configuration.

本発明の請求項1に記載の発明は、駆動電極と第1のセンス電極と第2のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも2つのレベルの電荷量を出力する第1のDA変換手段および第2のDA変換手段と、前記第1のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第1のDA変換手段とから出力される電荷を積分しその積分値を保持する第1の積分回路と、前記第2のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第2のDA変換手段とから出力される電荷を積分しその積分値を保持する第2の積分回路と、前記第1の積分回路と第2の積分回路からの出力信号を比較する比較回路とを備え、前記比較回路からの出力信号を基に、前記第1のDA変換手段および第2のDA変換手段からの出力信号のレベルを切り替えるようにしたもので、この構成によれば、比較回路からの出力信号を基に、第1のDA変換手段および第2のDA変換手段からの出力信号のレベルを切り替えるようにしているため、比較回路よりデジタル信号からなる角速度信号を出力することができ、これにより、デジタル信号からなる角速度信号にデジタル信号からなる故障信号を足し合わせて出力することができるという作用効果を有するものである。 According to a first aspect of the present invention, a vibrator provided with a drive electrode, a first sense electrode, a second sense electrode, and a monitor electrode, and a drive for driving and vibrating the vibrator at a predetermined drive frequency A circuit, first DA conversion means and second DA conversion means for outputting charge amounts of at least two levels, and a charge corresponding to a half cycle of an output signal consisting of a sine wave output from the first sense electrode When the first integrating circuit for holding the integrated the integrated value of the charge output from the first DA converter, a half cycle of said second output signal comprising a sine wave output from the sense electrode integrating the charge and charge and output from the second DA converting means compares the second integrating circuit for holding the integrated value, an output signal from said first integration circuit and the second integrating circuit A comparison circuit, and from the comparison circuit Based on the output signal, the level of the output signal from the first DA conversion means and the second DA conversion means is switched. According to this configuration, based on the output signal from the comparison circuit, Since the level of the output signal from the first DA conversion means and the second DA conversion means is switched, an angular velocity signal consisting of a digital signal can be output from the comparison circuit, thereby comprising a digital signal. This has the effect of being able to add and output a failure signal composed of a digital signal to the angular velocity signal.

以上のように本発明の角速度センサは、駆動電極と第1のセンス電極と第2のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも2つのレベルの電荷量を出力する第1のDA変換手段および第2のDA変換手段と、前記第1のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第1のDA変換手段とから出力される電荷を積分しその積分値を保持する第1の積分回路と、前記第2のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第2のDA変換手段とから出力される電荷を積分しその積分値を保持する第2の積分回路と、前記第1の積分回路と第2の積分回路からの出力信号を比較する比較回路とを備え、前記比較回路からの出力信号を基に、前記第1のDA変換手段および第2のDA変換手段からの出力信号のレベルを切り替えるようにしたため、比較回路よりデジタル信号からなる角速度信号を出力することができ、これにより、デジタル信号からなる角速度信号にデジタル信号からなる故障信号を足し合わせて出力することができるため、故障時の時間的な応答性を向上させることができる角速度センサを提供することができるという優れた効果を奏するものである。 As described above, the angular velocity sensor of the present invention includes a vibrator provided with a drive electrode, a first sense electrode, a second sense electrode, and a monitor electrode, and a drive circuit for driving and vibrating the vibrator at a predetermined drive frequency. A first DA converting means and a second DA converting means for outputting charge amounts of at least two levels, and a charge corresponding to a half cycle of an output signal composed of a sine wave output from the first sense electrode , first integrating circuit for holding the integrated the integrated value of the charge output from the first DA converter, a half cycle of the output signal comprising a sine wave output from the second sense electrode comparing the second integration circuit for holding the integrated the integrated value of the charge output from the charge and the second DA converting means, an output signal from said first integration circuit and the second integrating circuit A comparison circuit, and the comparison circuit Since the level of the output signal from the first DA conversion means and the second DA conversion means is switched based on the output signal, an angular velocity signal composed of a digital signal can be output from the comparison circuit. As a result, it is possible to provide an angular velocity sensor that can improve the temporal responsiveness at the time of failure because the failure signal composed of a digital signal can be output together with the angular velocity signal composed of a digital signal. It has an excellent effect.

以下、本発明の一実施の形態における角速度センサについて、図面を参照しながら説明する。図1は本発明の一実施の形態における角速度センサの回路図である。   Hereinafter, an angular velocity sensor according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram of an angular velocity sensor according to an embodiment of the present invention.

図1において、30は振動子で、この振動子30は振動体31と、この振動体31を振動させるための圧電体を有する駆動電極32と、振動状態に応じて電荷を発生する圧電体を有するモニタ電極33と、前記振動子30に角速度が印加されると電荷を発生する圧電体を有する第1のセンス電極34と第2のセンス電極35とを設けている。そして、前記第1のセンス電極34と第2のセンス電極35とは互いに逆極性になるように構成されている。36は電荷増幅器で、この電荷増幅器36には前記振動子30におけるモニタ電極33が出力する電荷が入力され、そしてこの入力された電荷を所定の倍率で電圧に変換するものである。37はバンドパスフィルタで、このバンドパスフィルタ37には前記電荷増幅器36の出力が入力され、そしてこの入力された信号のノイズ成分を除去してモニタ信号を出力するものである。38はAGC回路で、このAGC回路38は半波整流平滑回路(図示せず)を有しているもので、前記バンドパスフィルタ37の出力信号を半波整流して平滑したDC信号を生成し、このDC信号をもとに前記バンドパスフィルタ37の出力するモニタ信号を増幅あるいは減衰させて出力するものである。39は駆動回路で、この駆動回路39には前記AGC回路38の出力が入力され、前記振動子30の駆動電極32に駆動信号を出力するものである。そして、前記電荷増幅器36、バンドパスフィルタ37、AGC回路38および駆動回路39によりドライブ回路40を構成している。   In FIG. 1, reference numeral 30 denotes a vibrator. The vibrator 30 includes a vibrating body 31, a drive electrode 32 having a piezoelectric body for vibrating the vibrating body 31, and a piezoelectric body that generates an electric charge according to the vibration state. And a first sense electrode 34 and a second sense electrode 35 having a piezoelectric body that generates an electric charge when an angular velocity is applied to the vibrator 30. The first sense electrode 34 and the second sense electrode 35 are configured to have opposite polarities. Reference numeral 36 denotes a charge amplifier. The charge amplifier 36 receives the charge output from the monitor electrode 33 in the vibrator 30 and converts the input charge into a voltage at a predetermined magnification. Reference numeral 37 denotes a band-pass filter. The output of the charge amplifier 36 is input to the band-pass filter 37, and a noise component of the input signal is removed to output a monitor signal. An AGC circuit 38 has a half-wave rectifying / smoothing circuit (not shown). The AGC circuit 38 generates a smoothed DC signal by half-wave rectifying the output signal of the bandpass filter 37. Based on this DC signal, the monitor signal output from the band-pass filter 37 is amplified or attenuated and output. Reference numeral 39 denotes a drive circuit. The output of the AGC circuit 38 is input to the drive circuit 39 and a drive signal is output to the drive electrode 32 of the vibrator 30. The charge amplifier 36, the band pass filter 37, the AGC circuit 38, and the drive circuit 39 constitute a drive circuit 40.

41はPLL回路で、このPLL回路41は前記ドライブ回路40におけるバンドパスフィルタ37が出力するモニタ信号を逓倍し、位相ノイズを時間的に積分し低減して出力するものである。42はタイミング生成回路で、このタイミング生成回路42は前記PLL回路41から出力されるモニタ信号を逓倍した信号をもとに、タイミング信号を生成して出力するものである。そして、前記PLL回路41とタイミング生成回路42とでタイミング制御回路43を構成している。47は第1のDA切替手段で、この第1のDA切替手段47は、第1の基準電圧49および第2の基準電圧50を有し、そしてこの第1の基準電圧49と第2の基準電圧50を所定の信号により切り替えるものである。51はDA出力手段で、このDA出力手段51は前記第1のDA切替手段47の出力信号が入力されるコンデンサ52と、このコンデンサ52の両端に接続され、第2のタイミングΦ2で動作してコンデンサ52の電荷を放電するスイッチ53,54とにより構成されている。そして、前記第1のDA切替手段47と第1のDA出力手段51とで第1のDA変換手段48を構成し、かつこの第1のDA変換手段48は第1のタイミングΦ1で前記コンデンサ52の電荷を放電するとともに、第1のDA切替手段47が出力する基準電圧に応じた電荷を入出力するものである。55は第1のスイッチで、この第1のスイッチ55は前記第1のタイミングΦ1で第1のセンス電極34から、電流からなる出力信号を出力するものである。56は第1の積分回路で、この第1の積分回路56には前記第1のスイッチ55の出力が入力されるもので、演算増幅器57と、この演算増幅器57の帰還に並列に接続されるコンデンサ58とにより構成されている。   The PLL circuit 41 multiplies the monitor signal output from the bandpass filter 37 in the drive circuit 40, and integrates and reduces the phase noise in time to output it. The timing generation circuit 42 generates and outputs a timing signal based on a signal obtained by multiplying the monitor signal output from the PLL circuit 41. The PLL circuit 41 and the timing generation circuit 42 constitute a timing control circuit 43. Reference numeral 47 denotes first DA switching means. The first DA switching means 47 has a first reference voltage 49 and a second reference voltage 50, and the first reference voltage 49 and the second reference voltage 50. The voltage 50 is switched by a predetermined signal. Reference numeral 51 denotes DA output means. The DA output means 51 is connected to the capacitor 52 to which the output signal of the first DA switching means 47 is input and to both ends of the capacitor 52, and operates at the second timing Φ2. The switches 53 and 54 for discharging the electric charge of the capacitor 52 are included. The first DA switching means 47 and the first DA output means 51 constitute a first DA converting means 48, and the first DA converting means 48 has the capacitor 52 at a first timing Φ1. The electric charge corresponding to the reference voltage output from the first DA switching means 47 is input / output. Reference numeral 55 denotes a first switch, and the first switch 55 outputs an output signal composed of a current from the first sense electrode 34 at the first timing Φ1. Reference numeral 56 denotes a first integration circuit. The output of the first switch 55 is input to the first integration circuit 56 and is connected in parallel to the operational amplifier 57 and the feedback of the operational amplifier 57. And a capacitor 58.

59は第2のDA切替手段で、この第2のDA切替手段59は、第1の基準電圧60および第2の基準電圧61を有し、そしてこの第1の基準電圧60と第2の基準電圧61を所定の信号により切り替えるものである。62は第2のDA出力手段で、この第2のDA出力手段62は前記第2のDA切替手段59の出力信号が入力されるコンデンサ63と、このコンデンサ63の両端に接続され、第2のタイミングΦ2で動作してコンデンサ63の電荷を放電するスイッチ64a,64bとにより構成されている。そして、前記第2のDA切替手段59と第2のDA出力手段62とで第2のDA変換手段66を構成し、かつこの第2のDA変換手段66は第2のタイミングΦ2で前記コンデンサ63の電荷を放電するとともに、第2のDA切替手段59が出力する基準電圧に応じた電荷を入出力するものである。65は第2のスイッチで、この第2のスイッチ65は前記第1のタイミングΦ1で、第2のセンス電極35から出力信号を出力するものである。67は第2の積分回路で、この第2の積分回路67には前記第2のスイッチ65の出力が入力されるもので、演算増幅器68と、この演算増幅器68の帰還に並列に接続されるコンデンサ69とにより構成されている。70は比較回路で、この比較回路70には前記第1の積分回路56が出力する積分信号と第2の積分回路67が出力する積分信号とを比較する比較器71と、D型フリップフロップ72とにより構成されており、前記D型フリップフロップ72に、比較器71が出力する1ビットからなるデジタル信号を入力している。また、前記D型フリップフロップ72は前記第1のタイミングΦ1の開始時に前記1ビットデジタル信号をラッチしてラッチ信号を出力するものであり、このラッチ信号は、前記第1のDA変換手段48の第1のDA切替手段47に入力されて第1の基準電圧49または第2の基準電圧50を切り替えるとともに、前記第2のDA変換手段66の第2のDA切替手段59に入力されて第1の基準電圧60または第2の基準電圧61を切り替えるものである。そして、前記第1のDA変換手段48、第2のDA変換手段66、第1の積分回路56、第2の積分回路67および比較回路70によりΣΔ変調器73を構成している。そして、このΣΔ変調器73は上記構成により、前記振動子30における第1のセンス電極34および第2のセンス電極35より出力される電荷をΣΔ変調し、1ビットデジタル信号に変換して出力するものである。   59 is a second DA switching means, and this second DA switching means 59 has a first reference voltage 60 and a second reference voltage 61, and the first reference voltage 60 and the second reference voltage 61. The voltage 61 is switched by a predetermined signal. Reference numeral 62 denotes second DA output means. The second DA output means 62 is connected to a capacitor 63 to which the output signal of the second DA switching means 59 is input, and to both ends of the capacitor 63. The switches 64a and 64b are operated at the timing Φ2 and discharge the capacitor 63. The second DA switching means 59 and the second DA output means 62 constitute a second DA converting means 66, and the second DA converting means 66 has the capacitor 63 at a second timing Φ2. The electric charge corresponding to the reference voltage output from the second DA switching means 59 is input / output. Reference numeral 65 denotes a second switch, and the second switch 65 outputs an output signal from the second sense electrode 35 at the first timing Φ1. Reference numeral 67 denotes a second integration circuit. The output of the second switch 65 is input to the second integration circuit 67 and is connected in parallel to the operational amplifier 68 and the feedback of the operational amplifier 68. The capacitor 69 is used. Reference numeral 70 denotes a comparison circuit. The comparison circuit 70 includes a comparator 71 that compares the integration signal output from the first integration circuit 56 with the integration signal output from the second integration circuit 67, and a D-type flip-flop 72. The D-type flip-flop 72 receives a 1-bit digital signal output from the comparator 71. The D-type flip-flop 72 latches the 1-bit digital signal at the start of the first timing Φ1 and outputs a latch signal. The latch signal is output from the first DA converter 48. The first DA switching means 47 inputs the first reference voltage 49 or the second reference voltage 50, and the second DA conversion means 66 inputs the second DA switching means 59 to the first DA voltage switching means 47. The reference voltage 60 or the second reference voltage 61 is switched. The first DA conversion means 48, the second DA conversion means 66, the first integration circuit 56, the second integration circuit 67, and the comparison circuit 70 constitute a ΣΔ modulator 73. With this configuration, the ΣΔ modulator 73 performs ΣΔ modulation on the electric charges output from the first sense electrode 34 and the second sense electrode 35 in the vibrator 30, converts it to a 1-bit digital signal, and outputs it. Is.

74は補正演算手段で、この補正演算手段74にはフリップフロップ72が出力する1ビット信号が入力され、この1ビット差分信号と所定の補正情報との補正演算を置換処理により実現するものである。つまり、上記したように補正演算手段74に入力される1ビット差分信号が“0”“1”“−1”であり、例えば、補正情報が“5”である場合にはそれぞれ“0”“5”“−5”と置き換えて出力する構成となっている。75はデジタルフィルタで、このデジタルフィルタ75には前記補正演算手段74より出力されるデジタル信号が入力され、ノイズ成分を除去するフィルタリング処理を行うものである。そして、補正演算手段74およびデジタルフィルタ75により演算手段76を構成している。また、この演算手段76は、第1のタイミングΦ1で1ビットデジタル信号をラッチして、補正演算、フィルタリング処理を行い、マルチビット信号を出力している。そしてまた、前記タイミング制御回路43とΣΔ変調器73および演算手段76によりセンス回路を構成している。   Reference numeral 74 denotes a correction calculation means. The correction calculation means 74 receives a 1-bit signal output from the flip-flop 72, and realizes a correction calculation between the 1-bit difference signal and predetermined correction information by replacement processing. . That is, as described above, the 1-bit difference signal input to the correction calculation unit 74 is “0”, “1”, “−1”, and for example, when the correction information is “5”, “0” “ The output is replaced with 5 ""-5 ". Reference numeral 75 denotes a digital filter. The digital filter 75 receives a digital signal output from the correction calculation means 74 and performs a filtering process to remove noise components. The correction calculation means 74 and the digital filter 75 constitute a calculation means 76. Further, the calculation means 76 latches the 1-bit digital signal at the first timing Φ1, performs correction calculation and filtering processing, and outputs a multi-bit signal. The timing control circuit 43, the ΣΔ modulator 73, and the calculation means 76 constitute a sense circuit.

以上のように構成された本発明の一実施の形態における角速度センサについて、次にその動作を説明する。   Next, the operation of the angular velocity sensor according to one embodiment of the present invention configured as described above will be described.

前記振動子30の駆動電極32に交流電圧を加えると、前記振動体31が共振し、モニタ電極33に電荷が発生する。このモニタ電極33に発生した電荷をドライブ回路40における電荷増幅器36に入力し、正弦波形の出力電圧に変換する。そしてこの電荷増幅器36の出力電圧をバンドパスフィルタ37に入力し、前記振動体31の共振周波数のみを抽出し、ノイズ成分を除去した図2(a)に示すような正弦波形を出力する。そしてまた、前記ドライブ回路40におけるバンドパスフィルタ37の出力信号をAGC回路38が有する半波整流平滑回路(図示せず)に入力することにより、DC信号に変換する。そしてAGC回路38はこのDC信号が大の場合には前記ドライブ回路40におけるバンドパスフィルタ37の出力信号を減衰させるような信号を、一方、前記DC信号が小の場合には前記ドライブ回路40におけるバンドパスフィルタ37の出力信号を増幅させるような信号を駆動回路39に入力し、そして前記振動体31の振動が一定振幅となるように調整するものである。さらに、タイミング制御回路43に、図2(a)に示される正弦波信号が入力され、そしてこの正弦波信号を前記PLL回路41で逓倍した信号をもとにタイミング生成回路42により図2(b)で示される第1のタイミングΦ1および第2のタイミングΦ2を形成する。そして、このタイミング信号が前記ΣΔ変調器73および補正演算手段74に、スイッチの切替およびラッチ回路のラッチタイミングとして入力される。   When an AC voltage is applied to the drive electrode 32 of the vibrator 30, the vibrating body 31 resonates and charges are generated at the monitor electrode 33. The charge generated on the monitor electrode 33 is input to the charge amplifier 36 in the drive circuit 40 and converted into a sinusoidal output voltage. Then, the output voltage of the charge amplifier 36 is input to a band pass filter 37, and only the resonance frequency of the vibrating body 31 is extracted, and a sine waveform as shown in FIG. Further, the output signal of the bandpass filter 37 in the drive circuit 40 is input to a half-wave rectifying / smoothing circuit (not shown) included in the AGC circuit 38 to be converted into a DC signal. The AGC circuit 38 generates a signal for attenuating the output signal of the bandpass filter 37 in the drive circuit 40 when the DC signal is large, while the AGC circuit 38 in the drive circuit 40 when the DC signal is small. A signal that amplifies the output signal of the bandpass filter 37 is input to the drive circuit 39, and the vibration of the vibrating body 31 is adjusted to have a constant amplitude. Further, the sine wave signal shown in FIG. 2A is input to the timing control circuit 43, and the timing generation circuit 42 generates the sine wave signal shown in FIG. The first timing Φ1 and the second timing Φ2 shown in FIG. This timing signal is input to the ΣΔ modulator 73 and the correction calculation means 74 as the switch timing and the latch timing of the latch circuit.

また、前記振動子30が図1に図示している駆動方向に速度値に相当する電荷で屈曲振動している状態において、前記振動体31の長手方向の中心軸周りに角速度ωで回転すると、この振動子30にF=2mV×ωのコリオリ力が発生する。このコリオリ力により前記振動子30が有する第1のセンス電極34および第2のセンス電極35に、図2(c)および図2(d)に示すように電荷が発生する。そしてこの第1のセンス電極34および第2のセンス電極35に発生する電荷はコリオリ力により発生するため、前記モニタ電極33に発生する信号より位相が90度進んでいる。前記第1のセンス電極34および第2のセンス電極35に発生した出力信号は図2(c)および図2(d)に示す通り、正極性信号と負極性信号の関係にある。   When the vibrator 30 is bent and vibrated with a charge corresponding to a speed value in the driving direction illustrated in FIG. 1, when the vibrator 30 rotates at an angular velocity ω around the central axis in the longitudinal direction of the vibrator 31, A Coriolis force of F = 2 mV × ω is generated in the vibrator 30. Due to this Coriolis force, electric charges are generated in the first sense electrode 34 and the second sense electrode 35 of the vibrator 30 as shown in FIGS. 2C and 2D. Since the charges generated in the first sense electrode 34 and the second sense electrode 35 are generated by the Coriolis force, the phase is advanced 90 degrees from the signal generated in the monitor electrode 33. The output signals generated at the first sense electrode 34 and the second sense electrode 35 are in a relationship between a positive polarity signal and a negative polarity signal, as shown in FIGS. 2 (c) and 2 (d).

この場合におけるΣΔ変調器73の動作を以下に説明する。このΣΔ変調器73は第1のタイミングΦ1および第2のタイミングΦ2を繰り返すことによって動作するもので、第1のタイミングΦ1および第2のタイミングΦ2では振動子30における第1のセンス電極34および第2のセンス電極35から出力される正極性信号または負極性信号がΣΔ変調されて1ビットデジタル信号に変換される。   The operation of the ΣΔ modulator 73 in this case will be described below. The ΣΔ modulator 73 operates by repeating the first timing Φ1 and the second timing Φ2, and at the first timing Φ1 and the second timing Φ2, the first sense electrode 34 and the second timing Φ2 in the vibrator 30 are operated. The positive or negative signal output from the second sense electrode 35 is ΣΔ modulated and converted into a 1-bit digital signal.

上記した第1のタイミングΦ1および第2のタイミングΦ2での動作をひとつずつ説明する。   The operations at the first timing Φ1 and the second timing Φ2 will be described one by one.

ここでは、振動子30の中心軸を中心に所定の角速度が振動子30に付与されて、振動子30が回転し、第1のセンス電極34および第2のセンス電極35に8値に相当する電荷の出力電圧が発生する場合を考える。   Here, a predetermined angular velocity is applied to the vibrator 30 around the central axis of the vibrator 30 and the vibrator 30 rotates, and the first sense electrode 34 and the second sense electrode 35 correspond to eight values. Consider the case where a charge output voltage is generated.

まず、第1のタイミングΦ1では、振動子30における第1のセンス電極34から発生する8値に相当する電荷からなる出力信号が第1の積分回路56におけるコンデンサ58に保持されるとともに、このコンデンサ58に保持されている出力信号が比較回路70における比較器71の反転端子71aに入力される。同様に、振動子30における第2のセンス電極35から発生する出力信号が第2の積分回路67におけるコンデンサ69に保持されるとともに、このコンデンサ69に保持されている−8値に相当する電荷からなる出力信号が比較回路70における比較器71の非反転端子71bに入力される。そうすると、比較器71から比較結果として、1ビットデジタル信号“1”がフリップフロップ72に入力され、第2のタイミングΦ2時に、フリップフロップ72にラッチされる。そして、第2のタイミングΦ2で、第1のDA出力手段51におけるスイッチ53およびスイッチ54がONになり、コンデンサ52に保持されている電荷が放電されるとともに、第2のDA出力手段62におけるスイッチ64aおよびスイッチ64bがONになり、コンデンサ63に保持されている電荷が放電される。そして、フリップフロップ72からのラッチ信号“1”が、次の、第1のタイミングΦ1時に第1のDA変換手段48における第1のDA切替手段47に入力され、−10値に相当する電荷を発生する第2の基準電圧50に切り替えられる。同様に、第2のDA変換手段66における第2のDA切替手段59に入力され、10値に相当する電荷を発生する第1の基準電圧60に切り替えられる。そうすると、第1のDA出力手段51におけるコンデンサ52に、第2の基準電圧50の−10値に相当する電荷に対応する電荷が蓄えられ、第1の積分回路56に入力されるとともに、第2のDA出力手段62におけるコンデンサ63に第1の基準電圧60の10値に相当する電荷に対応する電荷が蓄えられ、第2の積分回路67に入力される。それとともに、第1のスイッチ55がONになり、前記振動子30の第1のセンス電極34より発生する8値に相当する電荷に対応する電荷が第1の積分回路56に出力される。さらに、第2のスイッチ65がONになり、第2のセンス電極35から8値に相当する電荷に対応する電荷が第2の積分回路67に入力される。   First, at the first timing Φ1, an output signal composed of charges corresponding to eight values generated from the first sense electrode 34 in the vibrator 30 is held in the capacitor 58 in the first integrating circuit 56, and this capacitor The output signal held at 58 is input to the inverting terminal 71 a of the comparator 71 in the comparison circuit 70. Similarly, the output signal generated from the second sense electrode 35 in the vibrator 30 is held in the capacitor 69 in the second integration circuit 67 and from the electric charge corresponding to the −8 value held in the capacitor 69. The output signal is input to the non-inverting terminal 71 b of the comparator 71 in the comparison circuit 70. Then, a 1-bit digital signal “1” is input to the flip-flop 72 as a comparison result from the comparator 71, and is latched by the flip-flop 72 at the second timing Φ2. Then, at the second timing Φ2, the switch 53 and the switch 54 in the first DA output means 51 are turned on, the electric charge held in the capacitor 52 is discharged, and the switch in the second DA output means 62 64a and the switch 64b are turned on, and the electric charge held in the capacitor 63 is discharged. Then, the latch signal “1” from the flip-flop 72 is input to the first DA switching unit 47 in the first DA conversion unit 48 at the next first timing Φ1, and the charge corresponding to the −10 value is supplied. The generated second reference voltage 50 is switched. Similarly, it is input to the second DA switching means 59 in the second DA conversion means 66 and switched to the first reference voltage 60 that generates a charge corresponding to 10 values. Then, the charge corresponding to the charge corresponding to the −10 value of the second reference voltage 50 is stored in the capacitor 52 in the first DA output means 51 and is input to the first integration circuit 56 and the second A charge corresponding to a charge corresponding to 10 values of the first reference voltage 60 is stored in the capacitor 63 of the DA output means 62 and input to the second integration circuit 67. At the same time, the first switch 55 is turned on, and a charge corresponding to the charge corresponding to the eight values generated from the first sense electrode 34 of the vibrator 30 is output to the first integrating circuit 56. Further, the second switch 65 is turned ON, and the charge corresponding to the charge corresponding to the eight values is input from the second sense electrode 35 to the second integration circuit 67.

これにより第2のタイミングΦ2では、第1の積分回路56におけるコンデンサ58に、図2(c)の斜線部で示される電荷量と第1のDA変換手段48より出力される電荷量の総和が積分されて6値に相当する電荷からなる出力信号が第1の積分回路56に保持されることになる。同様に、第2の積分回路67におけるコンデンサ69に、図2(d)の斜線部で示される電荷量と第2のDA変換手段66より出力される電荷量の総和が積分されて−6値に相当する電荷からなる出力信号が第2の積分回路67に保持されることになる。そして、比較器71により比較して、フリップフロップ72に1ビットデジタル信号として出力されることになる。そして、このような前述のサイクルを繰り返すことにより、第1の積分回路56に保持される電圧は順次2値に相当する電荷づつ低下し、一方、第2の積分回路67に保持される電圧は順次、2値に相当する電荷づつ増加する。その結果、第1の積分回路56および第2の積分回路67に保持される電圧が0値に相当する電荷になるまでは、“1”の出力信号が出力される。その後、第1の積分回路56に保持される電圧が−2値に相当する電荷になるとともに、第2の積分回路67に保持される電圧が2値に相当する電荷になると、比較器71からは、“−1”出力信号が出力される。そうすると、フリップフロップ72からは、“−1”の出力信号が第1のDA切替手段47および第2のDA切替手段59に入力され、第1のDA変換手段48における第1の基準電圧49から、10値に相当する電荷の電圧が出力され、対応した電荷がコンデンサ52に保持されるとともに、第2のDA変換手段66における第2の基準電圧61からは、−10値に相当する電荷の電圧が出力され、対応する電荷がコンデンサ63に保持される。そうすると、第1の積分回路56に16値に相当する電荷の電圧が保持されるとともに、第2の積分回路67に−16値に相当する電荷の電圧が保持される。以後、第1の積分回路56および第2の積分回路67の出力電圧が順次2値に相当する電荷づつ変化して、“1”の出力信号が9回出力された後、“−1”の出力信号が1回出力され、マルチビット化すると、“0.8”の出力信号が出力されて、角速度の信号として検出されるものである。   Accordingly, at the second timing Φ2, the sum of the charge amount indicated by the hatched portion in FIG. 2C and the charge amount output from the first DA conversion means 48 is stored in the capacitor 58 in the first integration circuit 56. An integrated output signal consisting of charges corresponding to six values is held in the first integrating circuit 56. Similarly, the capacitor 69 in the second integration circuit 67 is integrated with the sum of the charge amount indicated by the hatched portion in FIG. 2D and the charge amount output from the second DA conversion means 66 to obtain a −6 value. The second integration circuit 67 holds an output signal composed of charges corresponding to. Then, it is compared by the comparator 71 and output to the flip-flop 72 as a 1-bit digital signal. Then, by repeating such a cycle as described above, the voltage held in the first integration circuit 56 sequentially decreases by a charge corresponding to a binary value, while the voltage held in the second integration circuit 67 is Sequentially, the charge corresponding to the binary value increases. As a result, an output signal of “1” is output until the voltage held in the first integration circuit 56 and the second integration circuit 67 becomes a charge corresponding to a zero value. After that, when the voltage held in the first integration circuit 56 becomes a charge corresponding to −2, and the voltage held in the second integration circuit 67 becomes a charge corresponding to a binary value, the comparator 71 Outputs a "-1" output signal. Then, an output signal of “−1” is input from the flip-flop 72 to the first DA switching unit 47 and the second DA switching unit 59, and from the first reference voltage 49 in the first DA conversion unit 48. A charge voltage corresponding to 10 values is output, the corresponding charge is held in the capacitor 52, and from the second reference voltage 61 in the second DA converter 66, the charge corresponding to -10 value is output. A voltage is output and the corresponding charge is held in the capacitor 63. Then, the first integration circuit 56 holds a charge voltage corresponding to 16 values, and the second integration circuit 67 holds a charge voltage corresponding to −16 values. Thereafter, the output voltages of the first integration circuit 56 and the second integration circuit 67 are sequentially changed by the charge corresponding to the binary value, and the output signal “1” is output nine times. When the output signal is output once and converted into multi-bits, an output signal of “0.8” is output and detected as an angular velocity signal.

上記したように本発明の一実施の形態においては、比較回路70からの出力信号を基に、第1のDA変換手段48および第2のDA変換手段66からの出力信号のレベルを切り替えるようにしているため、比較回路70よりデジタル信号からなる角速度信号を出力することができ、これにより、デジタル信号からなる角速度信号にデジタル信号からなる故障信号を足し合わせて出力することができるという効果が得られるものである。   As described above, in one embodiment of the present invention, the level of the output signal from the first DA converter 48 and the second DA converter 66 is switched based on the output signal from the comparison circuit 70. Therefore, the comparison circuit 70 can output an angular velocity signal made up of a digital signal, thereby obtaining an effect of adding a failure signal made up of a digital signal to an angular velocity signal made up of a digital signal. It is what

ここで、モニタ信号と同相の不要信号が、発生する場合を考えると、不要信号は、図2(e)に示すように、第1のセンス電極34から発生する出力信号よりも、位相が90度遅れており、同様に、図2(f)に示すように、第2のセンス電極35から発生する出力信号よりも、位相が90度遅れている。それゆえに、第1の積分回路56および第2の積分回路67により積分すると、零値となり、不要信号がキャンセルされるものである。   Here, considering the case where an unnecessary signal having the same phase as the monitor signal is generated, the unnecessary signal has a phase of 90 than that of the output signal generated from the first sense electrode 34 as shown in FIG. Similarly, as shown in FIG. 2 (f), the phase is delayed by 90 degrees from the output signal generated from the second sense electrode 35. Therefore, when integration is performed by the first integration circuit 56 and the second integration circuit 67, a zero value is obtained, and unnecessary signals are canceled.

本発明にかかる角速度センサは、BIT論理により角速度信号を故障信号に切り替えて出力することにより、時間的な遅れが生じるということがなく、時間的な応答性を向上させることができるという効果を有し、特に、航空機、車両などの移動体の姿勢制御やナビゲーションシステム等に用いられるデジタル回路を用いた角速度センサとに有用である。   The angular velocity sensor according to the present invention has an effect that the temporal responsiveness can be improved without causing a time delay by switching the angular velocity signal to the failure signal and outputting it by the BIT logic. In particular, it is useful for an angular velocity sensor using a digital circuit used for attitude control of a moving body such as an aircraft or a vehicle, a navigation system, or the like.

本発明の一実施の形態におけるΣΔ型AD変換器を用いた角速度センサの回路図1 is a circuit diagram of an angular velocity sensor using a ΣΔ AD converter according to an embodiment of the present invention. (a)〜(f)同角速度センサの動作状態を示す図(A)-(f) The figure which shows the operation state of the same angular velocity sensor 従来の角速度センサの回路ブロック図Circuit block diagram of conventional angular velocity sensor 同角速度センサにおける駆動回路およびその故障検出回路を示すブロック図Block diagram showing drive circuit and failure detection circuit in same angular velocity sensor 同角速度センサにおける故障情報を保存する状態を示す図The figure which shows the state which preserves the failure information in the same angular velocity sensor

30 振動子
32 駆動電極
33 モニタ電極
34 第1のセンス電極
35 第2のセンス電極
48 第1のDA変換手段
56 第1の積分回路
66 第2のDA変換手段
67 第2の積分回路
70 比較回路
DESCRIPTION OF SYMBOLS 30 Vibrator 32 Drive electrode 33 Monitor electrode 34 1st sense electrode 35 2nd sense electrode 48 1st DA conversion means 56 1st integration circuit 66 2nd DA conversion means 67 2nd integration circuit 70 Comparison circuit

Claims (1)

駆動電極と第1のセンス電極と第2のセンス電極とモニタ電極とを設けた振動子と、この振動子を所定の駆動周波数で駆動振動させるドライブ回路と、少なくとも2つのレベルの電荷量を出力する第1のDA変換手段および第2のDA変換手段と、前記第1のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第1のDA変換手段とから出力される電荷を積分しその積分値を保持する第1の積分回路と、前記第2のセンス電極から出力される正弦波からなる出力信号の半周期分の電荷と第2のDA変換手段とから出力される電荷を積分しその積分値を保持する第2の積分回路と、前記第1の積分回路と第2の積分回路からの出力信号を比較する比較回路とを備え、前記比較回路からの出力信号を基に、前記第1のDA変換手段および第2のDA変換手段からの出力信号のレベルを切り替えるようにした角速度センサ。 A vibrator provided with a drive electrode, a first sense electrode, a second sense electrode, and a monitor electrode, a drive circuit for driving and vibrating the vibrator at a predetermined drive frequency, and output of charge amounts of at least two levels Output from the first DA converter and the second DA converter, the charge corresponding to a half cycle of the output signal composed of a sine wave output from the first sense electrode, and the first DA converter. A first integration circuit that integrates the charges and holds the integration value; a charge corresponding to a half cycle of the output signal consisting of a sine wave output from the second sense electrode; and the second DA conversion means. A second integrating circuit that integrates the electric charge to be stored and holds the integrated value, and a comparing circuit that compares the output signals from the first integrating circuit and the second integrating circuit, Based on the output signal, the first DA Angular velocity sensor so as to switch the level of the output signal from the switching means and the second DA converter.
JP2007183979A 2007-07-13 2007-07-13 Angular velocity sensor Expired - Fee Related JP5050695B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007183979A JP5050695B2 (en) 2007-07-13 2007-07-13 Angular velocity sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007183979A JP5050695B2 (en) 2007-07-13 2007-07-13 Angular velocity sensor

Publications (2)

Publication Number Publication Date
JP2009020034A JP2009020034A (en) 2009-01-29
JP5050695B2 true JP5050695B2 (en) 2012-10-17

Family

ID=40359793

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007183979A Expired - Fee Related JP5050695B2 (en) 2007-07-13 2007-07-13 Angular velocity sensor

Country Status (1)

Country Link
JP (1) JP5050695B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5251667B2 (en) * 2009-03-27 2013-07-31 パナソニック株式会社 Electronic components
JP5369954B2 (en) * 2009-07-14 2013-12-18 パナソニック株式会社 Angular velocity sensor
JP5370064B2 (en) * 2009-10-13 2013-12-18 パナソニック株式会社 Angular velocity sensor
CN102472623B (en) * 2009-07-22 2015-07-15 松下电器产业株式会社 Angular speed sensor
JP5515482B2 (en) * 2009-07-22 2014-06-11 パナソニック株式会社 Angular velocity sensor

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249989A (en) * 1994-03-11 1995-09-26 Yamaha Corp Analog/digital converter
JPH10332381A (en) * 1997-05-29 1998-12-18 Ngk Insulators Ltd Angular speed detector
JP2001237706A (en) * 2000-02-23 2001-08-31 Hitachi Ltd Δς-type a/d converter
JP5012916B2 (en) * 2007-01-26 2012-08-29 パナソニック株式会社 Angular velocity sensor using ΣΔ AD converter

Also Published As

Publication number Publication date
JP2009020034A (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP4924370B2 (en) ΣΔ AD converter and angular velocity sensor using the same
KR102056092B1 (en) Mems device automatic-gain control loop for mechanical amplitude drive
JP5487546B2 (en) Angular velocity sensor
US8925383B2 (en) Angular speed sensor
JP5050695B2 (en) Angular velocity sensor
US20080115580A1 (en) Inertial force sensor
JP2008107108A (en) Capacitive detector for mechanical quantity
WO2014030346A1 (en) Physical quantity sensor
JP5515482B2 (en) Angular velocity sensor
JP5369954B2 (en) Angular velocity sensor
JP2006329634A (en) Device for detecting angular velocity
JP2012042325A (en) Angular velocity sensor
JP5370064B2 (en) Angular velocity sensor
JP2012098033A (en) Angular velocity sensor
JP4952858B2 (en) Angular velocity sensor using ΣΔ AD converter
JP2016197017A (en) Angular velocity sensor
JP5262165B2 (en) Digital AGC circuit and angular velocity sensor using the same
JP5262164B2 (en) Digital AGC circuit and angular velocity sensor using the same
JP2013064707A (en) Angular velocity sensor
JP5262166B2 (en) Angular velocity sensor
JP2004347493A (en) Capacitive sensor device having function for detecting abnormality
JP2012163477A (en) Angular velocity sensor
WO2017164052A1 (en) Compound sensor
JP2010181312A (en) Angular velocity sensor
JP2009168543A (en) Angular velocity sensor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100705

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120709

R151 Written notification of patent or utility model registration

Ref document number: 5050695

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees