JP2013009083A - A/d converter - Google Patents
A/d converter Download PDFInfo
- Publication number
- JP2013009083A JP2013009083A JP2011139382A JP2011139382A JP2013009083A JP 2013009083 A JP2013009083 A JP 2013009083A JP 2011139382 A JP2011139382 A JP 2011139382A JP 2011139382 A JP2011139382 A JP 2011139382A JP 2013009083 A JP2013009083 A JP 2013009083A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital
- analog
- signal
- duty
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Description
本発明は、A/D変換器に関し、特にΔΣ型A/D変換器に関する。 The present invention relates to an A / D converter, and more particularly to a ΔΣ A / D converter.
従来からΔΣ型A/D変換器と呼ばれるA/D変換器が提案されており、その改良型A/D変換器も提案されている。 Conventionally, an A / D converter called a ΔΣ A / D converter has been proposed, and an improved A / D converter has also been proposed.
図2は、改良型のΔΣ型A/D変換器の構成を示す概略図である。 FIG. 2 is a schematic diagram showing the configuration of an improved ΔΣ A / D converter.
図2に示すように、改良型のΔΣ型A/D変換器10は、差分器11、積分器12、アナログ/デューティ変換器13、発振器14、分周器15、サンプラ16、デューティ/アナログ変換器17、およびデジタルフィルタ18を備えている。
As shown in FIG. 2, the improved ΔΣ A /
差分器11は、入力されたアナログ信号とフィードバック信号との差分信号を出力する。積分器12は、差分器から出力された差分信号を積分する。
The
アナログ/デューティ変換器13は、発振器14が生成する基本クロックF0を分周器15が分周して得られる変換クロックFSに同期して、積分器12の出力レベルに応じたデューティを有するパルス信号を生成する。
The analog /
サンプラ16は、アナログ/デューティ変換器13が生成したパルス信号を、基本クロックF0に同期してオーバーサンプリングする。
The
デューティ/アナログ変換器17は、サンプラ16の出力信号のデューティに応じたレベルを有するアナログ信号をフィードバック信号として差分器11に出力する。
The duty /
デジタルフィルタ18は、サンプラ16の出力信号に対してデューティ/レベル変換処理、およびデシメーションフィルタリング処理を行う。
The
上述のΔΣ型A/D変換器10は、一般的なΔΣ型A/D変換器のコンパレータの代わりにアナログ/デューティ変換器を用い、かつ1ビットD/A変換器の代わりにデューティ/アナログ変換器を用いることにより、一般的なΔΣ型A/D変換器の長所を備えた上で、アナログ部品への精度要求が低く、かつ低コストで作製が可能である(特許文献1参照)。
The above-described ΔΣ type A /
しかし、上述のΔΣ型A/D変換器においては、アナログ/デューティ変換器を変換クロックFSで動作させ、かつサンプラを変換クロックFSより速い基本クロックF0で動作させる構成となっている。 However, in the above-described ΔΣ A / D converter, the analog / duty converter is operated with the conversion clock FS, and the sampler is operated with the basic clock F0 faster than the conversion clock FS.
また、デジタルフィルタの入力段には移動平均フィルタを設けて、サンプラの出力信号のデューティに応じたレベル信号を生成するデューティ/レベル変換器を備える。このデューティ/レベル変換器の入力レートは基本クロックF0であり、出力レートは変換クロックFSである。デューティ/レベル変換器の後段に設けられたデシメーションフィルタは、変換クロックFSで動作してデシメーションフィルタリング処理を行うことにより量子化ノイズの低減を図る構成となっている。 In addition, a moving average filter is provided at the input stage of the digital filter, and a duty / level converter that generates a level signal corresponding to the duty of the output signal of the sampler is provided. The input rate of this duty / level converter is the basic clock F0, and the output rate is the conversion clock FS. The decimation filter provided in the subsequent stage of the duty / level converter is configured to reduce quantization noise by operating with the conversion clock FS and performing decimation filtering processing.
このようなΔΣ型A/D変換器においては、アナログ/デューティ変換器は高い周波数でサンプリング処理を行わなければならず、このA/D変換器をシングルチップマイクロコンピュータに内蔵される周辺機能を用いて実現しようとすると、アナログ/デューティ変換器やサンプラ部分の動作速度が足りないことが多く、このままの構成では実現できないという問題がある。 In such a ΔΣ type A / D converter, the analog / duty converter must perform sampling processing at a high frequency, and this A / D converter is used in a peripheral function built in a single chip microcomputer. In many cases, the operation speed of the analog / duty converter and the sampler portion is insufficient, and there is a problem that the configuration cannot be realized as it is.
また、このままの構成でシングルチップマイクロコンピュータを用いてA/D変換器を作製しようとすると、シングルチップマイクロコンピュータの動作速度を補うためにPLDやGateArrayなどを用いてハードワイヤードロジックを構成しなければならず、シングルチップマイクロコンピュータを用いたことによる作製効率の向上や作製コストの低廉という利点を損ねてしまう問題がある。 If an A / D converter is to be manufactured using a single-chip microcomputer with this configuration, a hard-wired logic must be configured using PLD, GateArray, etc. to compensate for the operating speed of the single-chip microcomputer. In addition, there is a problem that the advantages of using a single-chip microcomputer, such as improvement in manufacturing efficiency and low manufacturing cost, are impaired.
本発明はこのような点に鑑みてなされたものであり、ΔΣ型A/D変換器の長所を備え、かつシングルチップマイクロコンピュータと簡易なアナログ部品で構成されたA/D変換器を提供することを目的とする。 The present invention has been made in view of these points, and provides an A / D converter that has the advantages of a ΔΣ A / D converter and includes a single chip microcomputer and simple analog components. For the purpose.
本発明では上記問題を解決するために、入力アナログ信号とフィードバック信号との差分信号を生成する差分器と、前記差分信号を積分する積分器と、分周器が基本クロックを分周することによって得られる変換クロックに同期して、前記積分器の出力に応じたデジタル信号を生成するアナログ/デジタル変換器と、前記アナログ/デジタル変換器が生成したデジタル信号に応じたデューティを有するパルス信号を前記フィードバック信号として前記差分器へ出力するデジタル/デューティ変換器と、前記アナログ/デジタル変換器の出力信号に対してデシメーションフィルタリング処理を行うデジタルフィルタとを備え、前記分周器、前記アナログ/デジタル変換器、前記デジタル/デューティ変換器、および前記デジタルフィルタをシングルチップマイクロコンピュータの周辺機能を用いて実現することを特徴とするA/D変換器が提供される。 In the present invention, in order to solve the above problem, a differencer that generates a difference signal between an input analog signal and a feedback signal, an integrator that integrates the difference signal, and a frequency divider divide the basic clock. An analog / digital converter that generates a digital signal corresponding to the output of the integrator in synchronization with the obtained conversion clock, and a pulse signal having a duty corresponding to the digital signal generated by the analog / digital converter A digital / duty converter that outputs to the differencer as a feedback signal; and a digital filter that performs a decimation filtering process on the output signal of the analog / digital converter, the frequency divider and the analog / digital converter. , The digital / duty converter, and the digital filter A / D converter is provided, which comprises implemented using peripherals Le chip microcomputer.
これにより、差分器が、入力アナログ信号とフィードバック信号との差分信号を生成し、積分器が、前記差分信号を積分し、アナログ/デジタル変換器が、分周器が基本クロックを分周することによって得られる変換クロックに同期して、前記積分器の出力に応じたデジタル信号を生成する。また、デジタル/デューティ変換器が、前記アナログ/デジタル変換器が生成したデジタル信号に応じたデューティを有するパルス信号を前記フィードバック信号として前記差分器へ出力し、デジタルフィルタが、前記アナログ/デジタル変換器の出力信号に対してデシメーションフィルタリング処理を行う。また、前記分周器、前記アナログ/デジタル変換器、前記デジタル/デューティ変換器、および前記デジタルフィルタをシングルチップマイクロコンピュータの周辺機能を用いて実現する。 Thereby, the difference unit generates a difference signal between the input analog signal and the feedback signal, the integrator integrates the difference signal, the analog / digital converter, and the frequency divider divides the basic clock. The digital signal corresponding to the output of the integrator is generated in synchronization with the conversion clock obtained by the above. The digital / duty converter outputs a pulse signal having a duty corresponding to the digital signal generated by the analog / digital converter as the feedback signal to the differencer, and a digital filter is used for the analog / digital converter. The decimation filtering process is performed on the output signal. Further, the frequency divider, the analog / digital converter, the digital / duty converter, and the digital filter are realized by using peripheral functions of a single chip microcomputer.
本発明のA/D変換器によれば、分周器、アナログ/デジタル変換器、デジタル/デューティ変換器、およびデジタルフィルタがシングルチップマイクロコンピュータの周辺機能を用いて実現されるので、ΔΣ型A/D変換器の長所を備え、かつシングルチップマイクロコンピュータと簡易なアナログ部品で構成されたA/D変換器が実現できる。 According to the A / D converter of the present invention, the frequency divider, the analog / digital converter, the digital / duty converter, and the digital filter are realized by using the peripheral functions of the single chip microcomputer. An A / D converter that has the advantages of a / D converter and is configured with a single chip microcomputer and simple analog components can be realized.
以下、本発明の実施の形態を図面を参照して詳細に説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
図1は、本実施の形態に係るA/D変換器の構成を示す図である。 FIG. 1 is a diagram illustrating a configuration of an A / D converter according to the present embodiment.
図1に示すように、A/D変換器100は、発振器110、分周器120、差分器130、積分器140、アナログ/デジタル変換器150、デジタル/デューティ変換器160、デューティ/アナログ変換器170、およびデジタルフィルタ180で構成されている。
As shown in FIG. 1, the A /
差分器130、積分器140、アナログ/デジタル変換器150、デジタル/デューティ変換器160、およびデューティ/アナログ変換器170によってΔΣ変調器が構成されており、分周器120、アナログ/デジタル変換器150、デジタル/デューティ変換器160、およびデジタルフィルタ180は、シングルチップマイクロコンピュータ190の周辺機能により実現される。
The
発振器110は、周波数F0を有する基本クロックCL0を生成して分周器120に出力する。
分周器120は、発振器110から入力される基本クロックCL0を分周して周波数FSを有する変換クロックCLsを生成してアナログ/デジタル変換器150に出力する。
The
The
なお、本実施形態では、発振器110および分周器120を用いて、A/D変換器100の内部で基本クロックCL0及び変換クロックCLsを生成する構成を例示したが、これら基本クロックCL0及び変換クロックCLsを外部から供給するような構成としてもよい。
In the present embodiment, the basic clock CL0 and the conversion clock CLs are generated inside the A /
差分器130は、入力アナログ信号Analoginとデューティ/アナログ変換器170の出力信号との差分信号を生成して積分器140に出力する。積分器140は、差分器130から入力される差分信号を積分し、その積分結果に応じた信号を積分信号Ioutとしてアナログ/デジタル変換器150に出力する。
The
アナログ/デジタル変換器150は、積分器140から入力される積分信号Ioutのレベル(振幅)に応じたデジタル信号Doutを生成するものである。デジタル/デューティ変換器160は、アナログ/デジタル変換器150から入力されるデジタル信号Doutに応じたデューティを有するパルス信号Poutを生成する。
The analog /
デューティ/アナログ変換器170は、デジタル/デューティ変換器160から入力されるパルス信号Poutのデューティに応じて、基準電圧Vref=5V、または0Vを選択的に出力する。具体的には、デューティ/アナログ変換器170は、たとえばアナログスイッチ回路と平滑器から構成されており、このアナログスイッチ回路は、パルス信号Poutがハイレベルの期間では基準電圧Vref=5Vを選択する一方、パルス信号Poutがローレベルの期間では0Vを選択して出力する。平滑器は、アナログスイッチ回路の出力信号を平滑化して差分器130に出力する。
The duty /
デジタルフィルタ180は、アナログ/デジタル変換器150から入力されるデジタル信号Doutに対して、移動平均等の高周波成分除去処理を行い、量子化ノイズの低減と有効ビット数の増加を図るとともに、たとえばFIRフィルタなどによってアプリケーションとして求められる周波数特性の実現を行う。
The
また、デジタルフィルタ180は、シングルチップマイクロコンピュータ190のCPU(Central
Processing Unit)191により実現され、CPU191は、デジタルフィルタ180にデジタル信号Doutを引き渡すと同時にデジタル/デューティ変換器160にも同じタイミングでデジタル信号Doutを引き渡す。アナログ/デジタル変換器150からデジタル/デューティ変換器160へのデータの受け渡しはCPU191のバスアクセス機能やメモリを利用してファームウェアにより実現される。
The
The
デジタルフィルタ180は、デシメーションフィルタ、および商用周波除去フィルタから構成されている。
The
デシメーションフィルタは、たとえばSinc2フィルタによって構成されており、レベル信号Lvに対する間引き処理機能と高周波除去機能とを有している。このデシメーションフィルタの出力更新間引き率DFは任意に設定することができる。たとえば、DF=P(Pは任意の値)とすると、デシメーションフィルタの出力レートはFS/Pで表される。 The decimation filter is composed of, for example, a Sinc2 filter, and has a thinning processing function and a high frequency removal function for the level signal Lv. The output update decimation rate DF of this decimation filter can be set arbitrarily. For example, when DF = P (P is an arbitrary value), the output rate of the decimation filter is represented by FS / P.
商用周波除去フィルタは、入力アナログ信号Analoginに重畳している商用電源の周波数成分を除去するためのフィルタであり、たとえばFIRフィルタによって構成されている。この商用周波除去フィルタの出力更新間引き率DFも任意に設定することができる。たとえば、DF=Q(Qは任意の値)とすると、商用周波除去フィルタの出力レートは(FS/P)/Qで表される。 The commercial frequency elimination filter is a filter for removing the frequency component of the commercial power supply superimposed on the input analog signal Analogin, and is configured by, for example, an FIR filter. The output update decimation rate DF of this commercial frequency removal filter can also be set arbitrarily. For example, if DF = Q (Q is an arbitrary value), the output rate of the commercial frequency elimination filter is represented by (FS / P) / Q.
なお、商用周波除去フィルタは、アプリケーションとして要求される周波数特性を実現するために設けられたフィルタであり、入力アナログ信号Analoginに商用電源以外のノイズ成分が重畳している場合には、そのノイズ成分を除去するようなフィルタを適宜設ければ良い。 The commercial frequency elimination filter is a filter provided for realizing frequency characteristics required as an application. When a noise component other than the commercial power source is superimposed on the input analog signal Analogin, the noise component is removed. A filter that removes the light may be provided as appropriate.
以上のようなデジタルフィルタ180によって、デジタル信号Doutに対するデシメーションフィルタリング処理が行われ、その処理結果として入力アナログ信号Analoginに応じたデジタル信号Digitaloutが生成される。
The
なお、入力アナログ信号Analoginのレベルを高い分解能で変換する必要があれば、デシメーションフィルタの出力更新間引き率DFを大きく設定することで、十分な変換精度を持ったA/D変換器100を実現することができる。また、入力アナログ信号Analoginのレベルが、0〜5Vの範囲であれば、どのような入力アナログ信号Analoginを加えても、デジタル信号Doutには長周期的に見れば入力アナログ信号Analoginのレベルに正確に比例した出力が現れる。つまり、本実施形態のA/D変換器100によって、ΔΣ型のA/D変換器が実現されている。
If it is necessary to convert the level of the input analog signal Analogin with high resolution, the A /
以上のように、本実施形態のA/D変換器100では、積分器140、アナログ/デジタル変換器150、デジタル/デューティ変換器160、デューティ/アナログ変換器170、およびデジタルフィルタ180の動作周波数FSを、基本クロックCL0の周波数F0とは独立に低く設定することが可能である。一方で積分型等のデューティ/アナログ変換器の場合とは異なり、ΔΣ型A/D変換器の構成をとっているので、FSを極端に低く設定しなくともA/D変換器としての最終的な分解能を確保することができる。すなわち、変換クロックCLsの周波数FSの設定によって安価な部品でアナログ回路を構成することができる。
As described above, in the A /
また、本実施の形態のA/D変換器100の構成だと通常のΔΣ型A/D変換器に比較して、アナログ/デジタル変換器150の入力周波数、およびデジタル/デューティ変換器160の出力周波数が低い。したがって、シングルチップマイクロコンピュータのような入出力周波数が低いものでも本実施の形態のA/D変換器100を実現することが可能となる。
Further, in the configuration of the A /
ただし、本実施の形態のA/D変換器100においては、デジタル/デューティ変換器160が出力するパルス信号Poutの精度が全体の精度に影響するが、パルス幅出力は純粋なデジタル回路であって、昨今のICの微細化によって高速化でき、この高速化によって正確な時間情報が出せるため、シングルチップマイクロコンピュータ190の周辺機能で十分に必要精度が確保できる。
However, in the A /
また、本実施の形態のA/D変換器100においては、差分器130のオフセットがA/D変換器100の精度としてそのまま見えてくるが、差分器130の精度を確保することはそれほど難しいことではないので問題とはならない。
Further, in the A /
以上説明したように、本実施形態のA/D変換器100の構成によって、積分型A/D変換器が持つ簡便さと、ΔΣ型A/D変換器が持つ分解能の高さを合わせ持ち、かつシングルチップマイクロコンピュータと簡易なアナログ部品で構成されたA/D変換器を実現することが可能である。
As described above, the configuration of the A /
なお、本実施の形態において、デューティ/アナログ変換器170が、デジタル/デューティ変換器160から入力されるパルス信号Poutをアナログ信号に変換して差分器130へ出力する旨の説明をしたが、デジタル/デューティ変換器160が、デューティ/アナログ変換器170を介さずに直接パルス信号Poutを差分器130へ出力する構成としてもよい。
In the present embodiment, it has been described that the duty /
すなわち、本実施の形態においては、デジタル/デューティ変換器160がシングルチップマイクロコンピュータ190の周辺機能により実現されるので、デジタル/デューティ変換器160から出力されるパルス信号Poutの電圧値は必ずしも一定でないことが多い。そこで、電圧が一定でない状態であっても、デューティ/アナログ変換器170を介して差分器130へ出力することにより、より精度の高いA/D変換器100となるようにしている。
That is, in the present embodiment, since the digital /
したがって、デジタル/デューティ変換器160から出力されるパルス信号Poutの電圧値が一定であるときはデューティ/アナログ変換器170を介さずとも本実施の形態に係るA/D変換器100と同等のA/D変換器が実現されることとなる。
Therefore, when the voltage value of the pulse signal Pout output from the digital /
100 A/D変換器
110 発振器
120 分周器
130 差分器
140 積分器
150 アナログ/デジタル変換器
160 デジタル/デューティ変換器
170 デューティ/アナログ変換器
180 デジタルフィルタ
190 シングルチップマイクロコンピュータ
191 CPU
100 A /
Claims (4)
前記差分信号を積分する積分器と、
分周器が基本クロックを分周することによって得られる変換クロックに同期して、前記積分器の出力に応じたデジタル信号を生成するアナログ/デジタル変換器と、
前記アナログ/デジタル変換器が生成したデジタル信号に応じたデューティを有するパルス信号を前記フィードバック信号として前記差分器へ出力するデジタル/デューティ変換器と、
前記アナログ/デジタル変換器の出力信号に対して量子化ノイズ除去処理を行うデジタルフィルタと、
を備え、
前記分周器、前記アナログ/デジタル変換器、前記デジタル/デューティ変換器、および前記デジタルフィルタをシングルチップマイクロコンピュータの周辺機能を用いて実現することを特徴とするA/D変換器。 A differentiator for generating a difference signal between the input analog signal and the feedback signal;
An integrator for integrating the difference signal;
An analog / digital converter that generates a digital signal corresponding to the output of the integrator in synchronization with a conversion clock obtained by the frequency divider dividing the basic clock;
A digital / duty converter that outputs a pulse signal having a duty according to a digital signal generated by the analog / digital converter to the differencer as the feedback signal;
A digital filter that performs quantization noise removal processing on the output signal of the analog / digital converter;
With
An A / D converter characterized in that the frequency divider, the analog / digital converter, the digital / duty converter, and the digital filter are realized using peripheral functions of a single chip microcomputer.
前記シングルチップマイクロコンピュータのCPUで実現されることを特徴とする請求項1記載のA/D変換器。 The digital filter is
2. The A / D converter according to claim 1, which is realized by a CPU of the single chip microcomputer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011139382A JP2013009083A (en) | 2011-06-23 | 2011-06-23 | A/d converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011139382A JP2013009083A (en) | 2011-06-23 | 2011-06-23 | A/d converter |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013009083A true JP2013009083A (en) | 2013-01-10 |
Family
ID=47676092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011139382A Pending JP2013009083A (en) | 2011-06-23 | 2011-06-23 | A/d converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013009083A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015023544A (en) * | 2013-07-23 | 2015-02-02 | 横河電機株式会社 | Signal conversion device |
JP2015201744A (en) * | 2014-04-08 | 2015-11-12 | ダイヤモンド電機株式会社 | Delta-sigma a/d conversion processing device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574030U (en) * | 1992-03-04 | 1993-10-08 | 横河電機株式会社 | ΣΔ modulator |
JPH0629857A (en) * | 1992-07-08 | 1994-02-04 | Foster Electric Co Ltd | Signal processing system by dsp, power amplifier using the same system and speaker system provided with the same power amplifier |
JPH08186498A (en) * | 1994-12-30 | 1996-07-16 | Sony Corp | Processing circuit for digital signal |
JP2004032291A (en) * | 2002-06-25 | 2004-01-29 | Fuji Electric Holdings Co Ltd | A/d conversion system |
JP2005318304A (en) * | 2004-04-28 | 2005-11-10 | Nec Electronics Corp | Digital filter and filter method |
JP2010193282A (en) * | 2009-02-19 | 2010-09-02 | Yokogawa Electric Corp | A-d converter |
-
2011
- 2011-06-23 JP JP2011139382A patent/JP2013009083A/en active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0574030U (en) * | 1992-03-04 | 1993-10-08 | 横河電機株式会社 | ΣΔ modulator |
JPH0629857A (en) * | 1992-07-08 | 1994-02-04 | Foster Electric Co Ltd | Signal processing system by dsp, power amplifier using the same system and speaker system provided with the same power amplifier |
JPH08186498A (en) * | 1994-12-30 | 1996-07-16 | Sony Corp | Processing circuit for digital signal |
JP2004032291A (en) * | 2002-06-25 | 2004-01-29 | Fuji Electric Holdings Co Ltd | A/d conversion system |
JP2005318304A (en) * | 2004-04-28 | 2005-11-10 | Nec Electronics Corp | Digital filter and filter method |
JP2010193282A (en) * | 2009-02-19 | 2010-09-02 | Yokogawa Electric Corp | A-d converter |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015023544A (en) * | 2013-07-23 | 2015-02-02 | 横河電機株式会社 | Signal conversion device |
JP2015201744A (en) * | 2014-04-08 | 2015-11-12 | ダイヤモンド電機株式会社 | Delta-sigma a/d conversion processing device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5487546B2 (en) | Angular velocity sensor | |
US20180152198A1 (en) | Analogue-to-digital converter | |
CN103516360B (en) | For the system and method by over-sampling data converter copped wave | |
CN107852164B (en) | Suppression of signal transfer function peaking in feed-forward delta-sigma converters | |
WO2011006037A2 (en) | Delta-sigma-delta modulator | |
JP2007532011A (en) | Integrator reset mechanism | |
JP2009528015A (en) | Self-correcting digital pulse width modulator (DPWM) | |
CN104935342B (en) | A kind of dynamic over-sampling A/D converter and its design method | |
JP5369525B2 (en) | PLL circuit and angular velocity sensor using the same | |
JP4687512B2 (en) | ΔΣ AD converter | |
US11588495B2 (en) | Analog front-end circuit capable of use in a sensor system | |
CN108737944B (en) | Sigma delta modulator for a sensor | |
JP2013009083A (en) | A/d converter | |
US10879924B2 (en) | Delta-sigma modulator and associated signal processing method | |
CN111384956B (en) | Digitizing control loops of a power converter by using a delta-sigma modulator | |
JP2010193282A (en) | A-d converter | |
US20040257138A1 (en) | Clock divider circuit | |
TWI437826B (en) | Shared switched-capacitor integrator, sigma-delta modulator, and operating method therefor | |
KR102486158B1 (en) | Analog to digital converter and dc-dc converter having the same | |
CN102244517B (en) | Shared exchange capacitance type integrator and operation method thereof as well as sigma-delta modulator | |
JP6132095B2 (en) | Signal converter | |
TWI831150B (en) | Sigma delta modulator | |
TW201332294A (en) | Counter based digital pulse width modulation device could scalable the resolution | |
CN116346137A (en) | Analog-to-digital converter circuit in a microcontroller and method of operating the same | |
CN116846400A (en) | Delta-sigma modulator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140508 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150327 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150507 |