JP2009176977A - 半導体チップ及びその製造方法 - Google Patents

半導体チップ及びその製造方法 Download PDF

Info

Publication number
JP2009176977A
JP2009176977A JP2008014435A JP2008014435A JP2009176977A JP 2009176977 A JP2009176977 A JP 2009176977A JP 2008014435 A JP2008014435 A JP 2008014435A JP 2008014435 A JP2008014435 A JP 2008014435A JP 2009176977 A JP2009176977 A JP 2009176977A
Authority
JP
Japan
Prior art keywords
semiconductor chip
semiconductor
dicing
plane
long side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008014435A
Other languages
English (en)
Inventor
Tomoyuki Shindo
知幸 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008014435A priority Critical patent/JP2009176977A/ja
Publication of JP2009176977A publication Critical patent/JP2009176977A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)

Abstract

【課題】半導体ウェハから分割する際にクラックが入ることを抑制できる半導体チップを提供する。
【解決手段】本発明に係る半導体チップは、結晶構造がダイヤモンド構造を有する半導体基板を用いて形成され、略正方形又は略長方形の半導体チップであって、短辺が0.5mm以下であり、長辺の側面の面方位が(001)面に対して0°以上30°以下傾いている。この半導体チップは、長辺の側面の面方位が(001)面に対して0°以上30°以下傾いている。このため、半導体ウェハを複数の前記半導体チップに分割する際に、前記半導体チップの底面側にダイシングしたラインに沿う方向のクラックが発生することを抑制できる。
【選択図】図1

Description

本発明は、半導体チップ及びその製造方法に関する。特に本発明は、半導体ウェハから半導体チップを分割する際にクラックが入ることを抑制できる半導体チップ及びその製造方法に関する。
図6は、従来の半導体チップの製造方法を説明するための平面概略図である。本図は、複数の半導体素子が形成されたシリコンウェハ100を分割することにより、複数の半導体チップ110を製造する方法を示している。シリコンウェハ100にはオリエンテーションフラット(以下、オリフラと記載)100aが形成されている。オリフラ100aの面方位は、(01−1)である(例えば特許文献1参照)。そして、オリフラ100aに平行なライン及び垂直なラインそれぞれでダイシングすることにより、シリコンウェハ100から長方形の半導体チップ110が切り出される。シリコンの結晶構造はダイヤモンド構造である為、半導体チップ110の側面の面方位も全て(01−1)になる。
特開2005−166730号公報(第7段落)
近年は半導体チップの微細化が進み、半導体チップの幅が狭くなっている。半導体チップの幅が狭くなると、ダイシング時に切断中の半導体チップに振動が生じやすくなる。一方、上記したように従来は、半導体チップの側面の面方位すなわちダイシング方向が(01−1)、すなわち劈開面と平行であった。このため、従来の半導体チップの製造方法では、半導体チップの幅が狭くなると、半導体ウェハから半導体チップを分割する際に、切断中の半導体チップに生じる振動に起因して、半導体チップの底面側にダイシングしたラインに沿う方向のクラックが生じやすかった。
本発明に係る幾つかの態様は、半導体ウェハから分割する際にクラックが入ることを抑制できる半導体チップ及びその製造方法である。
上記課題を解決するため、本発明に係る半導体チップは、結晶構造がダイヤモンド構造を有する半導体基板を用いて形成され、略正方形又は略長方形の半導体チップであって、
幅が0.5mm以下であり、
長辺の側面の面方位が(001)面に対して0°以上30°以下傾いている。
半導体チップが略正方形の場合、前記短辺及び前記長辺の区別はなく、これらはいずれの辺であっても良い。
この半導体チップは、長辺の側面の面方位が(001)面に対して0°以上30°以下傾いている。このため、半導体ウェハを複数の前記半導体チップに分割する際に、前記半導体チップの底面側にダイシングしたラインに沿う方向のクラックが発生することを抑制できる。
前記半導体基板の厚さが0.5mm以下である場合、及び略長方形であり、長辺方向の長さが短辺の10倍以上である場合それぞれにおいて、このクラック発生抑制効果は顕著になる。
前記長辺の側面の面方位が(001)面に対して0°以上22.5°以下であるのが好ましい。
本発明に係る半導体チップの製造方法は、複数の半導体素子が形成され、結晶構造がダイヤモンド構造を有する半導体ウェハを分割することにより、略正方形又は略長方形かつ短辺が0.5mm以下である半導体チップを製造する半導体チップの製造方法であって、
長辺の側面の面方位が(001)面に対して0°以上30°以下傾くように前記半導体ウェハをダイシングする工程を具備する。
以下、図面を参照して本発明の実施形態について説明する。図1(A)の平面概略図は、複数の半導体素子及びアルミパッドが形成された半導体ウェハ1をダイシングテープ(図示せず)に固着し、ダイシングライン3,4に沿って分割することにより、複数の半導体チップ10を製造する方法を示している。半導体チップ10は、略長方形である。ダイシングライン3は半導体チップ10の長辺に対応しており、ダイシングライン4は半導体チップ10の短辺に対応している。半導体ウェハ1は、結晶構造がダイヤモンド構造を有している半導体(例えばシリコン)の単結晶ウェハであり、主面が(001)面となっている。
本図に示す例において、半導体ウェハ1のダイシングライン3は、<001>方位に対して0°以上30°以下傾いている。例えばオリフラ1aの面方位が(001)の場合、オリフラ1aに対するダイシングライン3の傾きθは、0°以上(又は0°超)30°以下、好ましくは0°以上(又は0°超)22.5°以下である。また、オリフラ1aの面方位が(01−1)の場合、オリフラ1aに対するダイシングライン3の傾きθは、15°以上45°以下(又は45°未満)、好ましくは22.5°以上45°以下(又は45°未満)である。
図1(B)は、本実施形態によって製造される半導体チップ10の平面概略図である。上記したように半導体チップ10は略長方形であるが、長辺の長さLが短辺の長さWに対して10倍以上、例えば5mm以上である。この場合、短辺の長さWは0.5mm以下である。なお、短辺の長さWは0.2mm以下であっても良い。この場合、長辺の長さLは、2mm以上である。
このように、半導体チップ10は細長く、短冊状である。このため、図1(A)において、半導体ウェハ1をダイシングライン3に沿ってダイシングする際に、切断中の半導体チップ10に振動が生じやすくなる。この振動は、半導体ウェハ1の厚さが0.5mm以下の場合に特に顕著になる。これは、半導体ウェハ1が薄くなると、半導体ウェハ1の表面上に形成された膜による応力によって半導体ウェハ1が大きく反り、これによってダイシングテープに対する半導体チップ10の固着力が低下する為である。
しかし、本実施形態では、ダイシングライン3すなわちダイシングブレードが押し進む方向が、<001>方位に対して0°以上30°以下傾いている。このため、半導体チップ10の長辺10aの側面の面方位は、(001)に対して0°以上30°以下傾き、半導体ウェハ1の壁界面から一定以上傾く。この結果、半導体ウェハから半導体チップを分割する際に振動が生じても、半導体チップの底面側にダイシングしたラインに沿う方向にクラックが生じることを抑制できる。この効果は、ダイシングライン4に沿ってダイシングする際、すなわち短辺をダイシングする際にも得られる。
図2は、ダイシングブレード2a,2bを用いて半導体ウェハ1をダイシングライン3,4に沿って分割する方法を説明するための断面概略図である。本例では、ダイシングライン3すなわち長辺のダイシングを行った後に、ダイシングライン4すなわち短辺のダイシングを行う。まず図2(A)に示すように、相対的に幅が広いダイシングブレード2aを用いて、半導体ウェハ1の表面に、ダイシングライン4に沿う溝4aを形成する。次いで、図2(B)に示すように、相対的に幅が狭いダイシングブレード2bを用いて、溝4aの底部をダイシングする。これにより、半導体ウェハ1がダイシングライン4に沿って分割される。その後、ダイシングブレード2aを用いて、半導体ウェハ1の表面に、ダイシングライン3に沿う溝3aを形成する。次いで、図2(B)に示すように、相対的に幅が狭いダイシングブレード2bを用いて、溝3aの底部をダイシングする。これにより、半導体ウェハ1がダイシングライン3に沿って分割される。上記した工程において、溝3a又は4aの底部をダイシングする際に、半導体ウェハ1の底面側にクラックが生じやすいが、本実施形態では上記した理由により、このクラックの発生を抑制できる。
以上、本実施形態によれば、半導体ウェハ1を複数の半導体チップ10に分割する際において、半導体チップ10の長辺10aに対応するダイシングライン3が、<001>方位に対して0°以上30°以下傾いている。このため、半導体チップ10の長辺10aの側面の面方位は、(001)に対して0°以上30°以下傾く。この結果、半導体ウェハから半導体チップを分割する際に振動が生じても、半導体チップ10の底面側にダイシングしたラインに沿う方向にクラックが生じることを抑制できる。このため、半導体チップ10の品質が向上する。
また、クラックの発生を抑制することを目的としてダイシングブレード2a,2bの速度を落とす必要が無くなる。このため、ダイシングに必要な時間が長くならず、その結果、製造コストの増加が抑制できる。また、ダイシング時に半導体チップのアルミパッドが水に触れる時間を短くできるため、アルミパッドに電解腐食が生じることを抑制できる。また、ダイシングブレード2a,2bの磨耗を抑制できる。
また、半導体チップ10の短辺の長さを短く(例えば0.2mm以下)しても、半導体チップ10を半導体ウェハ1から切り出すことができる。その結果、一枚の半導体ウェハ1から作製できる半導体チップ10の数を増やして、半導体チップ10の製造コストを下げることができる。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。例えば上記した実施形態において、半導体チップ10は長方形であったが、一辺が0.5mm以下の略正方形であってもよい。この場合、いずれの辺をダイシングする際においても、上記したクラックの発生を抑制できる。
(実施例1)
厚さ0.5mmのシリコンウェハを用いて、半導体チップを作製した。半導体チップの短辺の長さは0.28mmであり、長辺の側面の面方位を(001)とした。また比較例として、長辺の側面の面方位を(01−1)とした半導体チップを作製した。図3の写真は、本実施例((001)と記載)及び比較例((01−1)と記載)それぞれにおける、長辺方向にダイシングを行った後のシリコンウェハの裏面側を示している。本写真から明らかなように、本実施例に係る半導体チップは、比較例に係る半導体チップに対して、半導体チップの長辺の底面側にダイシングしたラインに沿う方向にクラックが生じることが抑制された。
(実施例2)
厚さ0.25mmのシリコンウェハを用いて、半導体チップを作製した。半導体チップの短辺の長さは0.25mmであり、長辺の側面の面方位を(001)面を基準としてそれぞれ0°、7°、22.5°傾けた。また比較例として、長辺の側面の面方位を(001)面を基準として35°、45°傾けた半導体チップを作製した。なお、45°傾けた面は、(01−1)面に相当する。図4の写真は、本実施例及び比較例それぞれにおける、長辺方向にダイシングを行った後のシリコンウェハの裏面側を示している。図中「OF」は、オリフラ近傍でダイシングした場合を示しており、「TOP」は、オリフラとは反対側の端部近傍でダイシングした場合を示しており、「Cnt」は、「OF」と「TOP」の中間部分でダイシングした場合を示している。本図に示すように、比較例においては、実線の楕円で囲んだ領域においてクラックが発生したが、実施例においてはクラックの発生は見られなかった。このように、ダイシングラインが、<001>方位に対して0°以上30°以下(好ましくは22.5°以下)傾くことにより、ダイシングラインに沿う方向のクラックの発生が抑制された。なお、比較例において点線の楕円で囲んだ領域は、ダイシングテープを剥がす際にチッピングが生じた領域である。
(参考例)
シリコンウェハを、切断面が(01−1)面となる方向に半導体チップの短辺の長さが0.1mm、0.2mm、0.3mm、及び0.4mm幅でダイシングした。図5の写真は、各シリコンウェハのダイシング後の裏面を示している。これらの写真から明らかなように、半導体チップの短辺の長さが短くなるほど、底面側にダイシングしたラインに沿う方向にクラックが生じやすい。このため、半導体チップに用いられるシリコンウェハが小さくなるほど本発明は効果を発揮する。
(A)は半導体ウェハ1から複数の半導体チップ10を製造する方法を示す図、(B)は本実施形態によって製造される半導体チップ10の平面概略図。 半導体ウェハ1をダイシングライン3,4で分割する方法を示す断面概略図。 実施例1及び比較例に係る半導体チップの切断部分を示す写真。 実施例2及び比較例に係る半導体チップの切断部分を示す写真。 参考例に係るシリコンウェハの切断部分を示す写真。 従来の半導体チップの製造方法を説明するための平面概略図。
符号の説明
1,100…半導体ウェハ、1a,100a…オリフラ、2a,2b…ダイシングブレード、3,4…ダイシングライン、3a,4a…溝、10,110…半導体チップ、10a…長辺

Claims (5)

  1. 結晶構造がダイヤモンド構造を有する半導体基板を用いて形成され、略正方形又は略長方形の半導体チップであって、
    短辺が0.5mm以下であり、
    長辺の側面の面方位が(001)面に対して0°以上30°以下傾いている半導体チップ。
  2. 前記半導体基板の厚さが0.5mm以下である請求項1に記載の半導体チップ。
  3. 略長方形であり、長辺方向の長さが短辺の10倍以上である請求項1又は2に記載の半導体チップ。
  4. 前記長辺の側面の面方位が(001)面に対して0°以上22.5°以下である請求項1〜3のいずれか一項に記載の半導体チップ。
  5. 複数の半導体素子が形成され、結晶構造がダイヤモンド構造を有する半導体ウェハを分割することにより、略正方形又は略長方形かつ短辺が0.5mm以下である半導体チップを製造する半導体チップの製造方法であって、
    長辺の側面の面方位が(001)面に対して0°以上30°以下傾くように前記半導体ウェハをダイシングする工程を具備する半導体チップの製造方法。
JP2008014435A 2008-01-25 2008-01-25 半導体チップ及びその製造方法 Withdrawn JP2009176977A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008014435A JP2009176977A (ja) 2008-01-25 2008-01-25 半導体チップ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008014435A JP2009176977A (ja) 2008-01-25 2008-01-25 半導体チップ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009176977A true JP2009176977A (ja) 2009-08-06

Family

ID=41031759

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008014435A Withdrawn JP2009176977A (ja) 2008-01-25 2008-01-25 半導体チップ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2009176977A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113165121A (zh) * 2019-03-26 2021-07-23 琳得科株式会社 半导体装置的制造方法以及层叠体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113165121A (zh) * 2019-03-26 2021-07-23 琳得科株式会社 半导体装置的制造方法以及层叠体
CN113165121B (zh) * 2019-03-26 2023-12-05 琳得科株式会社 半导体装置的制造方法以及层叠体

Similar Documents

Publication Publication Date Title
JP2006286968A (ja) 半導体装置の製造方法
JP2007165371A (ja) 半導体装置の製造方法
JP2012156246A (ja) 半導体ウェハ及び半導体デバイスウェハ
JP2017054861A (ja) 半導体装置の製造方法
JP2010021537A (ja) 基板構造体及びこの基板構造体を除去する方法
JP2008066475A (ja) 化合物半導体素子及びその製造方法
JP3338360B2 (ja) 窒化ガリウム系半導体ウエハの製造方法
JP2007081131A (ja) 単結晶ウエハ及びそれを用いたエピタキシャル成長用基板
KR101139964B1 (ko) 반도체 웨이퍼의 다이싱 방법
JP2007042857A (ja) 半導体発光素子と半導体素子の製造方法及び半導体発光装置
JP2009176977A (ja) 半導体チップ及びその製造方法
JP4492293B2 (ja) 半導体基板の製造方法
JP5127669B2 (ja) 半導体ウェハ
JP5466370B2 (ja) 半導体チップの製造方法
JP2006049419A (ja) ダイシング方法
JP2013161944A (ja) ダイシング方法
JP2005191551A (ja) 半導体チップ製造方法および半導体チップ
JP2007005658A (ja) 化合物半導体ウェーハおよびその製造方法
JPH1064855A (ja) 半導体装置の製造方法
JP5545648B2 (ja) 半導体ウエハの劈開方法
JP7137242B2 (ja) GaN基板の分断方法
JP2011129612A (ja) 半導体装置の製造方法及び半導体装置
JP2005142391A (ja) 光半導体装置及びその製造方法
JP2005088455A (ja) ダイヤモンドスクライバー
JP2011049466A (ja) 窒化物系半導体素子の製造方法および窒化物系半導体素子

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405