JP2009170821A - シールドキャップ及び半導体装置 - Google Patents
シールドキャップ及び半導体装置 Download PDFInfo
- Publication number
- JP2009170821A JP2009170821A JP2008009922A JP2008009922A JP2009170821A JP 2009170821 A JP2009170821 A JP 2009170821A JP 2008009922 A JP2008009922 A JP 2008009922A JP 2008009922 A JP2008009922 A JP 2008009922A JP 2009170821 A JP2009170821 A JP 2009170821A
- Authority
- JP
- Japan
- Prior art keywords
- shield cap
- solder
- module
- mother board
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
Abstract
【課題】リフロー時の熱によるマザーボードの反りに起因して未半田状態が生じるのを防止することができるようなモジュール用シールドキャップ及び半導体装置を提供する。
【解決手段】半田バンプ2を用いてマザーボード5に接続されたモジュール1において、端部が封止半田4でベース基板6に接続されたシールドキャップであって、少なくとも一部が形状記憶合金で構成されているモジュール用シールドキャップ3を用いてチップ部品7等をシールドする。
【選択図】 図1
【解決手段】半田バンプ2を用いてマザーボード5に接続されたモジュール1において、端部が封止半田4でベース基板6に接続されたシールドキャップであって、少なくとも一部が形状記憶合金で構成されているモジュール用シールドキャップ3を用いてチップ部品7等をシールドする。
【選択図】 図1
Description
本発明はモジュール用シールドキャップ及び半導体装置に係わり、特に、リフロー時の熱によるマザーボードの反りに起因して未半田状態が生じるのを防止することができるようなモジュール用シールドキャップ及び半導体装置に関する。
近年の電子機器の急速な小型化・高機能化への動向に対応し、実装技術においては、電子部品の小型化、薄型化、高密度化への技術開発が求められている。このような要求に対応して、マザーボードなどの基板技術においても薄型化の要求が強まっている。
しかし、マザーボードなどの基板を薄くするほど基板の反りが大きくなっていくという問題があった。特に、SMT(Surface Mount Technology、以下、SMTと略す)工程におけるリフロー炉の熱により基板のガラス転移温度を大きく上回る温度にまで高温化するため、リフロー時の基板の反りが大きな問題となっていた。
しかし、マザーボードなどの基板を薄くするほど基板の反りが大きくなっていくという問題があった。特に、SMT(Surface Mount Technology、以下、SMTと略す)工程におけるリフロー炉の熱により基板のガラス転移温度を大きく上回る温度にまで高温化するため、リフロー時の基板の反りが大きな問題となっていた。
図5及び図6はこのような基板の反りを説明するための図であり、図中、1はモジュール、2は半田バンプ、3はシールドキャップ、4は封止半田、5はマザーボード、6はベース基板、7は例えばコンデンサや抵抗や半導体素子等のチップ部品、8はボール状の半田バンプ、9a〜9dはマザーボード5と半田バンプ2の間に生じた隙間である。
このような構成からなる従来例において、SMT工程でモジュール1をマザーボード5に実装する際、リフロー時の熱によって、例えば図5に示すようにマザーボード5が下側に反った場合、マザーボード5と半田バンプ2の間に隙間9a,9bが生じる。
このような構成からなる従来例において、SMT工程でモジュール1をマザーボード5に実装する際、リフロー時の熱によって、例えば図5に示すようにマザーボード5が下側に反った場合、マザーボード5と半田バンプ2の間に隙間9a,9bが生じる。
また、例えば図6に示すようにマザーボード5が上側に反った場合、マザーボード5と半田バンプ2の間に隙間9c,9dが生じる。
このようにリフロー時の熱に起因する高温化によってマザーボード5が反り、その結果、上述のような隙間9a〜9dなどが生じて半田バンプ2が部分的に未接続状態になるという問題が生じていた。
このようにリフロー時の熱に起因する高温化によってマザーボード5が反り、その結果、上述のような隙間9a〜9dなどが生じて半田バンプ2が部分的に未接続状態になるという問題が生じていた。
この種の問題に対応するため、例えば下記の特許文献1〜5に示すような種々の方法が従来から考案されている。即ち、特許文献1に記載された金属封止パッケージの発明では、形状記憶合金で構成された金属キャップでステムを覆うことにより、封止部に大きな圧接荷重を与えることなく封止を行なっている。
また、特許文献2に記載されたチップ部品を備える電子装置及びその製造方法の発明では、チップ部品を完全に覆うような大きさの左右方向及び前後方向の寸法を有する天板部と一体となり、その天板部よりも低位置となるように形成されてチップ部品の左右方向の両側方に配置される側板部とでシールド導体を構成すること等により、十分なシールド効果と冷却効果を得ている。
特許文献3に記載された電子回路モジュールとその製造方法の発明では、基板の一方の面などに搭載されている電子部品が、その一部を露出させる形で樹脂が塗布されて基板の封止が行なわれ、その露出した部分の一部又は全部をモジュール外部との電気的接続端子としている。また、特許文献4に記載された半導体装置の発明では、チップ部品を内蔵するキャップの少なくとも一部が、封止半田の溶融特性にほぼ合致した変性特性を有するように構成している。
更に、特許文献5に記載されたハイブリッド集積回路装置とその表面実装方法などの発明では、表面実装部品を金属製シールドケースで覆うと共に発熱量の比較的大きな表面実装部品の外端部が金属製シールドケースに接触部で密着するような構成にするなどして、チップ基板の反りを抑制している。
然しながら、上述の特許文献1〜5に記載されている何れの発明においても、特別な製造工程が必要になるなどして製造コストが高くなる等の問題があった。
然しながら、上述の特許文献1〜5に記載されている何れの発明においても、特別な製造工程が必要になるなどして製造コストが高くなる等の問題があった。
本発明はかかる状況に鑑みてなされたものであり、リフロー時の熱によるマザーボードの反りに起因して未半田状態が生じるのを防止することができるようなモジュール用シールドキャップ及び半導体装置を提供することを目的としている。
本発明によれば、半田バンプを用いてマザーボードに接続されたモジュールにおいて端部が封止半田でベース基板に接続されたシールドキャップであって、少なくとも一部が形状記憶合金で構成されていることを特徴とするモジュール用シールドキャップが提供される。
また、本発明によれば、半田バンプを用いずにマザーボードに接続されたバンプレスモジュールにおいて端部が封止半田でベース基板に接続されたシールドキャップであって、少なくとも一部が形状記憶合金で構成されていることを特徴とするモジュール用シールドキャップが提供される。
また、本発明によれば、半田バンプを用いずにマザーボードに接続されたバンプレスモジュールにおいて端部が封止半田でベース基板に接続されたシールドキャップであって、少なくとも一部が形状記憶合金で構成されていることを特徴とするモジュール用シールドキャップが提供される。
ここで、前記形状記憶合金がニッケルーチタン合金又は銅―亜鉛―アルミニュウム合金で構成されているようにしてもよい。
また、前記封止半田が、リフロー時の温度よりも融点が高い高温半田であるように構成してもよい。
また、前記封止半田が、リフロー時の温度よりも融点が高い高温半田であるように構成してもよい。
また、本発明によれば、チップ部品を搭載したベース基板と、端部が封止半田でベース基板に接続されたシールドキャップと、前記ベース基板及び前記シールドキャップを含むモジュールが半田バンプを介して接続されているマザーボードとを有する半導体装置において、少なくとも前記シールドキャップの上部が、前記マザーボードと同じ変形特性を有することを特徴とする半導体装置が提供される。
ここで、前記モジュールが半田バンプを用いずにマザーボードに接続されたバンプレスモジュールであるように構成してもよい。
また、前記シールドキャップの少なくとも一部が形状記憶合金で構成されているようにしてもよい。
また、前記シールドキャップの少なくとも一部が形状記憶合金で構成されているようにしてもよい。
また、前記形状記憶合金がニッケル−チタン合金又は銅−亜鉛−アルミニュウム合金で構成されているようにしてもよい。
また、前記封止半田が、リフロー時の温度よりも融点が高い高温半田であるように構成してもよい。
また、前記封止半田が、リフロー時の温度よりも融点が高い高温半田であるように構成してもよい。
本発明に係るモジュール用シールドキャップ及び半導体装置によれば、シールドキャップの少なくとも一部を形状記憶合金で構成している為、リフロー時の熱によるマザーボードの反りに起因して未半田状態が生じるのを防止することができる。
また、シールドキャップの少なくとも一部を形状記憶合金で構成している為、リフロー時の熱によるマザーボードの複雑な反り、捻じれ等に対応することも可能となる。
また、シールドキャップの少なくとも一部を形状記憶合金で構成している為、リフロー時の熱によるマザーボードの複雑な反り、捻じれ等に対応することも可能となる。
以下、本発明を実施するための最良の実施形態について、図を参照しながら詳細に説明する。
図1は本実施形態の構成においてリフロー前でマザーボードもモジュールも反っていない状態を示す図であり、図中、1は例えば半導体パッケージやチップ部品を含むモジュール、2はボール状の半田バンプ、3は例えばニッケルーチタン合金あるいは銅―亜鉛―アルミニュウム合金などの形状記憶合金で少なくとも一部が構成され加熱されるとバネ性を回復するシールドキャップ、4は例えばリフロー時の温度よりも融点が高い高温半田からなる封止半田、5はマザーボードである。
図1は本実施形態の構成においてリフロー前でマザーボードもモジュールも反っていない状態を示す図であり、図中、1は例えば半導体パッケージやチップ部品を含むモジュール、2はボール状の半田バンプ、3は例えばニッケルーチタン合金あるいは銅―亜鉛―アルミニュウム合金などの形状記憶合金で少なくとも一部が構成され加熱されるとバネ性を回復するシールドキャップ、4は例えばリフロー時の温度よりも融点が高い高温半田からなる封止半田、5はマザーボードである。
また、モジュール1は、平板状のベース基板6と、抵抗やコンデンサ等のチップ部品7、半導体パッケージの一種であるCSP(chip size package)10を有している。チップ部品7は半田によってベース基板6に着設され又、CSP10はボール状の半田バンプ8を介してベース基板6に着設されている。
更に、半田バンプ8は、ベース基板6の配線パターン及びチップ部品7側のパッドに、リフロー工程を経て接続されるようになっている。モジュール1は、半田バンプ2によってマザーボード5と接続される。
更に、半田バンプ8は、ベース基板6の配線パターン及びチップ部品7側のパッドに、リフロー工程を経て接続されるようになっている。モジュール1は、半田バンプ2によってマザーボード5と接続される。
一方、図2及び図3は本実施形態の動作を説明するための図であり、図中、1はモジュール、2は半田バンプ、3はシールドキャップ、4は例えば高温半田でなる封止半田、5はマザーボードである。また、モジュール1は、平板状のベース基板6と、チップ部品7、CSP10を有している。
このような構成からなる本実施形態において、図2はリフロー時の熱によってシールドキャップ3がマザーボード5の反りと同方向に反っている状態を示し、図3はリフロー時の熱によってシールドキャップ3がマザーボード5の反りと反対方向に反っている状態を示している。
図1〜図3において、モジュール1には予めリフロー時にマザーボード5の反りにそれぞれ対応した少なくとも一部が形状記憶合金で構成されたシールドキャップ3がそれぞれ封止半田4で装着されている。シールドキャップ3は封止半田4によってベース基板6に接着されている。少なくともシールドキャップ3の上部が、マザーボード5と同じ変形特性を有している。
これらのモジュール1をマザーボード5に搭載してリフローする際、その熱でマザーボード5に反りが生じる(図2では凸状の山反り、図3では凹状の谷反り)。しかし、シールドキャップ3もリフロー時の熱により、マザーボード5と同方向に反るため、前記従来例のような未半田状態(図5や図6における隙間9a〜9dなど)は生じない。
すなわち、SMT工程においてモジュール1をマザーボード5に実装する際、リフロー時の熱によって、例えば図2に示すようにマザーボード5が下側に反った場合、マザーボード5と半田バンプ2の間に隙間が生じない。また、例えば図3に示すようにマザーボード5が上側に反った場合、マザーボード5と半田バンプ2の間に隙間が生じない。
なお、シールドキャップ3は高温半田などでなる封止半田4でモジュール6に実装されているため、リフロー時の熱で封止半田4が溶融することも無い。
以上詳しく説明したような本実施形態によれば、リフロー時の熱によってマザーボード5が反り、その結果、半田バンプ2が未接続状態になるという前記従来例の問題が一挙に解決する。
以上詳しく説明したような本実施形態によれば、リフロー時の熱によってマザーボード5が反り、その結果、半田バンプ2が未接続状態になるという前記従来例の問題が一挙に解決する。
図4は本発明の他の実施形態を示す図であり、図中、11はバンプレスモジュール、3はシールドキャップ、4は例えば高温半田でなる封止半田、5はマザーボードである。また、バンプレスモジュール11は、平板状のベース基板6と、チップ部品7、CSP10を有し、チップ部品7は半田によってベース基板6に着設され又、CSP10はボール状の半田バンプ8を介してベース基板6に着設されている。
このような構成からなる本発明の他の実施形態は、図1で示した実施形態と基本的構成がほぼ同一であり、バンプレス接続部12a〜12dを介してマザーボード5に接続されたバンプレスモジュール11を用いている点が異なるだけである。
また、このような構成からなる本発明他の実施形態においても、バンプレスモジュール1をマザーボード5に装着する際など、リフロー時の熱によってマザーボード5が下側や上側に反った場合にも、マザーボード5に隙間が生じない。
また、このような構成からなる本発明他の実施形態においても、バンプレスモジュール1をマザーボード5に装着する際など、リフロー時の熱によってマザーボード5が下側や上側に反った場合にも、マザーボード5に隙間が生じない。
以上詳しく説明したような本発明他の実施形態によれば、リフロー時の熱によってマザーボードが反って半田バンプが未接続状態になるという前記従来例の問題が解決する。
なお、半田バンプのないバンプレスタイプ、例えば、LGA(Land Grid Array、以下、LGAと略す)タイプやQFN(Quad Flat Non−leaded Package、以下、QFNと略す)タイプ等に本発明を適用すると効果甚大となる。また、LGAタイプ、QFNタイプに本発明を適用した場合には、半田バンプがないため実装時の半田量が少なくて済むという利点もある。
なお、半田バンプのないバンプレスタイプ、例えば、LGA(Land Grid Array、以下、LGAと略す)タイプやQFN(Quad Flat Non−leaded Package、以下、QFNと略す)タイプ等に本発明を適用すると効果甚大となる。また、LGAタイプ、QFNタイプに本発明を適用した場合には、半田バンプがないため実装時の半田量が少なくて済むという利点もある。
本発明は上述の実施例に限定されることなく、その要旨を逸脱しない範囲で種々の変形が可能である。例えば、図1においてシールドキャップ3の全体を形状記憶合金で構成するものとしたが、一部を他の金属などで構成しても良いものとする。
本発明は、携帯電話を含む情報機器や音響映像関連機器などの民生用機器のみならず、自動車などの輸送機器、移動体通信機器、FA(Fakutory Automation)機器、電装などの産業分野機器にも好適であるなど、基板の薄型化が期待される電子機器全般に用いることができるものである。
1・・・・・・・・・・・・モジュール
2、8・・・・・・・・・・半田バンプ
3・・・・・・・・・・・・シールドキャップ
4・・・・・・・・・・・・封止半田
5・・・・・・・・・・・・マザーボード
6・・・・・・・・・・・・ベース基板
7・・・・・・・・・・・・チップ部品
9a〜9d・・・・・・・・隙間
10・・・CSP
11・・・・・・・・・・・バンプレスモジュール
12a〜12d・・・・・・ バンプレス接続部
2、8・・・・・・・・・・半田バンプ
3・・・・・・・・・・・・シールドキャップ
4・・・・・・・・・・・・封止半田
5・・・・・・・・・・・・マザーボード
6・・・・・・・・・・・・ベース基板
7・・・・・・・・・・・・チップ部品
9a〜9d・・・・・・・・隙間
10・・・CSP
11・・・・・・・・・・・バンプレスモジュール
12a〜12d・・・・・・ バンプレス接続部
Claims (9)
- 半田バンプを用いてマザーボードに接続されたモジュールにおいて端部が封止半田でベース基板に接続されたシールドキャップであって、少なくとも一部が形状記憶合金で構成されていることを特徴とするモジュール用シールドキャップ。
- 半田バンプを用いずにマザーボードに接続されたバンプレスモジュールにおいて端部が封止半田でベース基板に接続されたシールドキャップであって、少なくとも一部が形状記憶合金で構成されていることを特徴とするモジュール用シールドキャップ。
- 前記形状記憶合金がニッケルーチタン合金又は銅―亜鉛―アルミニュウム合金で構成されていることを特徴とする請求項1又は2記載のモジュール用シールドキャップ。
- 前記封止半田が、リフロー時の温度よりも融点が高い高温半田であることを特徴とする請求項1乃至3のいずれか一に記載の半導体装置。
- チップ部品を搭載したベース基板と、端部が封止半田でベース基板に接続されたシールドキャップと、前記ベース基板及び前記シールドキャップを含むモジュールが半田バンプを介して接続されているマザーボードとを有する半導体装置において、少なくとも前記シールドキャップの上部が、前記マザーボードと同じ変形特性を有することを特徴とする半導体装置。
- 前記モジュールが半田バンプを用いずにマザーボードに接続されたバンプレスモジュールであることを特徴とする請求項5記載の半導体装置。
- 前記シールドキャップの少なくとも一部が形状記憶合金で構成されていることを特徴とする請求項5又は6記載の半導体装置。
- 前記形状記憶合金がニッケル−チタン合金又は銅−亜鉛−アルミニュウム合金で構成されていることを特徴とする請求項7記載の半導体装置。
- 前記封止半田が、リフロー時の温度よりも融点が高い高温半田であることを特徴とする請求項5乃至8のいずれか一に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009922A JP2009170821A (ja) | 2008-01-19 | 2008-01-19 | シールドキャップ及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008009922A JP2009170821A (ja) | 2008-01-19 | 2008-01-19 | シールドキャップ及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009170821A true JP2009170821A (ja) | 2009-07-30 |
Family
ID=40971645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008009922A Pending JP2009170821A (ja) | 2008-01-19 | 2008-01-19 | シールドキャップ及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009170821A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104576554A (zh) * | 2015-01-26 | 2015-04-29 | 三星半导体(中国)研究开发有限公司 | 一种封装件及其制造方法 |
-
2008
- 2008-01-19 JP JP2008009922A patent/JP2009170821A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104576554A (zh) * | 2015-01-26 | 2015-04-29 | 三星半导体(中国)研究开发有限公司 | 一种封装件及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5899768B2 (ja) | 半導体パッケージ、配線基板ユニット、及び電子機器 | |
CN101124857B (zh) | 封装安装模块和封装基板模块 | |
US20060169488A1 (en) | Circuit board mounted with surface mount type circuit component and method for producing the same | |
CN101111935B (zh) | 半导体装置 | |
US9728482B2 (en) | Semiconductor device having a substrate restrained from thermal deformation | |
JP2011066027A (ja) | 矯正キャップ | |
KR102561718B1 (ko) | 인터포저 지지 구조 메커니즘을 갖는 집적 회로 패키징 시스템 및 그 제조 방법 | |
US20130140664A1 (en) | Flip chip packaging structure | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
CN101112134B (zh) | 封装安装模块 | |
US20090244860A1 (en) | Mounting structure of semiconductor device and electronic apparatus using thereof | |
JP2009170821A (ja) | シールドキャップ及び半導体装置 | |
JP2012089898A (ja) | 半田ボール及び半導体パッケージ | |
JP2006228932A (ja) | 半導体パッケージ | |
JP2007027576A (ja) | 半導体装置 | |
JP2006253519A (ja) | 半導体装置 | |
US9044135B2 (en) | Endoscope apparatus and electronic apparatus | |
JP2008270303A (ja) | 積層型半導体装置 | |
JP2005340393A (ja) | 小型実装モジュール及びその製造方法 | |
JP2006216842A (ja) | メモリカードおよびプリント配線板 | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5024009B2 (ja) | 電子回路の実装方法及び実装構造 | |
US20230380068A1 (en) | Electronic Control Device | |
JP2006049720A (ja) | 電子回路装置 | |
JP2008277660A (ja) | Lga半導体実装構造 |