JP2009170668A - Semiconductor apparatus, and method of manufacturing the same - Google Patents

Semiconductor apparatus, and method of manufacturing the same Download PDF

Info

Publication number
JP2009170668A
JP2009170668A JP2008007262A JP2008007262A JP2009170668A JP 2009170668 A JP2009170668 A JP 2009170668A JP 2008007262 A JP2008007262 A JP 2008007262A JP 2008007262 A JP2008007262 A JP 2008007262A JP 2009170668 A JP2009170668 A JP 2009170668A
Authority
JP
Japan
Prior art keywords
heat sink
lead frame
semiconductor device
recess
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008007262A
Other languages
Japanese (ja)
Other versions
JP5056429B2 (en
Inventor
Sukenori Sanada
祐紀 眞田
Norihisa Imaizumi
典久 今泉
Naohito Mizuno
直仁 水野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2008007262A priority Critical patent/JP5056429B2/en
Publication of JP2009170668A publication Critical patent/JP2009170668A/en
Application granted granted Critical
Publication of JP5056429B2 publication Critical patent/JP5056429B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an inexpensive semiconductor apparatus while preventing displacement between a heat sink and a lead frame and preventing short-circuiting of both members in molding, when manufacturing the semiconductor apparatus made by laminating the heat sink and the lead frame with an insulating layer in between and sealing the same with a molding resin. <P>SOLUTION: A recessed portion 13 is formed in a portion which is the end portion of the region to become a heat sink 10 on a surface 1a of a heat-sink raw material 1 and wherein a lead frame 30 is positioned. Further, a metal raw material 3 is bonded onto the surface 1a of the heat-sink raw material 1 through an insulating layer 20. Moreover, the metal raw material 3 is so patterned as to make it a lead-frame raw material 3. Furthermore, components 40-42 are so mounted on the lead-frame raw material 3 as to seal the respective raw materials 1, 3 and the components 40-42 by a molding resin 50. Thereafter, the molding resin 50, the lead-frame raw material 3, the insulating layer 20, and the heat-sink raw material 1 are dicing-cut. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電気絶縁性の絶縁層を介してヒートシンクとリードフレームとを接着したものをモールド樹脂で封止してなる半導体装置、および、そのような半導体装置の製造方法に関する。   The present invention relates to a semiconductor device in which a heat sink and a lead frame bonded together through an electrically insulating insulating layer are sealed with a mold resin, and a method for manufacturing such a semiconductor device.

従来より、この種の製造方法としては、一般に、ヒートシンクの一面上に電気的に絶縁性の絶縁層を介してリードフレームを貼り合わせて接着し、このリードフレームの上に半導体素子や配線基板などの部品を搭載した後、ヒートシンクの一面とは反対の他面が露出するように、これらをモールド樹脂で封止するものが提案されている（たとえば、特許文献１参照）。   Conventionally, as a manufacturing method of this type, generally, a lead frame is bonded and bonded to one surface of a heat sink via an electrically insulating insulating layer, and a semiconductor element, a wiring board, or the like is mounted on the lead frame. After mounting these parts, there has been proposed a method of sealing them with a mold resin so that the other surface opposite to the one surface of the heat sink is exposed (see, for example, Patent Document 1).

一方で、ヒートシンクの一面上に電気的に絶縁性の絶縁層を介してリードフレームを貼り合わせたものを、モールド樹脂の成型時の加圧・加熱により、接着させる方法が提案されている（たとえば、特許文献２参照）。
特開平５−２１８２３３号公報 特開２００３−１２４４００号公報 On the other hand, a method has been proposed in which a lead frame bonded to one surface of a heat sink via an electrically insulating insulating layer is bonded by pressing and heating at the time of molding a mold resin (for example, , See Patent Document 2).
Japanese Patent Laid-Open No. 5-218233 JP 2003-124400 A

しかしながら、上記特許文献１では、半導体装置の１個１個について、ヒートシンクとリードフレームとの貼り付けを行うため、コストがかかる。また、特許文献２では、モールド時にヒートシンクとリードフレームとを接着させるため、モールド時に、これら両者の位置がずれるおそれがある。   However, in the above-mentioned Patent Document 1, since the heat sink and the lead frame are attached to each of the semiconductor devices, the cost is high. Moreover, in patent document 2, since a heat sink and a lead frame are adhere | attached at the time of a molding, there exists a possibility that both of these may shift | deviate at the time of a molding.

さらに、絶縁層を介してヒートシンクとリードフレームとを接着しているので、ヒートシンクの端部では、装置の側面に沿った絶縁距離が不十分となり、ヒートシンクとリードフレームとの間で電気的な短絡が発生するおそれがある。   Furthermore, since the heat sink and the lead frame are bonded via an insulating layer, the insulation distance along the side of the device is insufficient at the end of the heat sink, and an electrical short circuit occurs between the heat sink and the lead frame. May occur.

本発明は、上記問題に鑑みてなされたものであり、電気絶縁性の絶縁層を介してヒートシンクとリードフレームとを貼り合わせたものをモールド樹脂で封止してなる半導体装置を製造するにあたって、モールド時におけるヒートシンクとリードフレームとの位置ずれ防止およびヒートシンクとリードフレームとの短絡防止を達成しつつ、安価な半導体装置を実現できるようにすることを目的とする。   The present invention has been made in view of the above problems, and in manufacturing a semiconductor device in which a heat sink and a lead frame bonded together via an electrically insulating insulating layer are sealed with a mold resin. An object of the present invention is to realize an inexpensive semiconductor device while achieving prevention of misalignment between the heat sink and the lead frame during molding and prevention of a short circuit between the heat sink and the lead frame.

上記目的を達成するため、請求項１に記載の発明では、１個の当該半導体装置を構成するヒートシンク（１０）が複数個連結されてなるヒートシンク素材（１）の一面（１ａ）においてヒートシンク（１０）となる領域の端部であってリードフレーム（３０）が位置する部位に、当該一面（１ａ）より凹んだ凹部（１３）を形成する工程と、ヒートシンク素材（１）の一面（１ａ）上に、絶縁層（２０）を介して金属素材（３）を接着するとともに、金属素材（３）をパターニングすることによって、金属素材（３）を、１個の当該半導体装置を構成するリードフレーム（３０）が複数個連結されてなるリードフレーム素材（３）とする工程と、リードフレーム素材（３）の上にて個々のリードフレーム（３０）の単位毎に部品（４０〜４２）を搭載する工程と、ヒートシンク素材（１）の他面（１ｂ）が露出するように、ヒートシンク素材（１）、リードフレーム素材（３）、およびリードフレーム素材（３）上の部品（４０〜４２）をモールド樹脂（５０）で封止する工程と、しかる後、モールド樹脂（５０）、リードフレーム素材（３）、絶縁層（２０）およびヒートシンク素材（１）を、１個の当該半導体装置の単位にダイシングカットすることにより個片化する工程を備えることを特徴としている。   In order to achieve the above object, according to the first aspect of the present invention, the heat sink (10) is formed on one surface (1a) of the heat sink material (1) formed by connecting a plurality of heat sinks (10) constituting one semiconductor device. ) Forming a recess (13) that is recessed from the one surface (1a) at the end of the region where the lead frame (30) is located, and on the one surface (1a) of the heat sink material (1) In addition, the metal material (3) is bonded via the insulating layer (20), and the metal material (3) is patterned, so that the metal material (3) is formed into a lead frame ( 30) connecting a plurality of lead frame materials (3) and parts (40 to 42) for each lead frame (30) unit on the lead frame material (3). And the heat sink material (1), the lead frame material (3), and the parts (40 to 42) on the lead frame material (3) so that the other surface (1b) of the heat sink material (1) is exposed. ) With a mold resin (50), and thereafter, the mold resin (50), the lead frame material (3), the insulating layer (20), and the heat sink material (1) are bonded to one semiconductor device. It is characterized by comprising a step of dividing into individual pieces by dicing cutting.

それによれば、モールド前に予め接着されて固定されたヒートシンク素材（１）とリードフレーム素材（３）とをモールドし、ダイシングカットして個片化されたワークを１個の半導体装置とするので、半導体装置を１個１個製造する場合に比べて手間が少なくなる。また、できあがった半導体装置においては、ヒートシンク（１０）の端部とこれに絶縁層（２０）を介して隣り合うリードフレーム（３０）との間に凹部（１３）が形成され、この凹部（１３）により両者（１０、３０）の距離が大きくなる。   According to this, the heat sink material (1) and the lead frame material (3), which are bonded and fixed in advance before molding, are molded, and the work separated into pieces by dicing is made into one semiconductor device. Compared to the case where each semiconductor device is manufactured one by one, the labor is reduced. Further, in the completed semiconductor device, a recess (13) is formed between the end of the heat sink (10) and the lead frame (30) adjacent thereto via the insulating layer (20). ) Increases the distance between the two (10, 30).

よって、本発明によれば、モールド時におけるヒートシンク（１０）とリードフレーム（３０）との位置ずれ防止およびヒートシンク（１０）とリードフレーム（３０）との短絡防止を達成しつつ、安価な半導体装置を実現することができる。   Therefore, according to the present invention, an inexpensive semiconductor device can be achieved while preventing misalignment between the heat sink (10) and the lead frame (30) during molding and preventing short circuit between the heat sink (10) and the lead frame (30). Can be realized.

ここで、請求項２に記載の発明のように、凹部（１３）はヒートシンク素材（１）の一面に設けられた溝もしくは貫通穴であり、凹部（１３）の形成工程は、ヒートシンク素材（１）の一面（１ａ）上に金属素材（３）を接着する工程の前に行ってもよい。   Here, as in the invention described in claim 2, the recess (13) is a groove or a through hole provided on one surface of the heat sink material (1), and the step of forming the recess (13) ) May be performed before the step of bonding the metal material (3) onto one surface (1a).

さらに、この場合、請求項３に記載の発明のように、凹部（１３）の形成後であって、ヒートシンク素材（１）の一面（１ａ）上に金属素材（３）を接着する工程の前に、凹部（１３）に電気的に絶縁性の充填部材（１４）を充填してもよい。   Further, in this case, as in the invention described in claim 3, after the formation of the recess (13), before the step of bonding the metal material (3) onto one surface (1a) of the heat sink material (1). In addition, the recess (13) may be filled with an electrically insulating filling member (14).

それによれば、凹部（１３）のみの場合よりも、ヒートシンク（１０）の端部におけるヒートシンク（１０）とリードフレーム（３０）との電気絶縁性を確保でき、ヒートシンク（１０）とリードフレーム（３０）との短絡防止の面で好ましい。   According to this, it is possible to ensure electrical insulation between the heat sink (10) and the lead frame (30) at the end of the heat sink (10), compared to the case of only the recess (13), and the heat sink (10) and the lead frame (30). ) In terms of prevention of short circuit.

また、請求項４に記載の発明のように、凹部（１３）はヒートシンク素材（１）の一面（１ａ）に設けられた貫通穴であり、凹部（１３）の形成工程は、ヒートシンク素材（１）の一面（１ａ）上に金属素材（３）を接着する工程の後に行ってもよい。   Moreover, like the invention of Claim 4, a recessed part (13) is a through-hole provided in one surface (1a) of the heat sink material (1), and the formation process of the recessed part (13) is the heat sink material (1 ) May be performed after the step of bonding the metal material (3) onto one surface (1a).

また、請求項５に記載の発明のように、ダイシングカット工程では、当該ダイシングカットにより１個の当該半導体装置の単位に個片化されたワークの当該ダイシングカットにおける切断方向からみたときの平面形状が四角形となるように、カットを行うとともに、金属素材（３）のパターニングは、ワークの四隅部（Ｍ）にリードフレーム（３０）が位置しないように行うようにしてもよい。   Further, as in the invention according to claim 5, in the dicing cut step, the planar shape when the work separated into one unit of the semiconductor device by the dicing cut is viewed from the cutting direction in the dicing cut. The metal material (3) may be patterned so that the lead frame (30) is not positioned at the four corners (M) of the workpiece.

上記四隅部（Ｍ）にリードフレームが存在すると、ヒートシンク（１０）とリードフレーム（３０）との短絡が発生しやすいが、本発明によれば当該短絡の防止に好ましい。   If there is a lead frame at the four corners (M), a short circuit between the heat sink (10) and the lead frame (30) is likely to occur. However, according to the present invention, it is preferable for preventing the short circuit.

また、請求項６に記載の発明では、ヒートシンク（１０）の一面（１１）上に電気的に絶縁性の絶縁層（２０）を介してリードフレーム（３０）を接着し、リードフレーム（３０）の上に部品（４０〜４２）を搭載し、ヒートシンク（１０）の一面（１１）とは反対の他面（１２）が露出するように、ヒートシンク（１０）、リードフレーム（３０）、部品（４０〜４２）をモールド樹脂（５０）で封止してなる半導体装置において、ヒートシンク（１０）の一面（１１）の端部のうち絶縁層（２０）を介してリードフレーム（３０）が隣り合う部位に、ヒートシンク（１０）とリードフレーム（３０）との距離を大きくするための凹部（１３）を設けたことを特徴とする。   According to the sixth aspect of the present invention, the lead frame (30) is bonded to the one surface (11) of the heat sink (10) via the electrically insulating insulating layer (20), and the lead frame (30). The components (40 to 42) are mounted on the heat sink (10), and the other surface (12) opposite to the one surface (11) of the heat sink (10) is exposed. 40 to 42) in a semiconductor device formed by sealing with a mold resin (50), the lead frames (30) are adjacent to each other through the insulating layer (20) in the end portion of one surface (11) of the heat sink (10). A concave portion (13) for increasing the distance between the heat sink (10) and the lead frame (30) is provided at the site.

本半導体装置は、請求項１に記載の製造方法により適切に製造されるものであり、上記同様、モールド時におけるヒートシンク（１０）とリードフレーム（３０）との位置ずれ防止およびヒートシンク（１０）とリードフレーム（３０）との短絡防止を達成しつつ、安価な半導体装置を実現することができる。   The semiconductor device is appropriately manufactured by the manufacturing method according to claim 1, and, as described above, prevents misalignment between the heat sink (10) and the lead frame (30) during molding, and the heat sink (10). An inexpensive semiconductor device can be realized while preventing a short circuit with the lead frame (30).

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。   In addition, the code | symbol in the bracket | parenthesis of each means described in the claim and this column is an example which shows a corresponding relationship with the specific means as described in embodiment mentioned later.

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are given the same reference numerals in the drawings in order to simplify the description.

（第１実施形態）
図１は、本発明の第１実施形態に係る半導体装置Ｓ１の概略構成を示す図であり、（ａ）は概略断面図、（ｂ）は（ａ）の半導体装置Ｓ１を上方から見たときの概略平面図である。なお、図１（ｂ）では、モールド樹脂５０を透過してモールド樹脂５０内部の構成要素を示している。 (First embodiment)
1A and 1B are diagrams showing a schematic configuration of a semiconductor device S1 according to the first embodiment of the present invention, where FIG. 1A is a schematic cross-sectional view, and FIG. 1B is a view of the semiconductor device S1 of FIG. FIG. In FIG. 1B, components inside the mold resin 50 are shown through the mold resin 50.

本実施形態の半導体装置Ｓ１は、大きくは、ヒートシンク１０の一面１１上に絶縁層２０を介してリードフレーム３０を接着し、リードフレーム３０の上に部品４０、４１、４２を搭載し、ヒートシンク１０の一面１１とは反対の他面１２が露出するように、ヒートシンク１０、リードフレーム３０および部品４０〜４２をモールド樹脂５０で封止してなる。   In the semiconductor device S1 of this embodiment, the lead frame 30 is bonded to the one surface 11 of the heat sink 10 via the insulating layer 20, and the components 40, 41, and 42 are mounted on the lead frame 30. The heat sink 10, the lead frame 30, and the components 40 to 42 are sealed with a mold resin 50 so that the other surface 12 opposite to the one surface 11 is exposed.

ヒートシンク１０は、その一面１１の上に搭載された部品４０〜４２の熱を放熱する板状のものであり、放熱性に優れた鉄、銅、モリブデン、アルミニウムなどの材料よりなる。そして、ヒートシンク１０の他面１２は、モールド樹脂５０から露出しており、放熱面として構成されている。   The heat sink 10 is a plate-shaped member that radiates the heat of the components 40 to 42 mounted on the one surface 11 thereof, and is made of a material such as iron, copper, molybdenum, or aluminum that has excellent heat dissipation. The other surface 12 of the heat sink 10 is exposed from the mold resin 50 and is configured as a heat radiating surface.

絶縁層２０は電気的に絶縁性で接着力を有するものであり、ポリイミドなどの電気絶縁性の樹脂などよりなる。そして、この絶縁層２０の接着力によりヒートシンク１０とリードフレーム３０とが接着されている。この絶縁層２０は、印刷などにより塗布されて硬化するものでもよいし、シートとして配置され硬化するものでもよい。シートとしては熱圧着タイプでもよいし、粘着性のものであってもよい。   The insulating layer 20 is electrically insulating and has adhesive strength, and is made of an electrically insulating resin such as polyimide. The heat sink 10 and the lead frame 30 are bonded by the adhesive force of the insulating layer 20. The insulating layer 20 may be applied and cured by printing or the like, or may be disposed and cured as a sheet. The sheet may be a thermocompression bonding type or an adhesive sheet.

リードフレーム３０は、銅などの一般的なリードフレーム材料よりなり、板状の金属素材を、部品４０〜４２が搭載されるアイランド３１と、外部と接続される端子３２とにパターニングしてなるものである。このパターニングは、エッチングやプレスなどにより行われる。   The lead frame 30 is made of a general lead frame material such as copper, and is formed by patterning a plate-like metal material into an island 31 on which the components 40 to 42 are mounted and a terminal 32 connected to the outside. It is. This patterning is performed by etching or pressing.

リードフレーム３０のアイランド３１上には、Ａｇペーストやはんだ、あるいは、シリコーン接着剤などのダイマウント材６０を介して、部品４０〜４２が搭載され接着されている。   On the island 31 of the lead frame 30, components 40 to 42 are mounted and bonded via a die mount material 60 such as Ag paste, solder, or silicone adhesive.

部品としては、表面実装部品であれば特に限定されないが、本実施形態では、セラミック基板４０、このセラミック基板４０に搭載された制御素子４１、および、パワー素子４２である。ここでは、１つのアイランド３１上にセラミック基板４０が搭載され、別のアイランド３１上にパワー素子４２が搭載されている。   The components are not particularly limited as long as they are surface-mounted components. In the present embodiment, the components are the ceramic substrate 40, the control element 41 mounted on the ceramic substrate 40, and the power element 42. Here, the ceramic substrate 40 is mounted on one island 31, and the power element 42 is mounted on another island 31.

そして、各部品４０〜４２の間および各部品４０〜４２と端子３２との間は、金やアルミなどよりなるボンディングワイヤ７０により結線され、電気的に接続されている。ここでは、セラミック基板４０と制御素子４１との間、および、セラミック基板４０と端子３２との間、および、パワー素子４２と端子３２との間が、ボンディングワイヤ７０により結線されている。   And between each component 40-42 and between each component 40-42 and the terminal 32 is connected by the bonding wire 70 which consists of gold | metal | money, aluminum, etc., and is electrically connected. Here, the bonding wires 70 connect the ceramic substrate 40 and the control element 41, the ceramic substrate 40 and the terminal 32, and the power element 42 and the terminal 32.

モールド樹脂５０は、通常、この種の半導体装置に用いられるモールド材料、例えばエポキシ樹脂などの熱硬化性樹脂などを採用できる。そして、この半導体装置Ｓ１は、図示しないケースなどの基材に搭載されて使用されるが、このとき、モールド樹脂５０から露出するヒートシンク１０の下面１２を当該基材に接触させ、放熱を図るようにしている。   As the mold resin 50, a mold material generally used for this type of semiconductor device, for example, a thermosetting resin such as an epoxy resin can be employed. The semiconductor device S1 is used by being mounted on a base material such as a case (not shown). At this time, the lower surface 12 of the heat sink 10 exposed from the mold resin 50 is brought into contact with the base material so as to release heat. I have to.

また、端子３２は、モールド樹脂５０における周辺部にて露出している。具体的には、個々の端子３２は、モールド樹脂５０の内部から外周端部に向かってのびる平面短冊形状の板材である。   Further, the terminal 32 is exposed at the peripheral portion of the mold resin 50. Specifically, each terminal 32 is a flat strip-shaped plate material extending from the inside of the mold resin 50 toward the outer peripheral end.

図１に示されるように、モールド樹脂５０の外周端部のうち端子３２の直上に位置する一部分が、切り欠かれた形状となっている。そして、この切り欠かれた部分を介して、端子３２の一部が、モールド樹脂５０より露出し、この露出部にて端子３２と外部とが接続されるようになっている。   As shown in FIG. 1, a part of the outer peripheral end portion of the mold resin 50 located immediately above the terminal 32 has a cutout shape. A part of the terminal 32 is exposed from the mold resin 50 through the notched portion, and the terminal 32 and the outside are connected at the exposed portion.

また、ヒートシンク１０の一面１１の端部のうち絶縁層２０を介してリードフレーム３０の端子３２が隣り合う部位には、当該一面１１より凹んだ凹部１３が設けられている。凹部１３の形は、四角形状、円形状など特に限定するものではないが、ここでは、ヒートシンク１０の一面１１側の角部をテーパ状に面取りした形のものとなっている。   Further, in the end portion of the one surface 11 of the heat sink 10, a concave portion 13 that is recessed from the one surface 11 is provided at a portion where the terminal 32 of the lead frame 30 is adjacent via the insulating layer 20. The shape of the concave portion 13 is not particularly limited, such as a square shape or a circular shape, but here, the corner portion on the one surface 11 side of the heat sink 10 is chamfered in a tapered shape.

この凹部１３は、絶縁層２０を介して隣り合うヒートシンク１０とリードフレーム３０の端子３２との距離を大きくするためのものである。つまり、凹部１３が無い場合に比べて、ヒートシンク１０と端子３２との絶縁距離が大きくなり、これら両者１０、３０の短絡防止に効果的な構成となっている。   The recess 13 is for increasing the distance between the adjacent heat sink 10 and the terminal 32 of the lead frame 30 via the insulating layer 20. That is, the insulation distance between the heat sink 10 and the terminal 32 is increased compared to the case where there is no recess 13, and the structure is effective in preventing short circuit between the both 10 and 30.

次に、本実施形態の半導体装置Ｓ１の製造方法について、図２〜図５を参照して述べる。図２および図３は本製造方法の一連の工程を順番に示す工程図である。図４（ａ）は本製造方法の凹部形成工程におけるヒートシンク素材１の概略平面図、図４（ｂ）は同ヒートシンク素材１の概略断面図である。図５は本製造方法のダイシングカット工程を示す工程図である。   Next, a method for manufacturing the semiconductor device S1 of this embodiment will be described with reference to FIGS. 2 and 3 are process diagrams sequentially showing a series of steps of the manufacturing method. 4A is a schematic plan view of the heat sink material 1 in the recess forming step of the manufacturing method, and FIG. 4B is a schematic cross-sectional view of the heat sink material 1. FIG. 5 is a process diagram showing a dicing cut process of the manufacturing method.

本製造方法では、まず、図２（ａ）に示されるように、ヒートシンク素材１、絶縁層２０、金属素材３を用意する。これらは、いずれも板状であり、複数の半導体装置Ｓ１を構成するのに必要な面積を有する。   In this manufacturing method, first, as shown in FIG. 2A, a heat sink material 1, an insulating layer 20, and a metal material 3 are prepared. These are all plate-shaped and have an area necessary for forming a plurality of semiconductor devices S1.

ヒートシンク素材１は、１個の半導体装置Ｓ１を構成するのに必要な上記ヒートシンク１０が複数個連結されてなるものである。そして、図４に示されるように、このヒートシンク素材１は、最終的に一点鎖線にて示される仮想線ＤＬにてカットされ、１個のヒートシンク１０となるものである。この仮想線ＤＬはダイシングラインＤＬである。   The heat sink material 1 is formed by connecting a plurality of heat sinks 10 necessary for constituting one semiconductor device S1. Then, as shown in FIG. 4, the heat sink material 1 is finally cut by a virtual line DL indicated by a one-dot chain line to become one heat sink 10. This virtual line DL is a dicing line DL.

そして、図４に示されるように、上記ヒートシンク１０の一面１１に相当するヒートシンク素材１の一面１ａにおいて、１個のヒートシンク１０となる領域の端部であってリードフレーム３０の端子３２が位置する部位には、当該一面１ａより凹んだ上記凹部１３を形成する（凹部形成工程）。   As shown in FIG. 4, on one surface 1 a of the heat sink material 1 corresponding to one surface 11 of the heat sink 10, the terminal 32 of the lead frame 30 is located at the end of a region that becomes one heat sink 10. The concave portion 13 that is recessed from the surface 1a is formed in the portion (recess forming step).

この凹部１３は、上記図１に示される凹部１３となるものである。この段階では、凹部１３は、ヒートシンク素材１の一面１ａに設けられた溝であり、当該溝の延びる方向と直交する断面の形状がＶ字形状である。しかし、その断面形状は、特に限定するものではなく、たとえば半円形や四角形でもよい。このような溝は、エッチングや切削、プレスなどにより形成される。   The concave portion 13 becomes the concave portion 13 shown in FIG. At this stage, the recess 13 is a groove provided on the one surface 1a of the heat sink material 1, and the cross-sectional shape perpendicular to the extending direction of the groove is V-shaped. However, the cross-sectional shape is not particularly limited, and may be, for example, a semicircle or a quadrangle. Such a groove is formed by etching, cutting, pressing, or the like.

ここで、１個のヒートシンク１０となる領域とは、後述のダイシングカット工程にてカットされる部位を示すダイシングラインＤＬにて囲まれる領域である。そして、この領域の端部のうちリードフレーム３０の端子３２が位置する部分とは、絶縁層２０を介して端子３２が搭載される部分である。   Here, the region to be a single heat sink 10 is a region surrounded by a dicing line DL indicating a portion to be cut in a dicing cut process described later. And the part in which the terminal 32 of the lead frame 30 is located in the edge part of this area | region is a part in which the terminal 32 is mounted through the insulating layer 20.

なお、図４では、凹部１３は、１個のヒートシンク１０となる領域の端部全周に設けられているが、当該凹部１３の形成は、当該端部のうち端子３２が位置しない部分を含んでいてもよい。溝よりなる凹部１３を形成する場合、当該領域の端部全周に設けた方が、製造上の容易性などを考慮して有利になる場合もあるためである。   In FIG. 4, the recess 13 is provided in the entire circumference of the end of the region that becomes one heat sink 10, but the formation of the recess 13 includes a portion of the end where the terminal 32 is not located. You may go out. This is because when the concave portion 13 made of a groove is formed, it may be advantageous to provide the entire periphery of the end portion of the region in consideration of ease of manufacturing.

また、この凹部１３は、１個のヒートシンク１０となる領域の端部であってリードフレーム３０が位置する部位に設けられるが、リードフレーム３０の部分であるならば、端子３２以外でもよい。つまり、凹部１３は、当該領域の端部であって且つアイランド３１やアイランド３１につながる吊りリードが位置する部位にも形成する。そのような点を考慮して、図４では、当該領域の端部全周に凹部１３を設けている。   In addition, the recess 13 is provided at a portion where the lead frame 30 is located at an end of a region to be the heat sink 10, but may be other than the terminal 32 as long as it is a part of the lead frame 30. That is, the concave portion 13 is also formed at the end portion of the region and the portion where the island 31 and the suspension lead connected to the island 31 are located. Considering such a point, in FIG. 4, the recess 13 is provided around the entire end of the region.

絶縁層２０は、ここでは、ヒートシンク素材１と略同等の面積を有するものであり、シート状でもよいし、印刷などにより塗布されて形成される層でもよい。なお、絶縁層２０が塗布により形成される層の場合は、当該層の形成は、次のパターニング・接着工程にてなされる。   Here, the insulating layer 20 has substantially the same area as the heat sink material 1 and may be a sheet or a layer formed by being applied by printing or the like. In the case where the insulating layer 20 is a layer formed by coating, the layer is formed in the following patterning / adhesion step.

また、金属素材３もヒートシンク素材１と略同等の面積を有するもので、最終的に上記リードフレーム３０となるものである。   Further, the metal material 3 has an area substantially equal to that of the heat sink material 1 and finally becomes the lead frame 30.

次に、本製造方法では、パターニング・接着工程を行う。まず、金属素材３を、エッチングやプレスなどにより、上記アイランド３１および端子３２を有するリードフレーム３０のパターンにパターニングする。それにより、金属素材３は、１個の半導体装置Ｓ１を構成するのに必要な上記リードフレーム３０が複数個連結されてなるリードフレーム素材３となる。   Next, in this manufacturing method, a patterning / adhesion step is performed. First, the metal material 3 is patterned into a pattern of the lead frame 30 having the islands 31 and the terminals 32 by etching or pressing. As a result, the metal material 3 becomes the lead frame material 3 formed by connecting a plurality of the lead frames 30 necessary for constituting one semiconductor device S1.

さらに、パターニング・接着工程では、図２（ｂ）に示されるように、凹部１３が形成されたヒートシンク素材１と、リードフレーム素材３としての金属素材３とを、絶縁層２０を介して貼り合わせ、熱などで硬化させて接着する。この場合、上述したように、絶縁層２０の配置は、ヒートシンク素材１の一面１ａにシートとして貼り付けるか、塗布することで行えばよい。こうして、パターニング・接着工程が終了する。   Further, in the patterning / adhesion step, as shown in FIG. 2B, the heat sink material 1 in which the recess 13 is formed and the metal material 3 as the lead frame material 3 are bonded together via the insulating layer 20. Cure with heat and bond. In this case, as described above, the insulating layer 20 may be disposed by sticking or applying as a sheet to the one surface 1a of the heat sink material 1. Thus, the patterning / adhesion step is completed.

次に、図２（ｃ）に示されるように、リードフレーム素材３の上にて個々のリードフレーム３０の単位毎に、上記部品４０〜４２を搭載する（部品搭載工程）。また、ここでは、ワイヤボンディングを行って上記ワイヤ７０を形成する。   Next, as shown in FIG. 2C, the components 40 to 42 are mounted for each unit of the lead frame 30 on the lead frame material 3 (component mounting step). Here, the wire 70 is formed by wire bonding.

続いて、図３（ａ）に示されるように、ヒートシンク１０の他面１２に相当するヒートシンク素材１の他面１ｂが露出するように、ヒートシンク素材１、リードフレーム素材３およびリードフレーム素材３上の部品４０〜４２を、モールド樹脂５０で封止する（モールド工程）。このモールド工程は、金型を用いた一般的なトランスファーモールド法などにより行える。   Subsequently, as shown in FIG. 3A, on the heat sink material 1, the lead frame material 3, and the lead frame material 3 so that the other surface 1b of the heat sink material 1 corresponding to the other surface 12 of the heat sink 10 is exposed. The parts 40 to 42 are sealed with a mold resin 50 (molding process). This molding process can be performed by a general transfer molding method using a mold.

そして、モールド樹脂５０で封止されたワークを、上記金型から取り出した後、モールド樹脂５０、リードフレーム素材３、絶縁層２０およびヒートシンク素材１を、上記ダイシングラインＤＬ（図４参照）にて、１個の当該半導体装置の単位にダイシングカットする（ダイシングカット工程）。それにより個片化されたワークの１個１個が、本実施形態の半導体装置Ｓ１となる。   And after taking out the workpiece | work sealed with the mold resin 50 from the said metal mold | die, the mold resin 50, the lead frame material 3, the insulating layer 20, and the heat sink material 1 are the said dicing line DL (refer FIG. 4). Dicing is cut into units of one semiconductor device (dicing cut process). As a result, each of the separated workpieces becomes the semiconductor device S1 of this embodiment.

ここで、ダイシングカット工程では、上記図１に示したような端子３２におけるモールド樹脂５０からの露出部を形成する目的で、図５に示されるような方法でダイシングカットを行う。   Here, in the dicing cut process, the dicing cut is performed by the method shown in FIG. 5 for the purpose of forming the exposed portion from the mold resin 50 in the terminal 32 as shown in FIG.

図５（ａ）に示されるように、リードフレーム素材３は、ダイシングラインＤＬでは異なる半導体装置の端子３２となる部分が連結されている。そして、図５（ｂ）に示されるように、ダイシングカット工程では、まず、第１のブレードＫ１を用いて、モールド樹脂５０のうちリードフレーム素材３の上部に位置する部分を、リードフレーム素材３に到達するまで切削して除去する。こうすることで、上記露出部が形成される。   As shown in FIG. 5 (a), the lead frame material 3 is connected to portions that become terminals 32 of different semiconductor devices in the dicing line DL. Then, as shown in FIG. 5B, in the dicing cut process, first, using the first blade K1, the portion of the mold resin 50 positioned above the lead frame material 3 is replaced with the lead frame material 3. Remove until cutting. By doing so, the exposed portion is formed.

次に、図５（ｃ）に示されるように、第１のブレードＫ１よりも刃幅の小さい第２のブレードＫ２を用意し、モールド樹脂５０が除去された部位にて、第２のブレードＫ２によりリードフレーム素材３、絶縁層２０およびヒートシンク素材１の切断を行う。それにより、個々の半導体単位に個片化されるとともに上記露出部を持つ端子３２を有する半導体装置Ｓ１ができあがる。   Next, as shown in FIG. 5C, a second blade K2 having a blade width smaller than that of the first blade K1 is prepared, and the second blade K2 is removed at the site where the mold resin 50 is removed. Thus, the lead frame material 3, the insulating layer 20, and the heat sink material 1 are cut. As a result, a semiconductor device S1 having a terminal 32 that is separated into individual semiconductor units and has the exposed portion is completed.

また、上記図４からわかるように、このダイシングカット工程にて、ダイシングラインＤＬにて凹部１３が分断されることによって、ヒートシンク１０の一面１１の端部のうち絶縁層２０を介してリードフレーム３０の端子３２が隣り合う部位に、凹部１３が形成される。   Further, as can be seen from FIG. 4, in this dicing cut process, the recess 13 is divided by the dicing line DL, whereby the lead frame 30 is interposed through the insulating layer 20 in the end portion of the one surface 11 of the heat sink 10. A recess 13 is formed at a portion where the terminals 32 are adjacent to each other.

ところで、本実施形態によれば、モールド工程の前に予め接着されて固定されたヒートシンク素材１とリードフレーム素材３とをモールドし、ダイシングカットして個片化されたワークを１個の半導体装置Ｓ１とするので、半導体装置を１個１個製造する場合に比べて手間が少なくなる。   By the way, according to the present embodiment, the heat sink material 1 and the lead frame material 3 which are bonded and fixed in advance before the molding process are molded, and the work separated into pieces by dicing cutting is formed into one semiconductor device. Since S1 is set, labor is reduced as compared with the case where each semiconductor device is manufactured one by one.

また、できあがった半導体装置Ｓ１においては、上記図１に示したように、ヒートシンク１０の端部とこれに絶縁層２０を介して隣り合うリードフレーム３０の端子３２との間に凹部１３が形成され、この凹部１３により両者１０、３０の距離が大きくなる。   Further, in the completed semiconductor device S1, as shown in FIG. 1, the recess 13 is formed between the end of the heat sink 10 and the terminal 32 of the lead frame 30 adjacent to the end of the heat sink 10 via the insulating layer 20. The recess 13 increases the distance between the two 10 and 30.

よって、本実施形態によれば、モールド時におけるヒートシンク１０とリードフレーム３０との位置ずれ防止およびヒートシンク１０とリードフレーム３０との短絡防止を達成しつつ、安価な半導体装置Ｓ１を実現することができる。   Therefore, according to the present embodiment, an inexpensive semiconductor device S1 can be realized while preventing misalignment between the heat sink 10 and the lead frame 30 and preventing short circuit between the heat sink 10 and the lead frame 30 during molding. .

また、凹部１３の形成工程は、ヒートシンク素材１の一面１ａ上に金属素材３としてのリードフレーム素材３を接着する前に行っている。この場合、絶縁層２０を、ヒートシンク素材１の一面１ａにシートで貼り付けるときには、絶縁層２０とヒートシンク素材１との間のボイドを、凹部１３に逃がすことも可能となる。   The step of forming the recess 13 is performed before the lead frame material 3 as the metal material 3 is bonded onto the one surface 1 a of the heat sink material 1. In this case, when the insulating layer 20 is attached to the one surface 1 a of the heat sink material 1 with a sheet, a void between the insulating layer 20 and the heat sink material 1 can be released to the recess 13.

なお、パターニング・接着工程は、ヒートシンク素材１の一面１ａ上に、絶縁層２０を介して、金属素材３を接着するとともに、金属素材３をパターニングすることによって、金属素材３を、１個の当該半導体装置を構成するリードフレーム３０が複数個連結されてなるリードフレーム素材３とするものであればよい。   In the patterning / adhesion step, the metal material 3 is bonded onto the one surface 1a of the heat sink material 1 via the insulating layer 20, and the metal material 3 is patterned to form one metal material 3 Any material may be used as long as the lead frame material 3 is formed by connecting a plurality of lead frames 30 constituting the semiconductor device.

したがって、このパターニング・接着工程は、金属素材３をパターニングした後にヒートシンク素材１に接着するものであってもよいが、逆に、絶縁層２０を介してヒートシンク素材１に金属素材３を接着した後に、エッチングなどによりアイランド３１および端子３２の形状にパターニングするものであってもよい。   Therefore, this patterning / bonding step may be performed by patterning the metal material 3 and then bonding it to the heat sink material 1, but conversely after bonding the metal material 3 to the heat sink material 1 via the insulating layer 20. Alternatively, the island 31 and the terminal 32 may be patterned by etching or the like.

（第２実施形態）
図６は、本発明の第２実施形態に係る半導体装置Ｓ２の概略断面構成を示す図である。この半導体装置Ｓ２は、上記第１実施形態の半導体装置Ｓ１において、凹部１３の構成を変形したところが相違するものであり、この相違点を中心に述べる。 (Second Embodiment)
FIG. 6 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S2 according to the second embodiment of the present invention. The semiconductor device S2 is different from the semiconductor device S1 of the first embodiment in that the configuration of the recess 13 is modified, and this difference will be mainly described.

本半導体装置Ｓ２においても、ヒートシンク１０の一面１１の端部のうち絶縁層２０を介してリードフレーム３０の端子３２が隣り合う部位には、当該一面１３より凹んだ凹部１３が設けられている。ここでは、凹部１３の形は、四角形状であるが、特に限定するものではなく、上記第１実施形態と同形状でもよい。   Also in the present semiconductor device S2, a recess 13 that is recessed from the one surface 13 is provided in a portion of the end portion of the one surface 11 of the heat sink 10 adjacent to the terminal 32 of the lead frame 30 via the insulating layer 20. Here, the shape of the recess 13 is a square shape, but is not particularly limited, and may be the same shape as the first embodiment.

そして、本実施形態では、この凹部１３に、たとえばポリイミド樹脂などよりなる電気的に絶縁性の充填部材１４が充填されている。この充填部材１４は、上記第１実施形態に示した製造方法において、凹部形成工程後であって、ヒートシンク素材１の一面１ａ上に金属素材３を接着する工程の前に、凹部１３に充填される。その充填は、塗布・硬化などにより行える。   In the present embodiment, the recess 13 is filled with an electrically insulating filling member 14 made of, for example, polyimide resin. In the manufacturing method shown in the first embodiment, the filling member 14 is filled in the concave portion 13 after the concave portion forming step and before the step of bonding the metal material 3 on the one surface 1a of the heat sink material 1. The The filling can be performed by coating and curing.

それによれば、凹部１３のみによってヒートシンク１０と端子３２との絶縁距離を大きくする場合よりも、ヒートシンク１０の端部におけるヒートシンク１０とリードフレーム３０との電気絶縁性を確実に確保できる。それゆえ、本実施形態は、ヒートシンク１０とリードフレーム３０との短絡防止の面で好ましい構成となる。   Accordingly, the electrical insulation between the heat sink 10 and the lead frame 30 at the end of the heat sink 10 can be ensured more reliably than when the insulation distance between the heat sink 10 and the terminal 32 is increased only by the recess 13. Therefore, this embodiment is a preferable configuration in terms of preventing a short circuit between the heat sink 10 and the lead frame 30.

（第３実施形態）
図７は、本発明の第３実施形態に係る半導体装置Ｓ３の概略断面構成を示す図であり、図８は、本半導体装置Ｓ３におけるヒートシンク１０の単体における一面１１側の概略平面構成を示す図である。本実施形態の半導体装置Ｓ３は、上記第１実施形態の半導体装置Ｓ１において、凹部１３の構成を変形したところが相違するものであり、この相違点を中心に述べる。 (Third embodiment)
FIG. 7 is a diagram showing a schematic cross-sectional configuration of a semiconductor device S3 according to the third embodiment of the present invention, and FIG. It is. The semiconductor device S3 of this embodiment is different from the semiconductor device S1 of the first embodiment in that the configuration of the recess 13 is modified, and this difference will be mainly described.

本半導体装置Ｓ３においても、ヒートシンク１０の一面１１の端部のうち絶縁層２０を介してリードフレーム３０の端子３２が隣り合う部位には、当該一面１３より凹んだ凹部１３が設けられている。ここでは、凹部１３は貫通穴である。なお、その穴形状は、円形でも角形でもよく、特に限定するものではない。   Also in the present semiconductor device S3, a recess 13 that is recessed from the one surface 13 is provided in a portion of the end portion of the one surface 11 of the heat sink 10 where the terminal 32 of the lead frame 30 is adjacent via the insulating layer 20. Here, the recess 13 is a through hole. The hole shape may be circular or square, and is not particularly limited.

この貫通穴としての凹部１３は、上記第１実施形態に示した製造方法の凹部形成工程において、エッチングやプレス、切削などによる穴あけ加工を行えば、形成される。ここで、図８に示されるように、貫通穴としての凹部１３は、ヒートシンク素材１においてダイシングラインＤＬに沿って不連続に設けられており、リードフレーム３０の端子３２が位置する部位に設けられている。   The recess 13 as the through hole is formed by performing a drilling process by etching, pressing, cutting or the like in the recess forming step of the manufacturing method shown in the first embodiment. Here, as shown in FIG. 8, the recess 13 as a through hole is provided discontinuously along the dicing line DL in the heat sink material 1, and is provided at a portion where the terminal 32 of the lead frame 30 is located. ing.

また、この貫通穴としての凹部１３の形成は、ヒートシンク素材１の一面１ａ上に金属素材３を接着した後に行ってもよい。この場合、穴あけ加工は、ヒートシンク素材１の他面１ｂ側から行えばよい。   The formation of the recess 13 as the through hole may be performed after the metal material 3 is bonded onto the one surface 1 a of the heat sink material 1. In this case, the drilling process may be performed from the other surface 1 b side of the heat sink material 1.

たとえば、この凹部１３の形成は、ヒートシンク素材１の一面１ａ上に金属素材３を接着した後ならば、金属素材３をパターニングしてリードフレーム素材３とする工程の前に行ってもよいし、当該パターニング後に行ってもよいし、部品搭載工程後に行ってもよいし、さらには、モールド工程の後に行ってもよい。   For example, the formation of the recess 13 may be performed before the step of patterning the metal material 3 to form the lead frame material 3 after the metal material 3 is bonded onto the one surface 1a of the heat sink material 1. It may be performed after the patterning, may be performed after the component mounting process, or may be performed after the molding process.

また、ヒートシンク素材１の他面１ｂ側から穴あけ加工を行って凹部１３を形成する場合には、予めヒートシンク素材１の一面１ａ側から厚さ方向の途中まで穴あけ行っておき、その後、他面１ｂ側から貫通させるようにしてもよい。また、この貫通穴としての凹部１３においても、上記第２実施形態に示した充填部材１４を充填してもよい。   When the recess 13 is formed by drilling from the other surface 1b side of the heat sink material 1, a hole is drilled in advance from the one surface 1a side of the heat sink material 1 in the thickness direction, and then the other surface 1b. You may make it penetrate from the side. Moreover, the filling member 14 shown in the second embodiment may also be filled in the recess 13 as the through hole.

（第４実施形態）
図９は、本発明の第４実施形態に係る半導体装置Ｓ４の概略平面構成を示す図であり、この図９では、モールド樹脂５０を透過してモールド樹脂５０内部の構成要素を示している。 (Fourth embodiment)
FIG. 9 is a diagram showing a schematic plan configuration of a semiconductor device S4 according to the fourth embodiment of the present invention. In FIG. 9, components inside the mold resin 50 are shown through the mold resin 50. As shown in FIG.

図９に示されるように、本半導体装置Ｓ４は、平面四角形であり、その四隅部Ｍにリードフレーム３０の端子３２が存在していない。このような半導体装置Ｓ４は、上記第１実施形態の製造方法において、次のように変更を加えることにより、製造される。   As shown in FIG. 9, the semiconductor device S <b> 4 is a planar quadrangle, and the terminals 32 of the lead frame 30 do not exist at the four corners M thereof. Such a semiconductor device S4 is manufactured by making the following changes in the manufacturing method of the first embodiment.

すなわち、本実施形態では、ダイシングカット工程において、当該ダイシングカットにより１個の当該半導体装置の単位に個片化されたワークの当該ダイシングカットにおける切断方向からみたときの平面形状が四角形となるように、カットを行う。そして、金属素材３のパターニングにおいては、ワークの四隅部Ｍにリードフレーム３０が位置しないようにパターニングを行う。   That is, in the present embodiment, in the dicing cut process, the planar shape of the work separated into one unit of the semiconductor device by the dicing cut when viewed from the cutting direction in the dicing cut is a quadrangle. , Make a cut. Then, in the patterning of the metal material 3, the patterning is performed so that the lead frame 30 is not positioned at the four corners M of the workpiece.

もし、上記四隅部Ｍにリードフレーム３０が存在すると、ダイシングカット後の切断面に露出するヒートシンク１０およびリードフレーム３０の部分が多くなり、短絡防止に好ましくない。その点、本実施形態によれば、そのような問題を回避でき、好ましい。また、本実施形態は、上記各実施形態と組み合わせて適用が可能である。   If the lead frame 30 exists at the four corners M, the heat sink 10 and the lead frame 30 exposed on the cut surface after the dicing cut increase, which is not preferable for prevention of a short circuit. In that respect, according to the present embodiment, such a problem can be avoided, which is preferable. In addition, this embodiment can be applied in combination with each of the above embodiments.

（第５実施形態）
図１０は、本発明の第５実施形態に係るヒートシンク素材１の概略断面構成を示す図である。 (Fifth embodiment)
FIG. 10 is a diagram showing a schematic cross-sectional configuration of the heat sink material 1 according to the fifth embodiment of the present invention.

ダイシングカット工程を、ヒートシンク素材１の他面１ｂ側から行う場合には、図１０に示されるように、当該他面１ｂのうちダイシングラインＤＬとなる部位に溝などよりなる外観で認識可能なマーク１５を設けてもよい。それによれば、ダイシングの位置決めが容易になる。また、本実施形態も、上記各実施形態と組み合わせて適用が可能である。   When the dicing cut process is performed from the side of the other surface 1b of the heat sink material 1, as shown in FIG. 10, a mark that can be recognized by the appearance of a groove or the like in the portion of the other surface 1b that becomes the dicing line DL. 15 may be provided. According to this, positioning of dicing becomes easy. Further, this embodiment can also be applied in combination with the above embodiments.

（第６実施形態）
図１１は、本発明の第６実施形態に係る半導体装置の概略断面構成を示す図である。上記図１に示される半導体装置では、すべての部品４０〜４２が、リードフレーム３０のアイランド３１に搭載されていたが、一部の部品は、ダイマウント材６０を介して直接、絶縁層２０に搭載してもよい。 (Sixth embodiment)
FIG. 11 is a diagram showing a schematic cross-sectional configuration of a semiconductor device according to the sixth embodiment of the present invention. In the semiconductor device shown in FIG. 1, all the components 40 to 42 are mounted on the island 31 of the lead frame 30, but some components are directly on the insulating layer 20 via the die mount material 60. May be installed.

図１１では、セラミック基板４０を搭載するアイランドが省略されたリードフレーム３０を用い、このセラミック基板４０が、ダイマウント材６０を介して直接、絶縁層２０に接着されている。また、絶縁層２０の接着力を用いて、ダイマウント材を介さずに、部品を直接絶縁層２０に搭載してもよい。   In FIG. 11, the lead frame 30 in which the island for mounting the ceramic substrate 40 is omitted is used, and the ceramic substrate 40 is directly bonded to the insulating layer 20 via the die mount material 60. Further, the component may be directly mounted on the insulating layer 20 without using a die mount material by using the adhesive force of the insulating layer 20.

（他の実施形態）
なお、半導体装置としては、ヒートシンクの一面上に絶縁層を介してリードフレームを接着し、リードフレームの上に部品を搭載したものを、ヒートシンクの他面が露出するようにモールド樹脂でハーフモールドしてなるものであればよく、上記各図に示した例に限定されるものではない。 (Other embodiments)
In addition, as a semiconductor device, a lead frame is bonded on one surface of a heat sink via an insulating layer, and a component mounted on the lead frame is half-molded with a mold resin so that the other surface of the heat sink is exposed. However, the present invention is not limited to the examples shown in the above drawings.

たとえば、上記図１では、アイランド３１の上にセラミック基板４０を搭載し、さらにその上に制御素子４１を搭載したが、たとえばセラミック基板４０は省略し、ダイマウント材を介して制御素子４１を直接アイランド３１の上に搭載してもよい。また、ひとつのアイランド３１に１個の部品を搭載することに限らず、１個のアイランド３１に複数の部品が搭載されていてもよい。   For example, in FIG. 1, the ceramic substrate 40 is mounted on the island 31 and the control element 41 is further mounted thereon. However, for example, the ceramic substrate 40 is omitted, and the control element 41 is directly connected via a die mount material. It may be mounted on the island 31. Moreover, not only one component is mounted on one island 31, but a plurality of components may be mounted on one island 31.

また、上記各実施形態の半導体装置は、ハーフモールドのパッケージ構造であることから、成形後のそりが懸念される。そのため、パッケージのそりを考慮し、ヒートシンク厚ｔ１とリードフレーム厚ｔ２の関係は、ｔ１＞４・ｔ２とするのが好ましい。   Moreover, since the semiconductor device of each said embodiment is a package structure of a half mold, we are anxious about the curvature after shaping | molding. Therefore, in consideration of package warpage, the relationship between the heat sink thickness t1 and the lead frame thickness t2 is preferably t1> 4 · t2.

また、上記図１では、モールド樹脂５０の外周端部のうち端子３２の直上に位置する切り欠かれた部分を介して、端子３２の一部がモールド樹脂５０より露出しており、この露出部を形成するために、上記図５に示したような刃幅の異なるブレードＫ１、Ｋ２を用いたダイシングカットを行ったが、ダイシングカットについては、１種類の刃幅のブレードでカットする通常の方法でもよい。   In FIG. 1, a part of the terminal 32 is exposed from the mold resin 50 through a notched portion located immediately above the terminal 32 in the outer peripheral end portion of the mold resin 50, and this exposed portion In order to form a dicing cut, a dicing cut using blades K1 and K2 having different blade widths as shown in FIG. 5 was performed. As for the dicing cut, a normal method of cutting with a blade having a single blade width is used. But you can.

本発明の第１実施形態に係る半導体装置の概略構成を示す図であり、（ａ）は概略断面図、（ｂ）は（ａ）の上視概略平面図である。BRIEF DESCRIPTION OF THE DRAWINGS It is a figure which shows schematic structure of the semiconductor device which concerns on 1st Embodiment of this invention, (a) is a schematic sectional drawing, (b) is a top view schematic plan view of (a). 第１実施形態の半導体装置の製造方法の工程図である。It is process drawing of the manufacturing method of the semiconductor device of 1st Embodiment. 図２に続く製造方法の工程図である。It is process drawing of the manufacturing method following FIG. （ａ）は凹部形成工程におけるヒートシンク素材の概略平面図、（ｂ）は同ヒートシンク素材の概略断面図である。(A) is a schematic plan view of the heat sink material in a recessed part formation process, (b) is a schematic sectional drawing of the heat sink material. ダイシングカット工程を示す工程図である。It is process drawing which shows a dicing cut process. 本発明の第２実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 2nd Embodiment of this invention. 本発明の第３実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 3rd Embodiment of this invention. 図７に示される半導体装置におけるヒートシンクの単体における一面側の概略平面図である。FIG. 8 is a schematic plan view of one surface side of a single heat sink in the semiconductor device shown in FIG. 7. 本発明の第４実施形態に係る半導体装置の概略平面図である。It is a schematic plan view of the semiconductor device which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係るヒートシンク素材の概略断面図である。It is a schematic sectional drawing of the heat sink material which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係る半導体装置の概略断面図である。It is a schematic sectional drawing of the semiconductor device which concerns on 6th Embodiment of this invention.

符号の説明Explanation of symbols

１ ヒートシンク素材
１ａ ヒートシンク素材の一面
１ｂ ヒートシンク素材の他面
３ 金属素材
１０ ヒートシンク
１１ ヒートシンクの一面
１２ ヒートシンクの他面
１３ 凹部
１４ 充填部材
２０ 絶縁層
３０ リードフレーム
４０〜４２ 部品
５０ モールド樹脂 DESCRIPTION OF SYMBOLS 1 Heat sink material 1a One side of heat sink material 1b Other side of heat sink material 3 Metal material 10 Heat sink 11 One side of heat sink 12 Other side of heat sink 13 Recess 14 Filling member 20 Insulating layer 30 Lead frame 40-42 Parts 50 Mold resin

Claims (6)

ヒートシンク（１０）の一面（１１）上に電気的に絶縁性の絶縁層（２０）を介してリードフレーム（３０）を接着し、前記リードフレーム（３０）の上に部品（４０〜４２）を搭載し、前記ヒートシンク（１０）の一面（１１）とは反対の他面（１２）が露出するように、前記ヒートシンク（１０）、前記リードフレーム（３０）、前記部品（４０〜４２）をモールド樹脂（５０）で封止してなる半導体装置の製造方法において、
１個の当該半導体装置を構成する前記ヒートシンク（１０）が複数個連結されてなるヒートシンク素材（１）の一面（１ａ）において前記ヒートシンク（１０）となる領域の端部であって前記リードフレーム（３０）が位置する部位に、当該一面（１ａ）より凹んだ凹部（１３）を形成する工程と、
前記ヒートシンク素材（１）の一面（１ａ）上に、前記絶縁層（２０）を介して、金属素材（３）を接着するとともに、前記金属素材（３）をパターニングすることによって、前記金属素材（３）を、１個の当該半導体装置を構成する前記リードフレーム（３０）が複数個連結されてなるリードフレーム素材（３）とする工程と、
前記リードフレーム素材（３）の上にて個々の前記リードフレーム（３０）の単位毎に前記部品（４０〜４２）を搭載する工程と、
前記ヒートシンク素材（１）の他面（１ｂ）が露出するように、前記ヒートシンク素材（１）、前記リードフレーム素材（３）、および前記リードフレーム素材（３）上の前記部品（４０〜４２）を、前記モールド樹脂（５０）で封止する工程と、
しかる後、前記モールド樹脂（５０）、前記リードフレーム素材（３）、前記絶縁層（２０）および前記ヒートシンク素材（１）を、１個の当該半導体装置の単位にダイシングカットすることにより個片化する工程を備えることを特徴とする半導体装置の製造方法。 A lead frame (30) is bonded onto one surface (11) of the heat sink (10) via an electrically insulating insulating layer (20), and components (40 to 42) are mounted on the lead frame (30). Mount the heat sink (10), the lead frame (30), and the components (40 to 42) so that the other surface (12) opposite to the one surface (11) of the heat sink (10) is exposed. In the manufacturing method of the semiconductor device formed by sealing with resin (50),
One end (1a) of a heat sink material (1) formed by connecting a plurality of the heat sinks (10) constituting one semiconductor device is an end portion of a region serving as the heat sink (10) and the lead frame ( 30) forming a recess (13) that is recessed from the one surface (1a) at a position where the
The metal material (3) is bonded onto the one surface (1a) of the heat sink material (1) via the insulating layer (20), and the metal material (3) is patterned to thereby form the metal material (3). 3) forming a lead frame material (3) in which a plurality of the lead frames (30) constituting one semiconductor device are connected;
Mounting the components (40-42) for each unit of the lead frame (30) on the lead frame material (3);
The heat sink material (1), the lead frame material (3), and the components (40-42) on the lead frame material (3) so that the other surface (1b) of the heat sink material (1) is exposed. Sealing with the mold resin (50),
Thereafter, the mold resin (50), the lead frame material (3), the insulating layer (20), and the heat sink material (1) are diced into a single unit of the semiconductor device. A method for manufacturing a semiconductor device comprising the step of: 前記凹部（１３）は前記ヒートシンク素材（１）の一面に設けられた溝もしくは貫通穴であり、
前記凹部（１３）の形成工程は、前記ヒートシンク素材（１）の一面（１ａ）上に前記金属素材（３）を接着する工程の前に行うことを特徴とする請求項１に記載の半導体装置の製造方法。 The recess (13) is a groove or a through hole provided on one surface of the heat sink material (1),
2. The semiconductor device according to claim 1, wherein the step of forming the recess (13) is performed before the step of bonding the metal material (3) onto one surface (1a) of the heat sink material (1). Manufacturing method. 前記凹部（１３）の形成後であって、前記ヒートシンク素材（１）の一面（１ａ）上に前記金属素材（３）を接着する工程の前に、前記凹部（１３）に電気的に絶縁性の充填部材（１４）を充填することを特徴とする請求項２に記載の半導体装置の製造方法。   After the formation of the recess (13) and before the step of bonding the metal material (3) onto one surface (1a) of the heat sink material (1), the recess (13) is electrically insulating. The method for manufacturing a semiconductor device according to claim 2, wherein the filling member is filled. 前記凹部（１３）は前記ヒートシンク素材（１）の一面（１ａ）に設けられた貫通穴であり、
前記凹部（１３）の形成工程は、前記ヒートシンク素材（１）の一面（１ａ）上に前記金属素材（３）を接着する工程の後に行うことを特徴とする請求項１に記載の半導体装置の製造方法。 The recess (13) is a through hole provided in one surface (1a) of the heat sink material (1),
2. The semiconductor device according to claim 1, wherein the step of forming the concave portion (13) is performed after the step of bonding the metal material (3) onto one surface (1a) of the heat sink material (1). Production method. 前記ダイシングカット工程では、当該ダイシングカットにより１個の当該半導体装置の単位に個片化されたワークの当該ダイシングカットにおける切断方向からみたときの平面形状が四角形となるように、カットを行うとともに、
前記金属素材（３）のパターニングは、前記ワークの四隅部（Ｍ）に前記リードフレーム（３０）が位置しないように行うことを特徴とする請求項１ないし４のいずれか１つに記載の半導体装置の製造方法。 In the dicing cut process, cutting is performed so that the planar shape when viewed from the cutting direction in the dicing cut of the work separated into units of one semiconductor device by the dicing cut is a square,
5. The semiconductor according to claim 1, wherein the patterning of the metal material is performed so that the lead frame is not positioned at four corners of the workpiece. Device manufacturing method. ヒートシンク（１０）の一面（１１）上に電気的に絶縁性の絶縁層（２０）を介してリードフレーム（３０）を接着し、前記リードフレーム（３０）の上に部品（４０〜４２）を搭載し、前記ヒートシンク（１０）の一面（１１）とは反対の他面（１２）が露出するように、前記ヒートシンク（１０）、前記リードフレーム（３０）、前記部品（４０〜４２）をモールド樹脂（５０）で封止してなる半導体装置において、
前記ヒートシンク（１０）の一面（１１）の端部のうち前記絶縁層（２０）を介して前記リードフレーム（３０）が隣り合う部位に、前記ヒートシンク（１０）と前記リードフレーム（３０）との距離を大きくするための凹部（１３）を設けたことを特徴とする半導体装置。 A lead frame (30) is bonded onto one surface (11) of the heat sink (10) via an electrically insulating insulating layer (20), and components (40 to 42) are mounted on the lead frame (30). Mount the heat sink (10), the lead frame (30), and the components (40 to 42) so that the other surface (12) opposite to the one surface (11) of the heat sink (10) is exposed. In a semiconductor device formed by sealing with resin (50),
Of the end portion of one surface (11) of the heat sink (10), the lead frame (30) is adjacent to the heat sink (10) via the insulating layer (20), the heat sink (10) and the lead frame (30). A semiconductor device comprising a recess (13) for increasing the distance.
JP2008007262A 2008-01-16 2008-01-16 Manufacturing method of semiconductor device Expired - Fee Related JP5056429B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008007262A JP5056429B2 (en) 2008-01-16 2008-01-16 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008007262A JP5056429B2 (en) 2008-01-16 2008-01-16 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2009170668A true JP2009170668A (en) 2009-07-30
JP5056429B2 JP5056429B2 (en) 2012-10-24

Family

ID=40971519

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008007262A Expired - Fee Related JP5056429B2 (en) 2008-01-16 2008-01-16 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP5056429B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229369A (en) * 2012-04-24 2013-11-07 Denso Corp Mold package
JP2014165454A (en) * 2013-02-27 2014-09-08 Denso Corp Electronic device and manufacturing method of electronic device

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232592A (en) * 1988-07-21 1990-02-02 Sony Corp Formation of lead pattern
JPH098198A (en) * 1995-06-16 1997-01-10 Hitachi Cable Ltd Lead frame for semiconductor device
JPH09139461A (en) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp Semiconductor power module
JPH11354706A (en) * 1998-06-09 1999-12-24 Hitachi Ltd Lead frame, semiconductor device using the lead frame and its manufacture
JP2002118202A (en) * 2000-10-05 2002-04-19 Sanyo Electric Co Ltd Heat dissipation substrate and semiconductor module
JP2002289756A (en) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2003318334A (en) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd Hybrid integrated circuit device
JP2005064327A (en) * 2003-08-18 2005-03-10 Sumitomo Metal Electronics Devices Inc Highly heat-radiating type plastic package
JP2005322832A (en) * 2004-05-11 2005-11-17 Hitachi Aic Inc Wiring board and chip-type electronic component using the same
JP2006100298A (en) * 2004-09-28 2006-04-13 Sumitomo Metal Electronics Devices Inc Package assembly for housing semiconductor device
JP2008141140A (en) * 2006-12-05 2008-06-19 Denso Corp Semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0232592A (en) * 1988-07-21 1990-02-02 Sony Corp Formation of lead pattern
JPH098198A (en) * 1995-06-16 1997-01-10 Hitachi Cable Ltd Lead frame for semiconductor device
JPH09139461A (en) * 1995-11-15 1997-05-27 Mitsubishi Electric Corp Semiconductor power module
JPH11354706A (en) * 1998-06-09 1999-12-24 Hitachi Ltd Lead frame, semiconductor device using the lead frame and its manufacture
JP2002118202A (en) * 2000-10-05 2002-04-19 Sanyo Electric Co Ltd Heat dissipation substrate and semiconductor module
JP2002289756A (en) * 2001-03-26 2002-10-04 Matsushita Electric Ind Co Ltd Semiconductor device and its manufacturing method
JP2003318334A (en) * 2002-04-24 2003-11-07 Sanyo Electric Co Ltd Hybrid integrated circuit device
JP2005064327A (en) * 2003-08-18 2005-03-10 Sumitomo Metal Electronics Devices Inc Highly heat-radiating type plastic package
JP2005322832A (en) * 2004-05-11 2005-11-17 Hitachi Aic Inc Wiring board and chip-type electronic component using the same
JP2006100298A (en) * 2004-09-28 2006-04-13 Sumitomo Metal Electronics Devices Inc Package assembly for housing semiconductor device
JP2008141140A (en) * 2006-12-05 2008-06-19 Denso Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229369A (en) * 2012-04-24 2013-11-07 Denso Corp Mold package
JP2014165454A (en) * 2013-02-27 2014-09-08 Denso Corp Electronic device and manufacturing method of electronic device

Also Published As

Publication number Publication date
JP5056429B2 (en) 2012-10-24

Similar Documents

Publication Publication Date Title
US10204882B2 (en) Stacked package module having an exposed heat sink surface from the packaging
JP4969113B2 (en) Circuit device manufacturing method
JP3170199B2 (en) Semiconductor device, method of manufacturing the same, and substrate frame
JPH0794553A (en) Semiconductor device and fabrication thereof
JP6797234B2 (en) Semiconductor package structure and its manufacturing method
JP2010232471A (en) Method for producing semiconductor device, and semiconductor device
JP2008300663A (en) Lead frame, semiconductor device using the lead frame and its manufacturing method
JP2010272556A (en) Mold package, and method for manufacturing the same
JP2014090103A (en) Molded package and method for manufacturing the same
JP5056429B2 (en) Manufacturing method of semiconductor device
JP5621712B2 (en) Semiconductor chip
JP5577859B2 (en) Manufacturing method of electronic device
JP5264677B2 (en) Resin-sealed semiconductor device and manufacturing method thereof
JP2013258354A (en) Mold package and manufacturing method of the same
KR100963201B1 (en) Substrate embedded chip and method of manufactruing the same
JP4942452B2 (en) Circuit equipment
JP2012182207A (en) Lead frame for led element and method for manufacturing the same
JP5620437B2 (en) Semiconductor device
CN112310006A (en) Encapsulated package with carrier, laminate and member therebetween
JP5229200B2 (en) Manufacturing method of semiconductor device
JP2008294132A (en) Mold package and manufacturing method therefor
JP2013012567A (en) Semiconductor device
JP3398580B2 (en) Semiconductor device manufacturing method and substrate frame
JP5522225B2 (en) Manufacturing method of electronic device
JP5233973B2 (en) Mold package manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120703

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120716

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150810

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees