JP2009170069A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009170069A JP2009170069A JP2008010457A JP2008010457A JP2009170069A JP 2009170069 A JP2009170069 A JP 2009170069A JP 2008010457 A JP2008010457 A JP 2008010457A JP 2008010457 A JP2008010457 A JP 2008010457A JP 2009170069 A JP2009170069 A JP 2009170069A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- pad
- channel mos
- bit line
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
Abstract
【解決手段】半導体装置101は、第1端子および第2端子を有する記憶素子Sと、記憶素子Sの第1端子に結合された電流線BLと、電流線BLに結合され、記憶素子Sにデータを書き込むための書き込み電流を電流線BLに流す第1のドライバBLDV2と、電圧を供給するための第1のパッドPD1と、電圧を供給するための第2のパッドPD2と、電圧を供給するための第3のパッドPD3とを備え、第1のパッドPD1および第3のパッドPD3は、第1のドライバBLDV2に結合され、第2のパッドPD2は、記憶素子Sの第2端子に結合されている。
【選択図】図2
Description
Takaharu Tsuji et al. " A 1.2V 1Mbit Embedded MRAM Core with Folded Bit-Line Array Architecture ", 2004 Symposium on VLSI Circuits Digest of Technical Papers pp.450-453 M.Hosomi et al. " A Novel Nonvolatile Memory with Spin Torque Transfer Magnetization Switching:Spin-RAM ", 2005 IEDM 19_1
図1は、本発明の第1の実施の形態に係る半導体装置の全体構成を示す概略ブロック図である。
本実施の形態は、STT−MRAMである半導体装置に関する。以下で説明する内容以外は第1の実施の形態に係る半導体装置と同様である。
Claims (6)
- 第1端子および第2端子を有する記憶素子と、
前記記憶素子の第1端子に結合された電流線と、
前記電流線に結合され、前記記憶素子にデータを書き込むための書き込み電流を前記電流線に流す第1のドライバと、
電圧を供給するための第1のパッドと、
電圧を供給するための第2のパッドと、
電圧を供給するための第3のパッドとを備え、
前記第1のパッドおよび前記第3のパッドは、前記第1のドライバに結合され、
前記第2のパッドは、前記記憶素子の第2端子に結合された半導体装置。 - 前記半導体装置は、さらに、
前記第2のパッドと、前記第3のパッドとが共通に接続された外部端子を備える請求項1記載の半導体装置。 - 前記半導体装置は、さらに、
前記電流線と、前記第1のパッドと、前記第2のパッドとに結合され、前記書き込み電流を前記第1のドライバとともに前記電流線を通して双方向に流す第2のドライバを備える請求項1記載の半導体装置。 - 前記第1のドライバは、
前記電流線に結合された第1導通電極と、前記第1のパッドに結合された第2導通電極とを有する第1のトランジスタと、
前記電流線に結合された第1導通電極と、前記第3のパッドに結合された第2導通電極とを有する第2のトランジスタとを含み、
前記第2のドライバは、
前記電流線に結合された第1導通電極と、前記第1のパッドに結合された第2導通電極とを有する第3のトランジスタと、
前記電流線に結合された第1導通電極と、前記第2のパッドに結合された第2導通電極とを有する第4のトランジスタとを含む請求項3記載の半導体装置。 - 前記半導体装置は、さらに、
前記第1のパッドに結合され、前記第2のパッドと前記記憶素子の第2端子との間に接続され、かつ前記書き込み電流を前記第1のドライバとともに前記記憶素子および前記電流線を通して双方向に流す第2のドライバを備える請求項1記載の半導体装置。 - 前記半導体装置は、さらに、
前記第1のドライバは、
前記電流線に結合された第1導通電極と、前記第1のパッドに結合された第2導通電極とを有する第1のトランジスタと、
前記電流線に結合された第1導通電極と、前記第3のパッドに結合された第2導通電極とを有する第2のトランジスタとを含み、
前記第2のドライバは、
前記記憶素子の第2端子に結合された第1導通電極と、前記第1のパッドに結合された第2導通電極とを有する第3のトランジスタと、
前記記憶素子の第2端子に結合された第1導通電極と、前記第2のパッドに結合された第2導通電極とを有する第4のトランジスタとを含む請求項5記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010457A JP5140855B2 (ja) | 2008-01-21 | 2008-01-21 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010457A JP5140855B2 (ja) | 2008-01-21 | 2008-01-21 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009170069A true JP2009170069A (ja) | 2009-07-30 |
JP2009170069A5 JP2009170069A5 (ja) | 2011-01-13 |
JP5140855B2 JP5140855B2 (ja) | 2013-02-13 |
Family
ID=40971066
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008010457A Expired - Fee Related JP5140855B2 (ja) | 2008-01-21 | 2008-01-21 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5140855B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013235646A (ja) * | 2012-05-08 | 2013-11-21 | Samsung Electronics Co Ltd | 抵抗性メモリのテスト方法、システム及びアーキテクチャー |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055001A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | 記憶装置 |
JP2004079033A (ja) * | 2002-08-12 | 2004-03-11 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
-
2008
- 2008-01-21 JP JP2008010457A patent/JP5140855B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055001A (ja) * | 2002-07-18 | 2004-02-19 | Renesas Technology Corp | 記憶装置 |
JP2004079033A (ja) * | 2002-08-12 | 2004-03-11 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013235646A (ja) * | 2012-05-08 | 2013-11-21 | Samsung Electronics Co Ltd | 抵抗性メモリのテスト方法、システム及びアーキテクチャー |
Also Published As
Publication number | Publication date |
---|---|
JP5140855B2 (ja) | 2013-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9805816B2 (en) | Implementation of a one time programmable memory using a MRAM stack design | |
JP4780878B2 (ja) | 薄膜磁性体記憶装置 | |
US9508413B2 (en) | Semiconductor storage device | |
TWI445000B (zh) | Semiconductor device | |
US6839269B2 (en) | Magnetic random access memory | |
JP4242117B2 (ja) | 記憶装置 | |
US7009873B2 (en) | Magnetic random access memory | |
US20070109840A1 (en) | Memory write circuit | |
JP2011501342A (ja) | ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作 | |
US6862210B2 (en) | Magnetic random access memory for storing information utilizing magneto-resistive effects | |
US10192603B2 (en) | Method for controlling a semiconductor memory device | |
JP6381461B2 (ja) | 不揮発性半導体メモリ | |
JP2012089187A (ja) | メモリセル、半導体メモリ、システムおよびデータ書き込み方法 | |
US20040012995A1 (en) | Thim film magnetic memory device permitting high precision data read | |
US7471549B2 (en) | Semiconductor memory device | |
JP2012203939A (ja) | 半導体記憶装置 | |
JP5140855B2 (ja) | 半導体装置 | |
KR102523714B1 (ko) | 메모리 장치 | |
JP2004096002A (ja) | 薄膜磁性体記憶装置 | |
Takemura et al. | 32-mb 2t1r spram with localized bi-directional write driver and ‘1’/‘0’dual-array equalized reference cell | |
JP2004047027A (ja) | 磁気ランダムアクセスメモリシステム、及び磁気ランダムアクセスメモリの製造方法 | |
JP5147972B2 (ja) | 薄膜磁性体記憶装置 | |
JP5140859B2 (ja) | 半導体装置 | |
JP4749453B2 (ja) | 記憶装置 | |
JP3971323B2 (ja) | 磁気ランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101117 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120807 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121023 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121031 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151130 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |