JP2009141372A - 酸化タンタル薄膜の形成方法 - Google Patents

酸化タンタル薄膜の形成方法 Download PDF

Info

Publication number
JP2009141372A
JP2009141372A JP2008325408A JP2008325408A JP2009141372A JP 2009141372 A JP2009141372 A JP 2009141372A JP 2008325408 A JP2008325408 A JP 2008325408A JP 2008325408 A JP2008325408 A JP 2008325408A JP 2009141372 A JP2009141372 A JP 2009141372A
Authority
JP
Japan
Prior art keywords
thin film
tantalum oxide
film
substrate
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008325408A
Other languages
English (en)
Inventor
Naoko Matsuyama
直子 松山
Katsuhiko Yamamoto
克彦 山本
Masayuki Kyoda
昌幸 経田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008325408A priority Critical patent/JP2009141372A/ja
Publication of JP2009141372A publication Critical patent/JP2009141372A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】基板に凹凸部、例えば深い溝部や段差部が存在する場合であっても、前記凹凸部に酸化タンタル薄膜を均一な厚さで被覆することができる酸化タンタル薄膜の形成方法を提供する。
【解決手段】基板が設置された反応室内に、少なくともペンタエトキシタンタル(Ta(OC2H5)5)を含む原料ガスを導入する原料ガス導入工程と、非酸素雰囲気下で、ペンタエトキシタンタル(Ta(OC2H5)5)を熱分解しCVD法により基板上に酸化タンタル(Ta2O5)薄膜を形成する薄膜形成工程と、酸素含有雰囲気下で、酸化タンタル(Ta2O5)薄膜が形成された基板に後処理を行う後処理工程と、を有する。
【選択図】図1

Description

この発明は、DRAMキャパシタ等の容量絶縁膜などとして有用な酸化タンタル薄膜の形成方法に関するものである。
一般的に基板上への酸化タンタル薄膜(Ta2O5 膜)の成膜は、CVD法を用いて行われている。図6は、従来の酸化タンタル薄膜の製造装置の一例を説明するための図である。酸化タンタルの原料としては、液体であるペンタエトキシタンタル(Ta(OC2H5)5 )が用いられ、これは恒温室42内のタンク41に収容されている。タンク41は恒温室42によって例えば35℃に温度制御されている。N2 供給配管48からタンク41に供給されたN2 ガスは、タンク41内を加圧し、液体原料であるペンタエトキシタンタルを原料供給配管49に押し出す。前記液体原料であるペンタエトキシタンタルは原料供給配管49より気化器43に供給され、また気化器43にはN2 供給配管48からN2 キャリアガスが供給される。気化器43によって気化された原料ガスは、前記N2 キャリアガスと共に、供給配管44を介して反応室45に導入される。またそれと同時に酸素タンク(図示せず)から酸素も導入され、ペンタエトキシタンタルは反応室45内で熱分解され、基板上に酸化タンタル薄膜が成膜される。成膜後は、ポンプ46により排気配管47を通じて反応室45内の雰囲気が排気される。
このようなCVD法により成膜された酸化タンタル薄膜は、酸素の空孔ができやすいという性質が見られる。このため、その空孔に不純物が捕獲されたり、電荷がトラップされたりし、これがリーク電流を発生する一要因となっている。したがって、従来技術においては上記のように酸素を成膜時に導入し、酸素の空孔を減少させるための努力が払われていた。さらに成膜後も、酸素の空孔のより一層の減少を図るため、酸素アニールや酸素プラズマ処理を行っていた。
しかしながら、従来技術における酸化タンタル薄膜の形成方法では、基板に凹凸部、例えば深い溝部や段差部が存在する場合に、前記凹凸部に酸化タンタル薄膜を均一な厚さで被覆することが困難であるという問題点がある。なお、以下本明細書においては凹凸部に対する酸化タンタル薄膜の形成状態を段差被覆性と呼ぶことにする。
段差被覆性が不良であると容量絶縁膜に印加される電解強度が不均一となり、電解強度の高いところでは極端な場合、絶縁破壊やリーク電流の増大をもたらし、DRAMの信頼性を著しく損なうことになる。
さて、CVD法を用いた酸化タンタル薄膜の成膜では、成膜温度が高温になると反応律速から原料供給律速に成膜機構が変化する。反応律速状態では主に反応は温度によって支配されるが、原料供給律速状態では、原料の供給量が成膜反応を支配するので、成膜反応が速すぎて凹凸部内部への成膜が不十分となり、段差被覆性が低下する。従って、段差被覆性を良好にするために、成膜温度は反応律速が満たされるよう十分に低くする必要があるが、成膜温度を低くすると、今度は酸化タンタル薄膜中の炭素濃度が増加し、これによってリーク電流が増大する危険性がある。
このように、従来技術では酸化タンタル薄膜の成膜温度を高くしても低くしても得られる薄膜の特性は一長一短であり、現在、段差被覆性が良好な酸化タンタル薄膜の形成方法が当業界では求められている。
この発明は、上述した課題を解決するためになされたものであり、段差被覆性の良好な酸化タンタル薄膜の形成方法を提供することを目的とする。
この発明は、基板が設置された反応室内に、少なくともペンタエトキシタンタル(Ta(OC2H5)5 )を含む原料ガスを導入する原料ガス導入工程と、非酸素雰囲気下で、ペンタエトキシタンタル(Ta(OC2H5)5 )を熱分解しCVD法により基板上に酸化タンタル(Ta2O5 )薄膜を形成する薄膜形成工程と、酸素含有雰囲気下で、前記酸化タンタル(Ta2O5 )薄膜が形成された基板に後処理を行う後処理工程と、を有する酸化タンタル薄膜の形成方法を提供するものである。
さらにこの発明は、反応室に配置された基板を窒化処理して窒化膜を形成する窒化膜形成工程と、反応室に少なくともペンタエトキシタンタル(Ta(OC2H5)5 )を含む原料ガスを導入し、非酸素零囲気下でペンタエトキシタンタル(Ta(OC2H5)5 )を熱分解してCVD法により窒化膜上に酸化タンタル(Ta2O5 )薄膜を形成する薄膜形成工程と、酸素含有雰囲気下で酸化タンタル(Ta2O5 )薄膜が形成された基板に後処理を行う後処理工程と、を有する酸化タンタル薄膜の形成方法を提供するものである。
この発明の酸化タンタル薄膜の形成方法は、基板に凹凸部、例えば深い溝部や段差部が存在する場合であっても、凹凸部に酸化タンタル薄膜を均一な厚さで被覆することができる。
この発明によれば、酸化タンタル薄膜のCVD法による成膜を非酸素雰囲気下で行っているため、成膜速度が抑制され、段差被覆性が向上する。非酸素雰囲気下による酸素の空孔の問題は、酸化タンタル薄膜が形成された後の基板に酸素を用いた後処理を行うことにより解決することができる。
この発明における酸化タンタル薄膜の形成条件は、成膜を非酸素雰囲気下で行えば、従来のそれと同様の条件を採用することができる。また酸化タンタル薄膜が形成された後の酸素を用いて行う後処理は、例えばO2 またはO3 雰囲気下、450〜800℃の温度で行うことができる。この酸素を用いて行う後処理としては、O2 アニール処理、UV−O3 アニール処理、O2 プラズマ処理等が挙げられ、これらの処理は、必要時間以上行うことが望ましい。
この発明によれば、基板上に酸化タンタル薄膜を形成する工程における成膜温度を、500℃以下の少なくとも原料ガスが熱分解可能な温度に設定することにより成膜機構が反応律速となり、成膜の反応を温度により支配することができ、基板に設けられた凹凸部の内部への成膜が良好となる。さらに酸化タンタル薄膜中の炭素濃度の増加の問題も生じることがない。
なお、従来、例えばポリシリコンを素材とする基板表面が酸化されてそこにSiO2 が形成され、誘電率の小さいSiO2 層と酸化タンタル薄膜によるキャパシタが直列接続になり、形成されたキャパシタの実効的誘電率が低下するという問題点が生じることがあるが、本発明においては、基板を窒化処理して窒化膜を形成した後、窒化膜上に酸化タンタル薄膜を形成することによりこの問題を解決している。なお、窒化膜の厚さは、酸化タンタル薄膜の成膜条件を考慮して適宜決定すればよいが、通常20Å程度で十分である。
ここで、本発明と類似の技術を開示している特開平6−61450号公報は、非酸素雰囲気下、酸化タンタル薄膜をCVD法により基板上に成膜する技術を提案しているが、この従来技術は、酸化タンタル薄膜の成膜後の酸素含有雰囲気下でのアニール等の後処理を何ら開示していない。また成膜温度も550℃以上という高温であり、成膜を反応律速が満たされる温度(500℃以下)で行うことについては何ら考慮されていない。また、酸化タンタル薄膜の成膜前の基板の窒化処理についても何ら開示されていない。
この発明の方法は、先に図6で説明した従来の装置をそのまま利用して実施することができるが、酸化タンタル薄膜は、非酸素雰囲気下で成膜される。
以下、実施の形態によりこの発明をさらに説明する。本実施の形態では、酸化タンタル薄膜の段差被覆性を評価した。図1は、段差被覆性を評価するために用いたサンプルを説明するための断面図である。シリコンウエハ11上に、厚さ200mのTh−SiO2 層17を介してボロンホスホシリケートガラス12が設けられ、そこに凹部が形成されている。該凹部の直径は0.4μmであり、深さは2000nmである。またボロンホスホシリケートガラス12の上部には、ポリシリコン層13が30nmの厚さで形成されている。ポリシリコン層13の上部には、窒化膜14が20Åの厚さで設けられている。窒化膜14の上部には、酸化タンタル薄膜15が100nmの厚さで設けられ、基板の高さ方向の厚さを“a部”および凹部の内側方向に対応する厚さを“b部”としてそれぞれ図1では記載している。酸化タンタル薄膜15の上部にはさらにポリシリコン層16が30nmの厚さで設けられている。
本実施形態における段差被覆性の評価は、酸化タンタル薄膜15のa部に対するb部の厚さの割合を調査することにより行った。すなわち、該割合が100%に近いほど、段差被覆性は良好と言える。また、下記で述べるアスペクト比とは、凹部の直径に対する凹部の深さの比として表した。
図2は、CVD法において酸化タンタル薄膜を成膜する際のアスペクト比と段差被覆性との関係を説明するための図である。図2において、曲線21は非酸素雰囲気下で成膜を行った場合の結果を示し、曲線22は酸素含有雰囲気下で成膜を行った場合の結果を示している。
このときの成膜条件は、酸素含有雰囲気下で成膜を行うか、非酸素雰囲気下で成膜を行うか、以外はすべて条件を同じに設定した。すなわち、成膜温度は480℃、成膜圧力は25Pa、ペンタエトキシタンタル流量0.1sccm、キャリアN2 流量500sccm、酸素を用いる場合の酸素流量500sccmとした。
図2から、非酸素雰囲気下で成膜を行った場合、アスペクト比が大きくなっても段差被覆性が100%であるのに対し、酸素含有雰囲気下で成膜を行った場合はアスペクト比が4では段差被覆性が94%であり、非酸素雰囲気下で酸化タンタル薄膜を成膜した場合のほうが段差被覆性が向上している。
図3は、CVD法において酸化タンタル薄膜を成膜する際の成膜温度と成膜速度との関係を示す図である。図3において、曲線31は非酸素雰囲気下で成膜を行った場合の結果を示し、曲線32は酸素含有雰囲気下で成膜を行った場合の結果を示している。このときの成膜条件は、酸素含有雰囲気下で成膜を行うか、非酸素雰囲気下で成膜を行うか、以外はすべて条件を同じに設定した。すなわち、成膜温度は480℃、成膜圧力は25Pa、ペンタエトキシタンタル流量0.1sccm、キャリアN2 流量500sccm、酸素を用いる場合の酸素流量500sccmとした。
図3から、非酸素雰囲気下で成膜を行ったときの成膜速度のほうが、酸素含有雰囲気のときのそれよりも、成膜速度が抑制されており、このことは、段差被覆性が一層良好になることを示している。
図4は、図3において、非酸素雰囲気下で成膜を行った場合の結果を示す曲線31を拡大したものである。これにより、500℃を超えると曲線の勾配が緩やかになることがわかる。これは、成膜温度が500℃より高温になると、反応律速から、原料供給律速に成膜機構が変化することを示している。
図5は、非酸素雰囲気下で成膜を行った場合の470℃〜510℃における膜厚分布を示す図であり、(a)は測定位置に対する膜厚を示す図、(b)は測定位置をガスの流れ方向に対して示す図である。470℃,500℃に比べ、510℃では、ガスの流れ方向の膜厚分布が大きく変化していることが分かる。これは470℃、500℃では、反応律速が満たされるが、510℃では反応が原料供給律速に支配されていることを示している。
図4、図5から、成膜温度を500℃以下とすることにより、反応律速が満たされることが分かる。このことは、成膜温度を500℃以下とすることにより、段差被覆性が一層良好になることを示している。尚、成膜温度が低すぎると成膜速度が遅くなり、スループットの低下を招くため、実用的とは言えなくなる。それらを考慮した場合、成膜温度は420℃以上が望ましい。また、リーク電流の評価も行ったが、従来と同等の結果を得ており、酸化タンタル膜中の炭素濃度の増加の問題もクリアしている。
段差被覆性を評価するために用いたサンプルを説明するための断面図である。 CVD法において酸化タンタル薄膜を成膜する際のアスペクト比と段差被覆性との関係を説明するための図である。 CVD法において酸化タンタル薄膜を成膜する際の成膜温度と成膜速度との関係を示す図である。 図3において非酸素雰囲気下で成膜を行った場合の結果を示す曲線を拡大して示す図である。 非酸素雰囲気下で成膜を行った場合の470℃〜510℃における膜厚分布を示す図である。 従来の酸化タンタル薄膜の製造装置の一例を説明するための図である。
符号の説明
11 シリコンウエハ
12 ボロンホスホシリケートガラス
13,16 ポリシリコン層
14 窒化膜
15 酸化タンタル薄膜
41 タンク
42 恒温室
43 気化器
44 供給配管
45 反応室
46 ポンプ
47 排気配管

Claims (2)

  1. 基板が設置された反応室内に、少なくともペンタエトキシタンタル(Ta(OC2H5)5 )を含む原料ガスを導入する原料ガス導入工程と、
    非酸素雰囲気下で、前記ペンタエトキシタンタル(Ta(OC2H5)5 )を熱分解しCVD法により前記基板上に酸化タンタル(Ta2O5 )薄膜を形成する薄膜形成工程と、
    酸素含有雰囲気下で、前記酸化タンタル(Ta2O5 )薄膜が形成された基板に後処理を行う後処理工程と、を有する酸化タンタル薄膜の形成方法。
  2. 反応室に配置された基板を窒化処理して窒化膜を形成する窒化膜形成工程と、
    反応室に少なくともペンタエトキシタンタル(Ta(OC2H5)5 )を含む原料ガスを導入し、非酸素零囲気下で前記ペンタエトキシタンタル(Ta(OC2H5)5 )を熱分解してCVD法により前記窒化膜上に酸化タンタル(Ta2O5 )薄膜を形成する薄膜形成工程と、
    酸素含有雰囲気下で前記酸化タンタル(Ta2O5 )薄膜が形成された基板に後処理を行う後処理工程と、
    を有する酸化タンタル薄膜の形成方法。
JP2008325408A 2008-12-22 2008-12-22 酸化タンタル薄膜の形成方法 Pending JP2009141372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008325408A JP2009141372A (ja) 2008-12-22 2008-12-22 酸化タンタル薄膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008325408A JP2009141372A (ja) 2008-12-22 2008-12-22 酸化タンタル薄膜の形成方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP15249599A Division JP4306876B2 (ja) 1999-05-31 1999-05-31 酸化タンタル薄膜の形成方法

Publications (1)

Publication Number Publication Date
JP2009141372A true JP2009141372A (ja) 2009-06-25

Family

ID=40871603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008325408A Pending JP2009141372A (ja) 2008-12-22 2008-12-22 酸化タンタル薄膜の形成方法

Country Status (1)

Country Link
JP (1) JP2009141372A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221201A (ja) * 1994-01-27 1995-08-18 Nec Corp 半導体装置の製造方法および半導体装置の製造装置
JPH08277197A (ja) * 1995-04-06 1996-10-22 Sony Corp 化学的気相成長法用原料とこれを用いて製造したビスマス層状化合物とその製法
JPH11145423A (ja) * 1997-11-13 1999-05-28 Nec Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221201A (ja) * 1994-01-27 1995-08-18 Nec Corp 半導体装置の製造方法および半導体装置の製造装置
JPH08277197A (ja) * 1995-04-06 1996-10-22 Sony Corp 化学的気相成長法用原料とこれを用いて製造したビスマス層状化合物とその製法
JPH11145423A (ja) * 1997-11-13 1999-05-28 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US10513774B2 (en) Substrate processing apparatus and guide portion
JP6176811B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9587308B2 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US7462376B2 (en) CVD method for forming silicon nitride film
US7288463B1 (en) Pulsed deposition layer gap fill with expansion material
US9005459B2 (en) Film deposition method and film deposition apparatus
JP5864503B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6230809B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US20150000695A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9741555B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2007088113A (ja) 半導体装置の製造方法
JP6529348B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2017112145A (ja) 半導体装置の製造方法、基板処理装置、ガス供給システムおよびプログラム
US10604842B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10907253B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and recording medium
JP2019125714A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7214812B2 (ja) 半導体装置の製造方法、基板処理方法、プログラムおよび基板処理装置
TW201528370A (zh) 用於增加硬度及模數的低k膜之以二氧化碳及一氧化碳介入的固化
TW202202647A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP4306876B2 (ja) 酸化タンタル薄膜の形成方法
JP6192966B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP2009141372A (ja) 酸化タンタル薄膜の形成方法
JP7065178B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US6777347B1 (en) Method to produce porous oxide including forming a precoating oxide and a thermal oxide

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120126