JP2009135288A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009135288A JP2009135288A JP2007310562A JP2007310562A JP2009135288A JP 2009135288 A JP2009135288 A JP 2009135288A JP 2007310562 A JP2007310562 A JP 2007310562A JP 2007310562 A JP2007310562 A JP 2007310562A JP 2009135288 A JP2009135288 A JP 2009135288A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- substrate
- semiconductor device
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
【課題】空洞部内に隙間無くBOX層を形成することができ、半導体基板上からのSOI層の剥がれを防止できるようにした半導体装置の製造方法を提供する。
【解決手段】Si基板1上にSiGe層とSi層5とを順次形成する工程と、Si層5及びSiGe層を部分的にエッチングして、Si層5及びSiGe層を貫く支持体穴h1を形成する工程と、Si層5を支持するための支持体を少なくとも支持体穴h1に形成する工程と、少なくともSi層5を部分的にエッチングして、SiGe層を露出させる溝h2を形成する工程と、溝h2を介してSiGe層をエッチングすることにより、Si層5とSi基板1との間に空洞部を形成する工程と、Si基板1上にSOG膜21を塗布して空洞部を埋め込む工程と、SOG膜21に熱処理を施して当該SOG膜21を硬化させる工程と、を含む。
【選択図】図5
【解決手段】Si基板1上にSiGe層とSi層5とを順次形成する工程と、Si層5及びSiGe層を部分的にエッチングして、Si層5及びSiGe層を貫く支持体穴h1を形成する工程と、Si層5を支持するための支持体を少なくとも支持体穴h1に形成する工程と、少なくともSi層5を部分的にエッチングして、SiGe層を露出させる溝h2を形成する工程と、溝h2を介してSiGe層をエッチングすることにより、Si層5とSi基板1との間に空洞部を形成する工程と、Si基板1上にSOG膜21を塗布して空洞部を埋め込む工程と、SOG膜21に熱処理を施して当該SOG膜21を硬化させる工程と、を含む。
【選択図】図5
Description
本発明は、半導体装置の製造方法に関し、特に、半導体基板上にいわゆるSOI(Silicon On Insulator)構造を部分的に形成する技術に関する。
SOI基板上に形成された電界効果型トランジスタは、素子分離の容易性、ラッチアップフリー、ソース/ドレイン接合容量が小さいなどの点から、その有用性が注目されている。特に、完全空乏型SOIトランジスタは、低消費電力かつ高速動作が可能で、低電圧駆動が容易なため、SOIトランジスタを完全空乏モードで動作させるための研究が盛んに行われている。SOI基板としては、例えば、SIMOX(Separation by Implanted Oxygen)基板や貼り合わせ基板などが用いられているが、いずれもその製造法が特殊であり、通常のCMOSプロセスでは作ることができない。
このため、普通のバルクシリコンウェハから、通常のCMOSプロセスでSOI構造を作る方法であるSBSI(Separation by Bonding Silicon Island)法が知られている(例えば、非特許文献1参照。)。以下、SBSI法について図を参照しながら説明する。
図8〜図10は、従来例に係る半導体装置の製造方法を示す図であり、図8(A)〜図10(A)は平面図、図8(B)〜図10(B)は図8(A)〜図10(A)をX8−X´8〜X10−X´10線でそれぞれ切断したときの断面図である。
図8〜図10は、従来例に係る半導体装置の製造方法を示す図であり、図8(A)〜図10(A)は平面図、図8(B)〜図10(B)は図8(A)〜図10(A)をX8−X´8〜X10−X´10線でそれぞれ切断したときの断面図である。
図8(A)及び(B)に示すように、まず始めに、シリコン(Si)基板101上にシリコンゲルマニウム(SiGe)層111とSi層113とを順次成膜し、そこに支持体用の溝h´1を形成する。Si層113とSiGe層111はエピタキシャル成長法で形成し、支持体用の溝h´1はドライエッチングで形成する。次に、Si基板101上の全面に支持体膜を成膜した後、支持体膜をドライエッチングして、図9(A)及び(B)に示すような支持体122を形成し、さらに、支持体122下から露出しているSi層113/SiGe層111もドライエッチングする。この状態で、SiGe層111を図9(A)の矢印の方向からフッ硝酸溶液でエッチングすると、支持体122にSi層113がぶらさがった形でSi層113の下に空洞部125が形成される。
次に、図10(A)及び(B)に示すように、Si基板101を熱酸化して空洞部125内にSiO2膜131を形成する(BOX酸化工程)。このようにして、SiO2膜131とSi層113とからなるSOI構造をバルクシリコンウェハ上に形成する。SOI構造を形成した後は、CVD(Chemical Vapor Deposition)によってSi基板101上の全面にSiO2膜(図示せず)を成膜する。そして、SiO2膜と支持体122とをCMPで平坦化し、さらにHF系溶液でウエットエッチング(即ち、HFエッチ)することで、Si層113の表面を露出させる。
T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
T.Sakai et al."Separation by BondingSi Islands(SBSI) for LSI Application",Second International SiGe Technology and Device Meeting,Meeting Abstract,pp.230−231,May(2004)
上記のSBSI法における重要な要素として、BOX酸化工程がある。現状では、1000℃−1hの酸化処理によって上下から成長したSiO2膜131a及び131bをその成長方向の中心付近で密着させBOX層を形成する方法を試みている。
しかしながら、図11に示すように、酸化後の断面をSEM(Scanning Electron Microscopy;走査型電子顕微鏡)で観察すると、上下から成長したSiO2膜が密着していない場合があった。その原因となっているのがSi層の反りである。成長したSiO2膜の膜厚自体は、上下でくっつくのに十分であるがSi層が上に凸状態に反っているため、反りが大きい中心辺りでは上下から成長したSiO2膜の間に隙間が残ってしまうことがある。このような状況で、後のプロセスであるBHF(Buffered HF:バッファード フッ酸)エッチによるアクティブの表面出し、及びフッ酸系の洗浄を行った場合、隙間にBHFが染み込んでSiO2膜が意図せずエッチングされてしまい、Si基板上からSi層が剥がれてしまうおそれがある。
しかしながら、図11に示すように、酸化後の断面をSEM(Scanning Electron Microscopy;走査型電子顕微鏡)で観察すると、上下から成長したSiO2膜が密着していない場合があった。その原因となっているのがSi層の反りである。成長したSiO2膜の膜厚自体は、上下でくっつくのに十分であるがSi層が上に凸状態に反っているため、反りが大きい中心辺りでは上下から成長したSiO2膜の間に隙間が残ってしまうことがある。このような状況で、後のプロセスであるBHF(Buffered HF:バッファード フッ酸)エッチによるアクティブの表面出し、及びフッ酸系の洗浄を行った場合、隙間にBHFが染み込んでSiO2膜が意図せずエッチングされてしまい、Si基板上からSi層が剥がれてしまうおそれがある。
また、支持体の膜質や酸化条件の最適化によってSi層の反りを解消することができても、図12(a)に示すように上下から成長させたSiO2膜表面の荒れによって完全な密着が得られない場合がある。この荒れ(即ち、微細な凹凸)は、SiGe層を選択的にエッチングする際に、Si層及びSi基板の各表面も多少エッチングされて、ダメージを受けてしまうことに起因する。Si層及びSi基板の各表面に微細な凹凸が形成されると、BOX酸化工程で上下から成長してくるSiO2膜の各表面にも上記凹凸が反映されてしまう。その結果、図12(b)に示すように、SiO2膜同士を完全に密着させることができず、SOI層に反りがない場合であっても、上記問題点が生じてしまう可能性があった。
そこで、本発明は、このような事情に鑑みてなされたものであって、空洞部内に隙間無くBOX層を形成することができ、半導体基板上からのSOI層の剥がれを防止できるようにした半導体装置の製造方法の提供を目的とする。
そこで、本発明は、このような事情に鑑みてなされたものであって、空洞部内に隙間無くBOX層を形成することができ、半導体基板上からのSOI層の剥がれを防止できるようにした半導体装置の製造方法の提供を目的とする。
上記問題点を解決するために、発明1の半導体装置の製造方法は、半導体基板上に第1半導体層を形成する工程と、前記第1半導体層上に第2半導体層を形成する工程と、前記第2半導体層及び前記第1半導体層をエッチングして、前記第2半導体層及び前記第1半導体層を貫く第1溝を形成する工程と、前記第1溝に支持体を形成する工程と、前記第2半導体層をエッチングして、前記第1半導体層を露出させる第2溝を形成する工程と、前記第2溝を介して前記第1半導体層をエッチングすることにより、前記第2半導体層と前記半導体基板との間に空洞部を形成する工程と、前記半導体基板に液体絶縁膜を塗布して前記空洞部を埋め込む工程と、前記液体絶縁膜に熱処理を施して当該液体絶縁膜を硬化させる工程と、を含むことを特徴とするものである。
ここで、本発明の「半導体基板」は例えばバルクのシリコン(Si)基板であり、「第1半導体層」は例えば単結晶のシリコンゲルマニウム(SiGe)層であり、「第2半導体層」は例えば単結晶のSi層である。SiGe層及びSi層は、例えばエピタキシャル成長法によって形成することができる。また、本発明の「支持体」は例えばシリコン酸化(SiO2)膜又はシリコン窒化(Si3N4)膜などの絶縁膜からなる。
発明2の半導体装置の製造方法は、発明1の半導体装置の製造方法において、前記空洞部を埋め込む工程では、前記空洞部及び前記第2溝を埋め込むことを特徴とするものである。ここで、本発明の「第1溝」及び「第2溝」は例えば素子分離領域と平面視で重なる領域に形成される。第1溝に埋め込まれた「支持体」が例えばシリコン酸化(SiO2)膜又はシリコン窒化(Si3N4)膜などの絶縁膜からなる場合、第1溝及び第2溝により平面視で囲まれた領域が素子領域(即ち、SOI構造が形成される領域)となる。
発明3の半導体装置の製造方法は、発明1又は発明2の半導体装置の製造方法において、前記液体絶縁膜としてSOG(Spin On Glass)を用いることを特徴とするものである。ここで、「SOG」とは、SiO2をアルコールなどの溶剤に溶かした液体絶縁膜のことである。SOGの塗布には例えばスピンコータを用いる。塗布後のSOGは、熱処理を施すことにより緻密なSiO2膜となる。
発明4の半導体装置の製造方法は、発明1又は発明2の半導体装置の製造方法において、前記液体絶縁膜としてポリシラザンを用いることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。ここで、「ポリシラザン」とは、−(SiH2NH)−の構造からなるポリマーを含んだ液体絶縁膜のことである。ポリシラザンの塗布には例えばスピンコータを用いる。下記(1)式に示すように、塗布後のポリシラザンは、例えば水蒸気雰囲気下450℃の熱処理を施すことにより水分と反応して、緻密なSiO2膜となる。
−(SiH2NH)− + 2H2O ⇒ SiO2 + NH3 + 2H2 …(1)
発明1〜4の半導体装置の製造方法によれば、空洞部内に液体絶縁膜を隙間無く導入することが容易であり、空洞部内に絶縁膜(即ち、BOX層)を埋め込み性良く形成することができる。熱酸化のように、空洞部内で上下からSiO2膜を成長させるプロセスではないので、SiO2膜同士を密着させるという概念はなく、密着不良という問題は生じない。従って、第2半導体層(即ち、SOI層)が反ったり、SOI層及び半導体基板の各表面に微細な凹凸が形成されたりしている場合でも、空洞部内に隙間無くBOX層を形成することができ、BOX層内部へのエッチング液の侵入を防ぐことができる。これにより、半導体基板上からSOI層が剥がれてしまうことを防ぐことができる。
また、熱酸化によりBOX層を形成する場合と比べて、SOI層の膜減りが無く、第1半導体層の膜厚がそのままBOX層の厚さとなる。従って、第1半導体層を成膜した時点で最終的な素子膜厚(即ち、BOX層とSOI層とからなるSOI構造の厚さ)をほぼ決定することができ、BOX層の膜厚制御性を高めることができる。
さらに、発明2の半導体装置の製造方法によれば、空洞部の埋め込みと、素子分離のトレンチ(第2溝に相当)の埋め込みとを同時に行うことができるので、工程数の削減に寄与することができる。
さらに、発明2の半導体装置の製造方法によれば、空洞部の埋め込みと、素子分離のトレンチ(第2溝に相当)の埋め込みとを同時に行うことができるので、工程数の削減に寄与することができる。
以下、本発明の実施の形態を添付図面を参照して説明する。
図1〜図7は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図1(A)〜図7(A)は平面図、図1(B)〜図7(B)は図1(A)〜図7(A)をX1−X´1〜X7−X´7線でそれぞれ切断したときの断面図である。
まず始めに、図1(A)及び(B)に示すように、バルクのSi基板1上に、図示しない単結晶のシリコンバッファ(Si−buffer)層を形成し、その上に単結晶のシリコンゲルマニウム(SiGe)層3を形成し、その上に単結晶のシリコン(Si)層5を形成する。これらSi−buffer層、SiGe層3、Si層5は、例えばエピタキシャル成長法で連続して形成する。
図1〜図7は、本発明の実施の形態に係る半導体装置の製造方法を示す図であり、図1(A)〜図7(A)は平面図、図1(B)〜図7(B)は図1(A)〜図7(A)をX1−X´1〜X7−X´7線でそれぞれ切断したときの断面図である。
まず始めに、図1(A)及び(B)に示すように、バルクのSi基板1上に、図示しない単結晶のシリコンバッファ(Si−buffer)層を形成し、その上に単結晶のシリコンゲルマニウム(SiGe)層3を形成し、その上に単結晶のシリコン(Si)層5を形成する。これらSi−buffer層、SiGe層3、Si層5は、例えばエピタキシャル成長法で連続して形成する。
次に、図2(A)及び(B)に示すように、フォトリソグラフィー技術及びエッチング技術により、Si層5、SiGe層3及びSi−buffer層(図示せず)をそれぞれ部分的にエッチングする。これにより、素子分離領域(即ち、SOI構造を形成しない領域)と平面視で重なる領域に、Si基板1を底面とする支持体穴h1を形成する。このエッチング工程では、Si基板1の表面でエッチングを止めるようにしてもよいし、Si基板1をオーバーエッチングして凹部を形成するようにしても良い。例えば、支持体穴h1が形成される領域において、素子分離のトレンチをSi層5の膜厚及びSiGe層3の膜厚の合計値よりも深く形成したい場合は、当該工程においてSi基板1に凹部を形成すれば良い。
次に、支持体穴h1を埋め込むようにしてSi基板1上にシリコン酸化(SiO2)膜を形成する。このSiO2膜は例えばCVDで形成する。そして、フォトリソグラフィー技術及びエッチング技術により、SiO2膜、Si層5、SiGe層3及びSi−buffer層(図示せず)をそれぞれ順次、部分的にエッチングする。これにより、図3(A)及び(B)に示すように、SiO2膜11からなる支持体を形成すると共に、素子分離領域と平面視で重なる領域にSi基板1を底面とする溝h2を形成する。この溝h2を形成する工程では、Si基板1の表面でエッチングを止めるようにしても良いし、Si基板1をオーバーエッチングして凹部を形成するようにしても良い。例えば、溝h2が形成される領域において、素子分離のトレンチをSi層5の膜厚及びSiGe層3の膜厚の合計値よりも深く形成したい場合は、当該工程においてSi基板1に凹部を形成すれば良い。
次に、図4(A)及び(B)に示すように、溝h2を介して例えばフッ硝酸溶液をSi層5及びSiGe層のそれぞれの側面に接触させて、SiGe層を選択的にエッチングして除去する。これにより、Si層5とSi基板1との間に空洞部13を形成する。フッ硝酸溶液を用いたウェットエッチングでは、Siと比べてSiGeのエッチングレートが大きい(即ち、Siに対するエッチングの選択比が大きい)ので、Si層5を残しつつSiGe層だけをエッチングして除去することが可能である。空洞部13の形成後、Si層5は支持体(SiO2膜)11により支えられることとなる。なお、上記のSiGe層をエッチングする工程では、フッ硝酸溶液の代わりに、フッ硝酸過水、アンモニア過水、或いはフッ酢酸過水などを用いても良い。過水とは過酸化水素水のことである。この場合も、Siと比べてSiGeのエッチングレートが大きいので、SiGe層を選択的に除去することが可能である。
次に、図5(A)及び(B)に示すように、Si基板1上に液状のSOG膜21を塗布して、空洞部を完全に埋め込む。SOG膜21の塗布は例えばスピンコータを用いて行う。スピンコータを用いた塗布処理では、SOG膜はSi基板(即ち、ウエーハ)1上に滴下され、例えばウエーハ1の表面の中心を通る鉛直線を軸に当該ウエーハ1を回転させることにより、ウエーハ1の中心から外周に向けて遠心力で広がるように塗布される。従って、空洞部内へのSOG膜21の導入はスムーズ且つ容易に行われ、空洞部内にSOG膜21を隙間無く導入することができる。また、図5(B)に示すように、このSOG膜21の塗布工程では、支持体11を完全に覆うようにSOG膜21を厚く形成して、空洞部だけでなく溝h2も完全に埋め込む。
次に、SOG膜21が形成されたSi基板1全体に熱処理を施してSOG膜21を硬化させる。これにより、図6(A)及び(B)に示すように、SOG膜を前駆体として緻密なSiO2膜22を形成する。上記の熱処理後は、SiO2膜22により空洞部と溝h2の両方が完全に埋め込まれた状態となる。
次に、SiO2膜22及びSiO2膜(支持体)11を例えばCMP(Chemical Mechanical Polish)により平坦化しながら除去して、図7(A)及び(B)に示すように、Si層5の表面を露出させる。これにより、バルクのSi基板1上にSiO2膜22とSi層5とからなるSOI構造を備えた、SOI基板10が完成する。なお、上記の平坦化工程では、Si層5上にSiO2膜11を僅かに残した状態でCMPを止め、残りのSiO2膜11をBHF又はDHF(Diluted HF:希フッ酸)等を用いたウェットエッチングで除去することが好ましい。これにより、Si層5表面がCMPによりダメージを受けることを防止することができる。
次に、SiO2膜22及びSiO2膜(支持体)11を例えばCMP(Chemical Mechanical Polish)により平坦化しながら除去して、図7(A)及び(B)に示すように、Si層5の表面を露出させる。これにより、バルクのSi基板1上にSiO2膜22とSi層5とからなるSOI構造を備えた、SOI基板10が完成する。なお、上記の平坦化工程では、Si層5上にSiO2膜11を僅かに残した状態でCMPを止め、残りのSiO2膜11をBHF又はDHF(Diluted HF:希フッ酸)等を用いたウェットエッチングで除去することが好ましい。これにより、Si層5表面がCMPによりダメージを受けることを防止することができる。
図7(A)に示すように、Si層5の周囲には、当該Si層5を平面視で囲むSiO2膜11、22が形成されており、これらSiO2膜11、27が素子分離層として機能することとなる。
その後、図7(A)及び(B)に示すSOI基板10に例えばMOSトランジスタを形成する。具体的には、Si層5の表面にゲート絶縁膜(図示せず)を形成する。ゲート絶縁膜は、例えば、熱酸化により形成されるSiO2膜若しくはシリコン酸化窒化膜(SiON)、又は、High−k材料膜である。次に、このゲート絶縁膜が形成されたSOI基板10上の全面にポリシリコン(poly−Si)膜を形成する。このポリシリコン膜の形成は、例えばCVD法により行う。ここでは、ポリシリコン膜に不純物をイオン注入、又は、in−Situ等で導入して、ポリシリコン膜に導電性を持たせる。次に、フォトリソグラフィー技術とエッチング技術により、ポリシリコン膜を部分的にエッチングしてゲート電極(図示せず)を形成する。そして、ゲート電極をマスクにSi層5に不純物をイオン注入し熱処理を施して、ソース又はドレイン(図示せず)を形成する。このようにして、MOSトランジスタを完成させる。
その後、図7(A)及び(B)に示すSOI基板10に例えばMOSトランジスタを形成する。具体的には、Si層5の表面にゲート絶縁膜(図示せず)を形成する。ゲート絶縁膜は、例えば、熱酸化により形成されるSiO2膜若しくはシリコン酸化窒化膜(SiON)、又は、High−k材料膜である。次に、このゲート絶縁膜が形成されたSOI基板10上の全面にポリシリコン(poly−Si)膜を形成する。このポリシリコン膜の形成は、例えばCVD法により行う。ここでは、ポリシリコン膜に不純物をイオン注入、又は、in−Situ等で導入して、ポリシリコン膜に導電性を持たせる。次に、フォトリソグラフィー技術とエッチング技術により、ポリシリコン膜を部分的にエッチングしてゲート電極(図示せず)を形成する。そして、ゲート電極をマスクにSi層5に不純物をイオン注入し熱処理を施して、ソース又はドレイン(図示せず)を形成する。このようにして、MOSトランジスタを完成させる。
なお、上記のMOSトランジスタの製造工程では、図示しないLDD(Lightly Doped Drain)を形成しても良い。その場合は、ソース又はドレイン(以下、S/D層)を形成する前にLDD層を形成し、LDD層を形成した後でゲート電極の側壁に絶縁膜からなるサイドウォールを形成する。そして、サイドウォール及びゲート電極をマスクにSi層5に不純物をイオン注入し熱処理を施して、S/D層を形成すれば良い。
以上説明したように、本発明の実施の形態によれば、空洞部13内に液状のSOG膜21を隙間無く導入することが容易であり、空洞部13内にSiO2膜(即ち、BOX層)22を埋め込み性良く形成することができる。熱酸化のように、空洞部13内で上下からSiO2膜を成長させるプロセスではないので、SiO2膜同士を密着させるという概念はなく、密着不良という問題は生じない。従って、Si層(即ち、SOI層)5が反ったり、SiGe層3のエッチング過程でSOI層5及びSi基板1の各表面に微細な凹凸が形成されたりした場合でも、空洞部13内に隙間無くBOX層22を形成することができ、BOX層22内部へのエッチング液の侵入を防ぐことができる。これにより、Si基板1上からSOI層5が剥がれてしまうことを防ぐことができる。
また、熱酸化によりBOX層を形成する場合と比べて、SOI層5の膜減りが無く、SiGe層3の膜厚がそのままBOX層22の厚さとなる。従って、SiGe層3を成膜した時点で最終的な素子膜厚(即ち、BOX層22とSOI層5とからなるSOI構造の厚さ)をほぼ決定することができ、BOX層22の膜厚制御性を高めることができる。
さらに、本発明の実施の形態によれば、空洞部13の埋め込みと、素子分離のトレンチ(溝h2に相当)の埋め込みとを同時に行うことができるので、工程数の削減に寄与することができる。
さらに、本発明の実施の形態によれば、空洞部13の埋め込みと、素子分離のトレンチ(溝h2に相当)の埋め込みとを同時に行うことができるので、工程数の削減に寄与することができる。
この実施の形態では、Si基板1が本発明の「半導体基板」に対応し、SiGe層3が本発明の「第1半導体層」に対応し、Si層5が本発明の「第2半導体層」に対応している。また、支持体穴h1が本発明の「第1溝」に対応し、溝h2が本発明の「第2溝」に対応している。そして、SOG膜21が本発明の「液体絶縁膜」に対応している。
なお、上記の実施形態では、本発明の「液体絶縁膜」の一例として液状のSOG膜を用いる場合について説明したが、液体絶縁膜はこれに限られることはなく、例えば、ポリシラザンであっても良い。その場合は、SOG膜を用いたときと同様、例えばスピンコータを用いてSi基板1上にポリシラザンを塗布すれば良い。また、塗布後は、ポリシラザンに例えば水蒸気雰囲気下450℃の熱処理を施す。これにより、(1)式に示したように、ポリシラザンと水分とが反応して緻密なSiO2膜22が形成される。このような場合であっても、SOG膜を用いたときと同様の効果を得ることができる。
なお、上記の実施形態では、本発明の「液体絶縁膜」の一例として液状のSOG膜を用いる場合について説明したが、液体絶縁膜はこれに限られることはなく、例えば、ポリシラザンであっても良い。その場合は、SOG膜を用いたときと同様、例えばスピンコータを用いてSi基板1上にポリシラザンを塗布すれば良い。また、塗布後は、ポリシラザンに例えば水蒸気雰囲気下450℃の熱処理を施す。これにより、(1)式に示したように、ポリシラザンと水分とが反応して緻密なSiO2膜22が形成される。このような場合であっても、SOG膜を用いたときと同様の効果を得ることができる。
1 Si基板、3 SiGe層、5 Si層、10 SOI基板、11 支持体(SiO2膜)、13 空洞部、21 SOG膜、22 (SOG膜が硬化した)SiO2膜、h1 支持体穴、h2 溝
Claims (4)
- 半導体基板上に第1半導体層を形成する工程と、
前記第1半導体層上に第2半導体層を形成する工程と、
前記第2半導体層及び前記第1半導体層をエッチングして、前記第2半導体層及び前記第1半導体層を貫く第1溝を形成する工程と、
前記第1溝に支持体を形成する工程と、
前記第2半導体層をエッチングして、前記第1半導体層を露出させる第2溝を形成する工程と、
前記第2溝を介して前記第1半導体層をエッチングすることにより、前記第2半導体層と前記半導体基板との間に空洞部を形成する工程と、
前記半導体基板に液体絶縁膜を塗布して前記空洞部を埋め込む工程と、
前記液体絶縁膜に熱処理を施して当該液体絶縁膜を硬化させる工程と、を含むことを特徴とする半導体装置の製造方法。 - 前記空洞部を埋め込む工程では、
前記空洞部及び前記第2溝を埋め込むことを特徴とする請求項1に記載の半導体装置の製造方法。 - 前記液体絶縁膜としてSOG(Spin On Glass)を用いることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記液体絶縁膜としてポリシラザンを用いることを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310562A JP2009135288A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007310562A JP2009135288A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135288A true JP2009135288A (ja) | 2009-06-18 |
Family
ID=40866906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007310562A Withdrawn JP2009135288A (ja) | 2007-11-30 | 2007-11-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009135288A (ja) |
-
2007
- 2007-11-30 JP JP2007310562A patent/JP2009135288A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3764401B2 (ja) | 半導体装置の製造方法 | |
US7927962B2 (en) | Semiconductor device having buried insulation films and method of manufacturing the same | |
US7316943B2 (en) | Method for manufacturing semiconductor apparatus having drain/source on insulator | |
JP2004039831A (ja) | 半導体装置の製造方法 | |
US20020127818A1 (en) | Recess-free trench isolation structure and method of forming the same | |
US20080206955A1 (en) | Method of Forming an Isolation Film in a Semiconductor Device | |
JP2011044503A (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP2007507092A (ja) | 分離領域を有する半導体デバイスを形成するための方法 | |
JP2006093268A (ja) | 半導体基板、半導体装置、半導体基板の製造方法および半導体装置の製造方法 | |
JP4328708B2 (ja) | Cmosデバイスの製造方法及びcmosデバイスを備える構造 | |
JP2007180133A (ja) | 半導体基板の製造方法、半導体装置の製造方法、および半導体装置 | |
US8269307B2 (en) | Shallow trench isolation structure and method for forming the same | |
JP4363419B2 (ja) | 半導体装置の製造方法 | |
JP2009135288A (ja) | 半導体装置の製造方法 | |
US20070296000A1 (en) | Method for manufacturing a semiconductor device | |
JP2009164216A (ja) | 半導体装置の製造方法 | |
US7425495B2 (en) | Method of manufacturing semiconductor substrate and semiconductor device | |
JP2009164217A (ja) | 半導体装置の製造方法及び半導体装置 | |
TWI702687B (zh) | 未平面化的淺溝槽隔離形成 | |
JP4349421B2 (ja) | 半導体装置の製造方法 | |
JP2009176856A (ja) | 半導体装置の製造方法 | |
KR100606543B1 (ko) | 이중 실리콘 웨이퍼를 사용하는 반도체 소자의 제조방법 | |
JP2008135711A (ja) | 半導体装置の製造方法、および半導体装置 | |
JP4670490B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012160599A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110201 |