JP2009130264A - 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器 - Google Patents

多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器 Download PDF

Info

Publication number
JP2009130264A
JP2009130264A JP2007306012A JP2007306012A JP2009130264A JP 2009130264 A JP2009130264 A JP 2009130264A JP 2007306012 A JP2007306012 A JP 2007306012A JP 2007306012 A JP2007306012 A JP 2007306012A JP 2009130264 A JP2009130264 A JP 2009130264A
Authority
JP
Japan
Prior art keywords
conductor
layer
via hole
printed wiring
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007306012A
Other languages
English (en)
Other versions
JP4309448B2 (ja
Inventor
Kenji Hasegawa
健治 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007306012A priority Critical patent/JP4309448B2/ja
Priority to US12/198,794 priority patent/US7767914B2/en
Priority to CN200810149078.4A priority patent/CN101448374B/zh
Publication of JP2009130264A publication Critical patent/JP2009130264A/ja
Application granted granted Critical
Publication of JP4309448B2 publication Critical patent/JP4309448B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/421Blind plated via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0263High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H05K1/0265High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board characterized by the lay-out of or details of the printed conductors, e.g. reinforced conductors, redundant conductors, conductors having different cross-sections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09036Recesses or grooves in insulating substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09454Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/429Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Abstract

【課題】ビルドアップ部に形成するバイアホールの品質に影響を及ぼすことなくビルドアップ部における導体層の軽薄化が期待できる多層プリント配線板を提供する。
【解決手段】絶縁基材13と、この絶縁基材13に形成した下層に達しない凹陥部H2と、上記絶縁基材13に設けられ、上記凹陥部H2に導体を埋設し厚膜部14tを形成した導体パターン14pを有する導体層14と、上記厚膜部14tに底部が接して上記絶縁基材13の上層に設けられたバイアホール16aとを具備したビルドアップ多層プリント配線板10を提供する。
【選択図】 図1

Description

本発明は、例えば小型電子機器に適用して好適な多層プリント配線板に関する。
携帯型電子機器の軽量薄型化に伴い、同機器に用いられるプリント配線板においても、より高密度、軽量化が要求されている。ビルドアップ法による多層プリント配線板においては、ビルドアップ部の導体層を形成する銅めっき厚(導体箔膜の厚さ)をコア層の銅めっき層より薄くすることによって、より軽量、薄形化を図ることが可能となる。
しかしながら、導体層を形成する銅めっき厚を薄くしたとき、ブラインドバイアホール、ベリードバイアホール等のインタースティシャルバイアホールを形成するためのレーザビームによる穴開け加工において、開口部先端が導体層を突き抜けて下層に達し、これによって底部が導体で埋まらない異形のバイアホールが形成されてしまうという品質上の問題が生じる。
この種の多層プリント配線板におけるバイアホールの形成技術として、従来では、表層面においてすべてのバイアホールが平坦になるように、一部バイアホールの底部にバイアホールパッドと同一厚さのバリア層および金属めっきを施したパッドを形成しておく技術(特許文献1)や、内層導体回路のビア位置中心部に開口穴を設けて接続信頼性の向上を図る技術(特許文献2)が存在する。しかしながら、これらの従来技術は、バイアホールの品質を一定に保ちつつビルドアップ部における導体層の厚さを薄くしたいという要求に応えることができない。
特開2006−186029号公報 特開2002−198653号公報
上述したように、従来では、バイアホールの品質を一定に保ちつつビルドアップ部における導体層の厚さを薄くしたいという要求に応えることができないという問題があった。
本発明は、ビルドアップ部に形成するバイアホールの品質に影響を及ぼすことなくビルドアップ部における導体層の軽薄化が期待できる多層プリント配線板を提供することを目的とする。
本発明は、絶縁基材と、前記絶縁基材に形成した凹陥部と、前記絶縁基材に設けられ、前記凹陥部に導体を埋設し厚膜部を形成した導体パターンと、前記導体パターンの前記厚膜部に底部が接して前記絶縁基材の上層に設けられたバイアホールと、を具備した多層プリント配線板を特徴とする。
また本発明は、ビルドアッププリント配線板の製造方法であって、ビルドアップ部を構成する第1の絶縁層に、下層に達しない凹陥部を形成するレーザ加工工程と、前記第1の絶縁層に、前記凹陥部に厚膜部を形成した導体パターンを有する第1の導体層を形成するめっき工程と、前記第1の絶縁層に前記第1の導体層を介在して第2の絶縁層を積層する積層工程と、前記第2の絶縁層に、前記導体パターンの前記厚膜部に底部が接するバイアホールを有する第2の導体層を形成するレーザ加工工程およびめっき工程と、を具備し、前記第1の導体層の導体厚を、前記導体パターンの前記厚膜部を除き、前記ビルドアップ部の基体となるコア部の導体層の導体厚より薄くしたことを特徴とする。
本発明によれば、ビルドアップ部に形成するバイアホールの品質に影響を及ぼすことなくビルドアップ部における導体層を軽薄化できる。
以下図面を参照して本発明の実施形態を説明する。
本発明の第1実施形態に係る多層プリント配線板の要部の構成を図1に示す。図1に示すように、本発明の第1実施形態に係るビルドアップ多層プリント配線板10は、絶縁基材13と、この絶縁基材13に形成した下層に達しない凹陥部H2と、上記絶縁基材13に設けられ、上記凹陥部H2に導体を埋設し厚膜部14tを形成した導体パターン14pを有する導体層14と、上記厚膜部14tに底部が接して上記絶縁基材13の上層に設けられたバイアホール16aとを具備して構成される。
上記絶縁基材13は、コア部11の表層に設けられた導体層12を介在してコア部11に積層され、ビルドアップ部の内層側絶縁層を形成している。上記絶縁基材13には上記導体層14を介在して絶縁基材15が積層され、ビルドアップ部の外層側絶縁層を形成している。この外層側絶縁層には導体層16が設けられている。上記内層側絶縁層に絶縁基材13と同様の符号を付し、外層側絶縁層に絶縁基材15と同様の符号を付す。また上記絶縁基材13を第1絶縁基材、絶縁基材15を第2絶縁基材、導体層14を第1導体層、導体層16を第2導体層と称す。
上記バイアホール16aは、第1導体層14と第2導体層16の層間を導電接続するインタースティシャルバイアホール(IVH;Interstitial Via Hole)であり、ビルドアップ部の外層側に設けられたときブラインドバイアホール(BVH;Blind Via Hole)となり、内層に設けられたときベリードバイアホール(Buried Via Hole)となる。
上記第1導体層14のめっき厚(膜厚)tbは、厚膜部14tを除き、コア部11に設けられた導体層12のめっき厚taより薄く形成されている。すなわち、第1導体層14は、バイアホールの底部に位置するパターン部分を除いて導体層12より薄いめっき厚で形成されている。この実施形態では、第1導体層14のめっき厚(膜厚)tbをコア部11に設けられた導体層12のめっき厚taの1/2以下にしている。
上記第1導体層14をバイアホールの底部に位置するパターン部分を含んで一様に薄膜化したとき、バイアホール形成時のレーザビームによる孔開け加工で開口部先端が薄膜化した第1導体層14を突き抜け、これによって底部が導体で埋まらない異形のバイアホールが形成されてしまうという虞がある。これに対して上記実施形態では、バイアホールを形成するための孔開け加工に対して、上記厚膜部14tが障壁となり、上記開口部先端の薄膜突き抜けを抑止することから、底部が導体で一様に埋まる正常な形体のバイアホールが形成でき、かつ厚膜部14tを除いて第1導体層14のめっき厚(膜厚)を薄膜化できる。これによってビルドアップ部に形成するバイアホールの品質に影響を及ぼすことなくビルドアップ部における導体層の軽薄化が期待できる。
上記した厚膜部14tの形成並びに同厚膜部14tに底部が接するバイアホール16aの形成工程を図2乃至図5に示す。ここでは上記厚膜部14tおよびバイアホール16aに加えてフィルドバイアホールFVを併せて形成するビルドアップ構成を例に示している。
図2に示す工程1では、コア部11に、コア部11の表層に設けられた導体層12を介してビルドアップ部の内層側絶縁層となる第1絶縁層13を積層し、この第1絶縁層13に、レーザビームLBによる穴明け加工を行い、例えばコア部11の導体層12に、底部が接するフィルドバイアホールFVを形成するための、第1絶縁層13を貫通する穴H1を開ける。
このレーザ加工工程において、第1絶縁層13上のインタースティシャルバイアホールの底部が位置する部分に対しても、上記レーザビームLBによる、上記穴H1の穴明け加工より小エネルギのビーム照射で穴明け加工を行い、浅い穴、すなわち下層に達しない凹陥部H2を形成する。
図3に示す工程2では、上記第1絶縁層13に形成した穴H1,H2を導体めっき、例えば銅めっきにより埋めて上面を平坦にした第1導体層14を形成する。この銅めっき工程により、穴H1に、コア部11の導体層12に達するフィルドバイアホールFVが形成され、穴H2に厚膜部14tを有した導体パターン14pが形成される。この第1導体層14は、上記図1に示したように、上記フィルドバイアホールFVおよび厚膜部14tを除いた部分(導体パターン14pを含む配線パターン部分)の銅めっき厚がコア部11に設けられた導体層12のめっき厚より薄く形成される。
図4に示す工程3では、上記第1導体層14を介して、上記第1絶縁層13に、上記第1絶縁層13の上層を形成する第2絶縁層15を積層し、この第2絶縁層15に、厚膜部14tをターゲットにレーザビームLBを照射し、厚膜部14t上の第2絶縁層15にバイアホール形成のための穴明け加工を行う。
このレーザ加工工程において、厚膜部14tが上記レーザビームLBによる穴明け加工に対して障壁となり、開口先端の進行を阻止する。これによって、第1導体層14を薄膜化しても底部が第1導体層14で塞がれたバイアホール用の穴を形成することができる。
図5に示す工程4では、上記工程3で穿設した穴に銅めっきを施し、厚膜部14tに底部が接するインタースティシャルバイアホール16aを有する第2導体層16を形成する。
このようなビルドアッププリント配線板の製造工程によれば、底部が導体で一様に埋まる正常な形体のバイアホールが形成でき、かつ厚膜部14tを除いて導体層14のパターンめっき厚(膜厚)を薄膜化できる。これによってビルドアップ部に形成するバイアホールの品質に影響を及ぼすことなくビルドアップ部における導体層の軽薄化が期待できる。
上記第1実施形態によるバイアホールを適用したビルドアッププリント配線板の第2実施形態を図6に示している。
この図6に示す第2実施形態は、4層の多層板で構成されたコア部21の両外層(各表層)に、それぞれ各2層のビルドアップ部22,23を積層している。
このビルドアップ部22,23に設けられたバイアホール22a,22b,23a,23bのうち、ビルドアップ部22,23の層間接続を行うバイアホール、すなわち、ブラインドバイアホール(BVH)22b,23bは、上記した第1実施形態に示したように、底部に厚膜部22t,23tが形成された導体パターン上にそれぞれ形成されている。
この構成により、ビルドアップ部22,23の各層間に設けられる導体層を厚膜部22t,23tの形成部分を除いて薄膜化できる。これによりビルドアップ部に形成するバイアホールの品質に影響を及ぼすことなくビルドアップ部における導体層の軽薄化が期待できる。
上記第1実施形態によるバイアホールを適用したビルドアッププリント配線板の第3実施形態を図7に示している。
この図7に示す第3実施形態は、4層の多層板で構成されたコア部31の両外層に、それぞれ各3層のビルドアップ部32,33を積層している。
このビルドアップ部32,33に設けられたバイアホール32a,32b,32c,33a,33b,33cのうち、ビルドアップ部32,33の内層で層間接続を行うバイアホール、すなわち、内層間の接続を行うベリードバイアホール32b,33bと、外層に設けられるブラインドバイアホール(BVH)32c,33cは、それぞれ上記した第1実施形態に示したように、底部に厚膜部32t,33tが形成された導体パターン上に形成されている。
この構成により、ビルドアップ部32,33の各層間に設けられる導体層を厚膜部32t,33tの形成部分を除いて薄膜化できる。これによりビルドアップ部に形成するバイアホールの品質に影響を及ぼすことなくビルドアップ部における導体層の軽薄化が期待できる。
本発明の第4実施形態に係る携帯型電子機器の構成を図8に示している。この第4実施形態に係る携帯型電子機器は、上記第1実施形態によるバイアホールを適用したビルドアッププリント配線板を用いて回路板を構成している。
図8に於いて、携帯型電子機器51の本体52には、表示部筐体53がヒンジ機構を介して回動自在に設けられている。本体52には、ポインティングデバイス、キーボード54等の操作部が設けられている。表示部筐体53には例えばLCD等の表示デバイス55が設けられている。
また本体52には、キーボード54、表示デバイス55等を入出力制御する制御回路素子(P1,P2,…)を組み込んだ回路板(マザーボード)56が設けられている。この回路板56は、要部の構成を図1に示し、積層構造を図6に示したビルドアッププリント配線板60を用いて構成されている。このビルドアッププリント配線板60は、4層の多層板で構成されたコア部61の両外層に、それぞれ各2層のビルドアップ部62,63を積層している。
このビルドアップ部62,63に設けられたバイアホール62a,62b,63a,63bのうち、ビルドアップ部62,63の層間接続を行うバイアホール、すなわち、ブラインドバイアホール(BVH)62b,63bは、一部を拡大して示すように、底部に厚膜部62t,63tが形成された導体パターン上にそれぞれ形成されている。
このような構成のビルドアッププリント配線板60を用いて回路板56を構成したことにより、携帯型電子機器51の軽薄化に寄与することができる。
本発明の第1実施形態に示した厚膜部をバイアホールの形成部分以外に適用した応用例を図9乃至図11と、図12乃至図14に示している。
図11は上記第1実施形態における厚膜部の形成手段を回路動作時に熱を放散する電子部品(以下発熱部品と称す)79の放熱路に適用した一例を示している。この例では、回路板70の上記発熱部品79が実装される実装領域において、内層の導体層74に、厚膜部74tを形成し、この厚膜部74tにスルーホールTHを貫通させて放熱路を形成している。この構成により、発熱部品79に対して効率の良い熱伝導路を形成することができる。
この回路板70を構成するビルドアップ基板は、図9に示すように、コア部を形成する絶縁層71に、同コア部の導体層72を介して、ビルドアップ部の絶縁層73を積層し、この絶縁層73に、レーザビアLBによる穴明け加工で導体層72に達しない凹陥部Haを形成する。
この凹陥部Hを形成した絶縁層73に、図10に示すように、銅めっきを施し、銅めっきで凹陥部Hを埋めることによって、ビルドアップ部の絶縁層73に、厚膜部74tを有する導体層74が形成される。
この厚膜部74tに、図11に示すように、スルーホールTHを貫通させることにより、上記した発熱部品79の熱を効率よく伝達することのできる熱伝導路が形成できる。
図12は上記第1実施形態における厚膜部の形成手段を、例えば差動信号の伝送路等、インピーダンスコントロールを必要とする回路パターンに適用した一例を示している。この例では、ビルドアップ基板80において、ビルドアップ部の内層に、回路パターン84、および回路パターン84と異なる厚さのインピーダンスコントロールされた回路パターン85を形成し、ビルドアップ部の外層に、回路パターン87および回路パターン87と異なる厚さのインピーダンスコントロールされた回路パターン88を形成している。
このビルドアップ基板80は、図12に示すように、コア部を形成する絶縁層81に、同コア部の導体層82を介して、ビルドアップ部の絶縁層83を積層し、この絶縁層83に、レーザビアLBによる穴明け加工で導体層82に達しない凹陥部H1aを形成する。
この凹陥部H1を形成した絶縁層83に、凹陥部H1aを含めて銅めっきを施すことにより、図13に示すように、形成凹陥部H1に、回路パターン84と異なる厚さのインピーダンスコントロールされた回路パターン85が形成される。
さらに図13に示すように、上記絶縁層83に、絶縁層86を積層して、この絶縁層86に、レーザビアLBによる穴明け加工で導体層84,85に達しない凹陥部H2aを形成し、この凹陥部H2aを形成した絶縁層86に、銅めっきを施すことによって、図14に示すように、回路パターン87と異なる厚さのインピーダンスコントロールされた回路パターン88が形成される。
この構成により、ビルドアップ部における導体層の軽薄化を図りつつ特定の回路パターンに対してインピーダンスコントロールが可能となる。
なお、この発明は、上述した実施の形態そのままに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々のビルドアッププリント配線板に適用可能である。
本発明の第1実施形態に係るビルドアッププリント配線板の要部の構成を示す図。 上記第1実施形態に係るビルドアッププリント配線板の製造工程を示す図。 上記第1実施形態に係るビルドアッププリント配線板の製造工程を示す図。 上記第1実施形態に係るビルドアッププリント配線板の製造工程を示す図。 上記第1実施形態に係るビルドアッププリント配線板の製造工程を示す図。 本発明の第2実施形態に係るビルドアッププリント配線板の構成を示す図。 本発明の第3実施形態に係るビルドアッププリント配線板の構成を示す図。 本発明の第4実施形態に係るビルドアッププリント配線板を用いた電子機器の構成を示す図。 本発明の1実施形態における厚膜部の形成手段を適用した応用例を示す図。 本発明の1実施形態における厚膜部の形成手段を適用した応用例を示す図。 本発明の1実施形態における厚膜部の形成手段を適用した応用例を示す図。 本発明の1実施形態における厚膜部の形成手段を適用した応用例を示す図。 本発明の1実施形態における厚膜部の形成手段を適用した応用例を示す図。 本発明の1実施形態における厚膜部の形成手段を適用した応用例を示す図。
符号の説明
10…ビルドアップ多層プリント配線板、11…コア部、12…コア部の導体層、13…第1絶縁層(ビルドアップ部の内層側絶縁層)、14…第1導体層、14t,22t,23t,32t,33t,62t,63t…厚膜部、14p…導体パターン、15…第2絶縁層、16…第2導体層、16a…バイアホール(インタースティシャルバイアホール)、21…コア部、22,23,32,33,62,63…ビルドアップ部、22a,22b,23a,23b,32a,32b,32c,33a,33b,33c…バイアホール、LB…レーザビーム、FV…フィルドバイアホール、H2…凹陥部。

Claims (8)

  1. 絶縁基材と、
    前記絶縁基材に形成した凹陥部と、
    前記絶縁基材に設けられ、前記凹陥部に導体を埋設し厚膜部を形成した導体パターンと、
    前記導体パターンの前記厚膜部に底部が接して前記絶縁基材の上層に設けられたバイアホールと、
    を具備したことを特徴とする多層プリント配線板。
  2. 前記厚膜部は前記絶縁基材に前記バイアホールを形成する孔開け加工に対して障壁となる請求項1に記載の多層プリント配線板。
  3. 前記バイアホールはコア部に積層されたビルドアップ部に設けられ、前記導体パターンは前記厚膜部を除き前記コア部に設けられた導体層の導体厚より薄い導体厚で形成されていることを特徴とする請求項2に記載の多層プリント配線板。
  4. 前記バイアホールは、ブラインドバイアホールであることを特徴とする請求項3に記載の多層プリント配線板。
  5. 前記バイアホールは、ベリードバイアホールであることを特徴とする請求項3に記載の多層プリント配線板。
  6. ビルドアッププリント配線板の製造方法であって、
    ビルドアップ部を構成する第1の絶縁層に、下層に達しない凹陥部を形成するレーザ加工工程と、
    前記第1の絶縁層に、前記凹陥部に厚膜部を形成した導体パターンを有する第1の導体層を形成するめっき工程と、
    前記第1の絶縁層に前記第1の導体層を介在して第2の絶縁層を積層する積層工程と、
    前記第2の絶縁層に、前記導体パターンの前記厚膜部に底部が接するバイアホールを有する第2の導体層を形成するレーザ加工工程およびめっき工程と、を具備し、
    前記第1の導体層の導体厚を、前記導体パターンの前記厚膜部を除き、前記ビルドアップ部の基体となるコア部の導体層の導体厚より薄くしたことを特徴とするビルドアッププリント配線板の製造方法。
  7. 前記第2の絶縁層に前記第2の導体層を介在して第3の絶縁層を積層する積層工程と、
    前記第3の絶縁層に、下層に達しない凹陥部を形成するレーザ加工工程と、
    前記第3の絶縁層に、前記凹陥部に厚膜部を形成した導体パターンを有する第3の導体層を形成するめっき工程と、
    をさらに具備して、前記第2の絶縁層にベリードバイアホールを形成し、前記第3の絶縁層にブラインドバイアホールを形成したことを特徴とする請求項6に記載のビルドアッププリント配線板の製造方法。
  8. 電子機器本体と、この電子機器本体に設けられた回路板とを具備し、
    前記回路板は、
    絶縁基材に形成した凹陥部と、前記絶縁基材に設けられ、前記凹陥部に導体を埋設し厚膜部を形成した導体パターンと、前記導体パターンの前記厚膜部に底部が接して前記絶縁基材の上層に設けられたインタースティシャルバイアホールとを具備したビルドアッププリント配線板により構成されていることを特徴とする電子機器。
JP2007306012A 2007-11-27 2007-11-27 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器 Expired - Fee Related JP4309448B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007306012A JP4309448B2 (ja) 2007-11-27 2007-11-27 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器
US12/198,794 US7767914B2 (en) 2007-11-27 2008-08-26 Multilayer printed wiring board, method for manufacturing buildup printed wiring board, and electronic apparatus
CN200810149078.4A CN101448374B (zh) 2007-11-27 2008-09-22 多层印刷线路板,积层印刷线路板的制造方法,和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007306012A JP4309448B2 (ja) 2007-11-27 2007-11-27 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器

Publications (2)

Publication Number Publication Date
JP2009130264A true JP2009130264A (ja) 2009-06-11
JP4309448B2 JP4309448B2 (ja) 2009-08-05

Family

ID=40668755

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007306012A Expired - Fee Related JP4309448B2 (ja) 2007-11-27 2007-11-27 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器

Country Status (3)

Country Link
US (1) US7767914B2 (ja)
JP (1) JP4309448B2 (ja)
CN (1) CN101448374B (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115250584A (zh) * 2021-04-28 2022-10-28 宏恒胜电子科技(淮安)有限公司 具有散热功能的线路板及其制作方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0567879A (ja) 1991-09-10 1993-03-19 Nec Corp プリント配線板
JP3395621B2 (ja) 1997-02-03 2003-04-14 イビデン株式会社 プリント配線板及びその製造方法
JP3925192B2 (ja) 1997-02-03 2007-06-06 イビデン株式会社 プリント配線板及びその製造方法
EP1744609B1 (en) * 1999-06-02 2012-12-12 Ibiden Co., Ltd. Multi-layer printed circuit board and method of manufacturing multi-layer printed circuit board
US6879492B2 (en) * 2001-03-28 2005-04-12 International Business Machines Corporation Hyperbga buildup laminate
JP4192657B2 (ja) 2003-04-08 2008-12-10 株式会社トッパンNecサーキットソリューションズ チップ部品内蔵ビルドアップ多層配線板の製造方法
JP2005166764A (ja) 2003-11-28 2005-06-23 Toshiba Corp 多層プリント配線板および多層プリント配線板の製造方法
JP4551730B2 (ja) * 2004-10-15 2010-09-29 イビデン株式会社 多層コア基板及びその製造方法
JP4319976B2 (ja) 2004-12-27 2009-08-26 日本シイエムケイ株式会社 多層プリント配線板及びその製造方法
US7361842B2 (en) * 2005-06-30 2008-04-22 Intel Corporation Apparatus and method for an embedded air dielectric for a package and a printed circuit board

Also Published As

Publication number Publication date
JP4309448B2 (ja) 2009-08-05
CN101448374A (zh) 2009-06-03
US20090133919A1 (en) 2009-05-28
CN101448374B (zh) 2010-12-29
US7767914B2 (en) 2010-08-03

Similar Documents

Publication Publication Date Title
US8536457B2 (en) Multilayer wiring board and method for manufacturing the same
JP4767269B2 (ja) 印刷回路基板の製造方法
KR101145038B1 (ko) 프린트 배선판
JP2009277784A (ja) 部品内蔵プリント配線板、同配線板の製造方法および電子機器
US20150271923A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP2011134890A (ja) 多層配線基板、多層配線基板の製造方法、及びヴィアフィル方法
JP2005142178A (ja) 電子部品内蔵多層プリント配線板
KR20130110448A (ko) 다층 인쇄회로기판 제조 방법 및 이에 따라 제조된 다층 인쇄회로기판
US11160164B2 (en) Wiring substrate
US11116080B2 (en) Wiring substrate
US11406016B2 (en) Wiring substrate
JP4309448B2 (ja) 多層プリント配線板、ビルドアッププリント配線板の製造方法および電子機器
JP4538513B2 (ja) 多層配線板の製造方法
JPH10261854A (ja) プリント配線板及びその製造方法
JP2000323841A (ja) 多層回路基板とその製造方法
JPH11284300A (ja) プリント配線板
JP2000124615A (ja) 多層プリント配線板及びその製造方法
JP2007288102A (ja) プリント配線板及び多層プリント配線板並びにそれらの製造方法
JP3056899B2 (ja) ブラインドスルーホールの形成方法
JP2022148980A (ja) 多層配線基板及び多層配線基板の製造方法
JPH11186726A (ja) 多層プリント配線板及びその製造方法
JP2005228946A (ja) 多層配線板およびその製造方法
CN116234159A (zh) 布线基板
JP2020188072A (ja) 配線基板および配線基板の製造方法
JPH07221458A (ja) 多層プリント配線板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090507

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120515

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130515

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140515

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees