JP2009129144A - 半導体装置およびその製造方法 - Google Patents

Abstract

【課題】近年では、小型化の要求もあり、全体のサイズをできるだけ小さくしたいことから、使用するRFIDチップも小型化の傾向にある。RFIDチップの入力と出力を分離するためのアンテナ部に形成するスリットの幅も、約200μｍと狭い。そのため、打ち抜き金型でこのような幅を加工する場合、スリットの末端に対応する打ち抜き金型の刃の形状が粗くなり、所望するスリットの形状を形成することが困難である。
【解決手段】そこで、電子タグの製造に当たり、アルミニウム系テープ状薄膜を金型で打ち抜き加工して、アンテナ部を加工する場合に、最初に相対的に幅の広い第１の開口および第２の開口を第１および第２の金型により打ち抜き加工することによって形成し、その後、これらの第１の開口および第２の開口の間にあって、相対的に幅の狭い部分でこれらの第１の開口および第２の開口の両方に連結する第３の開口を、第３の金型により打ち抜き加工する。
【選択図】図２

Description

本発明は、半導体装置（半導体集積回路装置または電子回路装置）の製造方法における金属パターン打ち抜き技術に適用して有効な技術に関する。

日本特開２００５−３０１７３８号公報（特許文献１）には、電子タグを製造するためのアンテナ・パターンのケミカル・エッチング加工において、ＰＥＮ（Polyethylene Naphthalate）等の樹脂支持機材フィルム上に接着されたアルミニウム箔等にグラビア印刷でレジスト膜を形成し、それをマスクとしてケミカル・エッチング加工を実行して所望部分以外を除去することが開示されている。

日本特開２００６−１８５０３９号公報（特許文献２）には、アルミニウム箔と基体紙を別々に打ち抜き加工した後に張り合わせて、基体紙の逃げ孔部分に半導体素子（RFIDチップ）をアルミニウム箔製の電子タグ用のアンテナ・パターン接続する技術が開示されている。

特開２００５−３０１７３８号公報 特開２００６−１８５０３９号公報

電子タグ、すなわち、RFID(Radio Frequency Identification)の製造は、例えば、日本特開２００５−３０１７３８号公報（特許文献１）に示すように、整合回路部を含むアンテナ部をエッチングにより形成する方法が考えられている。しかし、エッチングの場合、そのプロセス上(マスク使用するため)、製造コストが高い。そこで、日本特開２００６−１８５０３９号公報（特許文献２）に示すように、打ち抜き加工により形成することも提案されている。しかし、ＰＥＮやＰＥＴ(Polyethylene Terephthalate)等の樹脂系バックアップ・テープ材（またはキャリア・テープ材）を使用した場合、材料コストは十分に低減できない。そこで、本願発明者は、アンテナ部を構成するＡｌ箔自体をキャリアテープ材（すなわち、バックアップ材としての樹脂系テープを使用しない）とする製造方法を検討している。

この場合、1枚のＡｌ箔（アルミニウム又はアルミニウム合金薄膜）から打ち抜きによりスリットを形成することとなる。近年では、小型化の要求もあり、全体のサイズをできるだけ小さくしたいことから、使用するRFIDチップ（半導体チップ）も小型化の傾向にある。そのため、RFIDチップの入力と出力を分離するためのアンテナ部に形成するスリットの幅も、約200μｍと狭い。そのため、打ち抜き金型でこのような幅を加工する場合、スリットの末端に対応する打ち抜き金型の刃の形状が粗くなり、所望するスリットの形状を形成することが困難である（すなわち、端部では丸みを帯びさせる必要がある）。そのため、このような加工精度の悪い金型（ツール)で打ち抜き加工を行うと、金型の末端部は、特に切断性が悪いために、Ａｌ箔が金型に付着したり、末端部の疲労が激しい。また、RFIDチップをアンテナ部に搭載した後に充填する封止樹脂が、毛細管現象により、隣の製品領域まで流れるため、最終的に隣合う製品領域と分離する際、Ａｌ箔だけでなくこの樹脂も打ち抜きで切断することとなり、切断刃が汚れるだけでなく、Ａｌ箔をきれいに切断することが困難となる。さらには、樹脂にはガラス繊維（フィラー）が含まれるため、打ち抜き金型の寿命も低下する。

本発明の目的は、アンテナ部の加工安定性が高い半導体装置の製造方法を提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本願発明は電子タグの製造に当たり、アルミニウム系テープ状薄膜（金属薄膜）を金型で打ち抜き加工して、アンテナ部を加工する場合に、最初に相対的に幅の広い第１の開口および第２の開口を第１および第２の金型により打ち抜き加工することによって形成し、その後、これらの第１の開口および第２の開口の間にあって、相対的に幅の狭い部分でこれらの第１の開口および第２の開口の両方に連結する第３の開口を、第３の金型により打ち抜き加工することによって形成するものである。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、電子タグの製造に当たり、アルミニウム系テープ状薄膜（金属薄膜）を金型で打ち抜き加工して、アンテナ部を加工する場合に、最初に相対的に幅の広い第１の開口および第２の開口を第１および第２の金型により打ち抜き加工することによって形成し、その後、これらの第１の開口および第２の開口の間にあって、相対的に幅の狭い部分でこれらの第１の開口および第２の開口の両方に連結する第３の開口を、第３の金型により打ち抜き加工するので、プロセス安定性を高めることができる。

〔実施の形態の概要〕
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。

１．以下の工程を含む半導体装置の製造方法：
（ａ）アルミニウム系のテープ状金属薄膜の第１の主面上に長さ方向に配列され、前記テープ状金属薄膜の幅方向に沿って第１および第２の長辺を有する複数の単位領域の内の第１の単位領域内に、第１の開口および第２の開口を、第１の金型および第２の金型により、打ち抜く工程；
（ｂ）前記工程（ａ）の後、前記テープ状金属薄膜の前記第１の単位領域内に、前記第１の開口および前記第２の開口の間にあって、前記第１の開口および前記第２の開口のいずれよりも幅の狭い第１および第２のスリット部で前記第１の開口および前記第２の開口に連結した第３の開口を、第３の金型により、打ち抜く工程；
（ｃ）前記工程（ｂ）の後、前記第３の開口を跨ぐように、前記第１の単位領域内に、半導体チップを取り付ける工程；
（ｄ）前記工程（ｃ）の後、前記テープ状金属薄膜を切断することによって、前記テープ状金属薄膜から、前記第１の単位領域を分離する工程。

２．前記１項の半導体装置の製造方法において、前記半導体チップはＲＦＩＤチップである。

３．前記１または２項の半導体装置の製造方法において、前記工程（ａ）から（ｄ）の前記テープ状金属薄膜の第２の主面は、他の製造用テープ状薄膜に接着されていない。

４．前記１から３項のいずれか一つの半導体装置の製造方法において、前記第１の開口および前記第２の開口は実質的に円形である。

５．前記１から４項のいずれか一つの半導体装置の製造方法において、前記第３の開口を打ち抜くための前記第３の金型の両端部は、それぞれ平面的に前記第１の開口および前記第２の開口の内部に来るように配置されている。

６．前記１から５項のいずれか一つの半導体装置の製造方法において、前記第１の金型および前記第２の金型は、実質的に一体の金型を構成している。

７．前記１から６項のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）の前記半導体チップの前記取り付けは、前記半導体チップ上に設けられた複数の金バンプ電極を介して、フリップ・チップ・ボンディングにより行われる。

８．前記１から７項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｃ）の後、前記工程（ｄ）の前に、前記テープ状金属薄膜の前記第１の単位領域内に、前記第２の開口に連結した整合回路用開口を第４の金型により、打ち抜く工程．
９．前記１から８項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｃ）の後、前記工程（ｄ）の前に、前記テープ状金属薄膜の前記第１の単位領域内に、前記第１の開口に連結し、且つ、前記第１の長辺を超えて、前記複数の単位領域の内の前記第１の単位領域に隣接する第２の単位領域に及ぶリセス開口を第５の金型により、打ち抜く工程。

１０．前記９項の半導体装置の製造方法において、前記工程（ｆ）は、前記工程（ｅ）の後に、実行される。

１１．前記１０項の半導体装置の製造方法において、更に以下の工程を含む：
（ｇ）前記工程（ｃ）の後、前記工程（ｄ）、（ｅ）および（ｆ）の前に、前記半導体チップの前記複数の金バンプ電極を有する面をアンダー・フィル・レジンによって封止する工程。

１２．以下を含む半導体装置：
（ａ）アンテナ部、整合回路部および半導体チップ取り付け部を含み、第１および第２の側辺を有するアルミニウム系の帯状金属薄膜；
（ｂ）前記帯状金属薄膜に設けられたいずれも実質的に円形の第１の開口および第２の開口；
（ｃ）前記半導体チップ取り付け部に設けられ、前記第１の開口および前記第２の開口のいずれよりも幅の狭い第１および第２のスリット部で前記第１の開口および前記第２の開口の両方に連結した第３の開口；
（ｄ）前記第３の開口を跨ぐように、前記帯状金属薄膜の前記半導体チップ取り付け部に取り付けられた半導体チップ。

１３．前記１２項の半導体装置において、前記半導体チップはＲＦＩＤチップである。

１４．前記１２または１３項の半導体装置において、前記第１の開口および前記第２の開口は前記帯状金属薄膜の中心線より前記第１の側辺に近い側に設けられ、前記第１の開口は前記第２の開口よりも前記第１の側辺に近い位置に設けられている。

１５．前記１２から１４項のいずれか一つの半導体装置において、前記アンテナ部は実質的に前記帯状金属薄膜の長手方向にわたり設けられており、前記アンテナ部の両端部は中央部よりも幅が広い。

１６．前記１２から１５項のいずれか一つの半導体装置において、前記帯状金属薄膜の幅方向において、前記アンテナ部と前記半導体チップ取り付け部の間には前記整合回路部に対応し、前記第２の開口に連結した整合回路用開口が設けられている。

１７．前記１２から１６項のいずれか一つの半導体装置において、前記帯状金属薄膜の前記第１の側辺の前記半導体チップ取り付け部に対応した部分には、前記第１の開口と連結した前記第１のリセス部が設けられている。

１８．前記１２から１７項のいずれか一つの半導体装置において、前記半導体チップは、前記半導体チップ上に設けられた複数の金バンプ電極を介して、フリップ・チップ・ボンディングにより、前記半導体チップ取り付け部に取り付けられている。

１９．前記１２から１８項のいずれか一つの半導体装置において、前記半導体チップの前記複数の金バンプ電極を有する面はアンダー・フィル・レジンによって封止されている。

２０．前記１２から１９項のいずれか一つの半導体装置において、前記半導体チップは８００/９００ＭＨｚの周波数帯域のＲＦＩＤチップである。

２１．以下の工程を含む半導体装置の製造方法：
（ａ）アルミニウム系のテープ状金属薄膜の第１の主面上に長さ方向に配列され、前記テープ状金属薄膜の幅方向に沿って第１および第２の長辺を有する複数の単位領域の内の第１の単位領域内に、実質的に円形の第１の開口を、第１の金型により、打ち抜く工程；
（ｂ）前記工程（ａ）の後、前記テープ状金属薄膜の前記第１の単位領域内に、前記第１の開口よりも幅の狭い第１のスリット部で前記第１の開口に連結した第２の開口を、第２の金型により、打ち抜く工程；
（ｃ）前記工程（ｂ）の後、前記第２の開口を跨ぐように、前記第１の単位領域内に、半導体チップを取り付ける工程；
（ｄ）前記工程（ｃ）の後、前記テープ状金属薄膜を切断することによって、前記テープ状金属薄膜から、前記第１の単位領域を分離する工程。

２２．前記２１項の半導体装置の製造方法において、前記半導体チップはＲＦＩＤチップである。

２３．前記２１または２２項の半導体装置の製造方法において、前記工程（ａ）から（ｄ）の前記テープ状金属薄膜の第２の主面は、他の製造用テープ状薄膜に接着されていない。

２４．前記２１から２３項のいずれか一つの半導体装置の製造方法において、前記第２の開口を打ち抜くための前記第２の金型の両端部は、それぞれ平面的に前記第１の開口の内部に来るように配置されている。

２５．前記２１から２４項のいずれか一つの半導体装置の製造方法において、前記工程（ｃ）の前記半導体チップの前記取り付けは、前記半導体チップ上に設けられた複数の金バンプ電極を介して、フリップ・チップ・ボンディングにより行われる。

２６．前記２１から２５項のいずれか一つの半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｃ）の後、前記工程（ｄ）の前に、前記テープ状金属薄膜の前記第１の単位領域内に、前記第１の開口に連結した整合回路用開口を第３の金型により、打ち抜く工程．
２７．前記２６項の半導体装置の製造方法において、更に以下の工程を含む：
（ｆ）前記工程（ｃ）の後、前記工程（ｄ）および（ｅ）の前に、前記半導体チップの前記複数の金バンプ電極を有する面をアンダー・フィル・レジンによって封止する工程。

２８．以下を含む半導体装置：
（ａ）アンテナ部、整合回路部および半導体チップ取り付け部を含み、第１および第２の側辺を有するアルミニウム系の帯状金属薄膜；
（ｂ）前記帯状金属薄膜に設けられた実質的に円形の第１の開口；
（ｃ）前記半導体チップ取り付け部に設けられ、前記第１の開口よりも幅の狭い第１のスリット部で前記第１の開口に連結した第２の開口；
（ｄ）前記第２の開口を跨ぐように、前記帯状金属薄膜の前記半導体チップ取り付け部に取り付けられた半導体チップ。

２９．前記２８項の半導体装置において、前記半導体チップはＲＦＩＤチップである。

３０．前記２８または２９項の半導体装置において、前記第１の開口および前記第２の開口は前記帯状金属薄膜の中心線より前記第１の側辺に近い側に設けられ、前記第２の開口は前記第１の開口よりも前記第１の側辺に近い位置に設けられている。

３１．前記２８から３０項のいずれか一つの半導体装置において、前記アンテナ部は実質的に前記帯状金属薄膜の長手方向にわたり設けられており、前記アンテナ部の両端部は中央部よりも幅が広い。

３２．前記２８から３１項のいずれか一つの半導体装置において、前記帯状金属薄膜の幅方向において、前記アンテナ部と前記半導体チップ取り付け部の間には前記整合回路部に対応し、前記第２の開口に連結した整合回路用開口が設けられている。

３３．前記２８から２９項のいずれか一つの半導体装置において、前記半導体チップは、前記半導体チップ上に設けられた複数の金バンプ電極を介して、フリップ・チップ・ボンディングにより、前記半導体チップ取り付け部に取り付けられている。

３４．前記２８から３３項のいずれか一つの半導体装置において、前記半導体チップの前記複数の金バンプ電極を有する面はアンダー・フィル・レジンによって封止されている。

３５．前記２８から３４項のいずれか一つの半導体装置において、前記半導体チップは８００/９００ＭＨｚの周波数帯域のＲＦＩＤチップである。

次に、本願において開示される発明のその他の実施の形態について概要を説明する。

３６．以下の工程を含む半導体装置の製造方法：
（ａ）アルミニウム系のテープ状金属薄膜の第１の主面に、微細開口を、第１の金型により、打ち抜く工程；
（ｂ）前記工程（ａ）の後、前記テープ状金属薄膜の前記第１の主面に、半導体チップを取り付ける工程；
（ｃ）前記工程（ｂ）の後、前記テープ状金属薄膜の前記第１の主面に、前記微細開口よりも面積が十分に大きい巨大開口を、第２の金型により、打ち抜く工程；
（ｄ）前記工程（ｃ）の後、前記テープ状金属薄膜を切断することによって、前記テープ状金属薄膜から、前記微細開口、前記半導体チップおよび前記巨大開口を含む領域を分離する工程。

３７．前記３６項の半導体装置の製造方法において、前記微細開口の面積は１０平方ミリ・メートル未満であり、前記巨大開口の面積は１００平方ミリ・メートル以上である。

３８．前記３６または３７項の半導体装置の製造方法において、前記半導体チップはＲＦＩＤチップである。

３９．前記３６から３８項のいずれか一つの半導体装置の製造方法において、前記工程（ａ）から（ｄ）の前記テープ状金属薄膜の第２の主面は、他の製造用テープ状薄膜に接着されていない。

４０．前記３６から３９項のいずれか一つの半導体装置の製造方法において、前記工程（ｂ）の前記半導体チップの前記取り付けは、前記半導体チップ上に設けられた複数の金バンプ電極を介して、フリップ・チップ・ボンディングにより行われる。

４１．前記４０項の半導体装置の製造方法において、更に以下の工程を含む：
（ｅ）前記工程（ｂ）の後、前記工程（ｄ）の前に、前記半導体チップの前記複数の金バンプ電極を有する面をアンダー・フィル・レジンによって封止する工程。

〔本願における記載形式・基本的用語・用法の説明〕
１．本願において、実施の態様の記載は、必要に応じて、便宜上複数の部分に分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

２．同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。

３．同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。

４．さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

５．「ウエハ」というときは、通常は半導体装置（半導体集積回路装置、電子装置も同じ）をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。

６．「電子タグ」とは、一般にラベル等の基体にＲＦＩＤインレットを合体させたものである。ＩＣタグ、ＩＤタグ、ＥＰＣ（Electronic Product Code）タグとも言う。ここでは、主に非接触電子タグを対象とする。

７．「ＲＦＩＤインレット」とは、一般にＲＦＩＤやＥＰＣデータを有する半導体チップ（ＲＦＩＤチップ）とアンテナの複合体で、他に整合回路等を含む。本願では、テープ状、帯状又は短冊状の金属薄膜片にＲＦＩＤチップが搭載されたものを説明する。

８．本願においては、金属薄膜に打ち抜き金型で一部のものは相互にオーバラップした複数の開口を形成するプロセスを説明するが、その際、開口（孔）とその開口を穿つ金型の打ち抜き断面は同一形状であるので、それらに共通の参照番号を付す場合がる。また、先に開口された部分にオーバーラップして次の開口をあける場合は、次の開口の範囲の一部は単に概念的なものになるが、説明の都合上、当該開口の形状は、金型の打ち抜き断面と同じとして説明する。

たま、２次元単連結開口（金型の打ち抜き断面）の大きさについては、面積（平方ミリ・メートル）を基準として、便宜上以下のように区分する。すなわち、１０未満を「微細開口」、１００以上を「巨大開口」、これらの中間を「中間開口」とする。

９．アンテナ、整合回路等の分布定数回路の説明については、その性質上、正確にここまでがアンテナで、ここまでが整合回路ということはできないが、定性的な理解を助けるために、ほぼこのあたりがアンテナ等として作用していると見られる部分を示すものとする。

１０．本願において、「第１、第２、第３の」等という表現は、説明の当該箇所または単一の又は関連する実施形態内で、同種のものを区別するために便宜的に用いたものであり、全体として同一の要素の呼称として用いるとは限らない。従って、言うまでもないことであるが、一つの系統に属する請求項における「第１の開口」と他の系統に属する請求項における「第１の開口」とが、異なる要素に対応する場合もありえる。

〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。なお、図１，２および図５から７、ならびに図９は、寸法に関して、ほぼ実寸の相似形で表示した。また、図中の寸法の単位は特に表示がなければミリメートルである。

１．本実施の形態における電子タグ用インレット（半導体装置）の概要説明（主に図１から４）
図１は本願発明の一実施の形態の半導体装置（電子タグ用インレット）の全体平面外略図である。図２は図１における半導体チップ取り付け部の拡大平面図（各部分の位置関係を明示）である。図３は図２におけるＡ−Ａ’断面の断面図である。図４は本願発明の一実施の形態の半導体装置の模式等価回路図である。これらに基づいて、本実施の形態における電子タグ用インレットを説明する。

以下の例ではＩＳＯ１８０００−６ＴｙｐｅＣに準拠したＵＨＦ帯（８６０から９６０ＭＨｚ）用の電子タグの製造に使用されるＲＦＩＤインレットを例にとり説明する。この帯域の電子タグは通信距離が、３メートル程度（読み取り距離）と長いことから、物流管理や商品管理に使用される。なお、２．４５ＧＨｚ帯の電子タグの通信距離（読み取り距離）は１メートル程度、１３．５６ＭＨｚでは５０ｃｍ程度、１２５ｋＨｚでは１０ｃｍ程度である。

図１に示すように、本実施の形態におけるＲＦＩＤインレットは、たとえば９０ミリ・メートル幅のアルミニウム系のテープ状金属薄膜２（帯状金属薄膜）に加工対象として想定した複数の単位領域１０に一つ、すなわち、第１の単位領域１０ａにアンテナ部５、整合回路部６及び半導体チップ取り付け部７をパターニングして、半導体チップ取り付け部７に半導体チップ１（ＲＦＩＤチップ）を取り付けたものである（図２参照）。半導体チップ１の寸法は、たとえば、約１ミリ・メートル角（正方形に限らず、長方形でもよいので面積で言うと約１平方ミリメートル）、厚さ０．１５ミリ・メートル程度である。アンテナ部５は両端部１４が幅広で、中央部１５が細く形成されている（この中央部の幅は、整合回路がない部分で１４ミリ・メートル程度、整合回路がある部分で５ミリ・メートル程度である）。インレットの幅（短い方）は、一般にアンテナ両端部１４の幅とほぼ同じで、ここでは、たとえば２０ミリ・メートルほどである。なお、アンテナ部５の長さは、ここでは製造上の便宜を考慮して、テープ状アルミ箔の幅と同一である（異なるものとしてもよい）。中央部が細くなるのは、中央部に比較的大面積の整合回路用開口１１（この例では面積は１６５平方ミリ・メートル程度である）を設けるためである。またそのため、半導体チップ取り付け部７はインレット１０ａの第１の長辺３に近接して設けられている。また、インレット１０ａの幅方向（短辺方向）の両側端部、すなわち、第１の長辺３および第２の長辺４側端部中央には、それぞれ第１のリセス部１２および第２のリセス部１３が設けられている。各リセス部の面積は、一対のインレットに跨っており、この両方をあわせた面積は、ここでは３２５平方ミリ・メートル程度である。具体的には、第１のリセス部１２はｎ番目の単位領域１０とｎ＋１番目の単位領域１０に対して共通にあけられる。同様に第２のリセス部１３はｎ番目の単位領域１０とｎ-１番目の単位領域１０に対して共通にあけられる。このリセス部１２，１３があるために、インレット１０ａが個片化された状態で、落下等しても半導体チップ取り付け部７が直接損傷を受ける可能性は小さくなる。

次に、半導体チップ取り付け部７の詳細を説明する。図２に示すように、テープ状金属薄膜２はこの部分で、分離スリット１６によって２領域に隔てられている（この両側のアンテナ部から半導体チップ取り付け部７へ延びた半島状の領域の幅は、ここでは２ミリ・メートル程度である）。このようにアンテナ等を構成する帯状金属薄膜２を一部に分離スリット１６を入れることによって、実質的なアンテナ長を長くすることができる。この分離スリット１６は、内部の幅広部と両端の第１のスリット部１７および第２のスリット部１８からなっている。スリット部１７および第２のスリット部１８の太さは、たとえば、３０から３００マイクロ・メートル程度である（ここでは２００マイクロ・メートル、すなわち、０．２ミリ・メートル程度である）。内部の幅広部の面積（ここでは０．６平方ミリ・メートル程度である。スリット部をあわせてもほぼ同程度である）が比較的大きいのは、これによって通信距離を大きくするためである。この分離スリット１６は両端部で、円形の第１の開口８および第２の開口９と連結している（このそれぞれの円形の面積は、ここでは２平方ミリ・メートル程度である）。半導体チップ１は、たとえば４個の金バンプ電極２１，２２，２３，２４で帯状金属薄膜２に接続されている。この内、金バンプ電極２１，２２はドライブ電極であり、金バンプ電極２３，２４は機械的なバランスを取るためのダミー電極である（ＵＳボンディングの際の加圧のバランスをとる）。半導体チップ１と帯状金属薄膜２の間は、アンダーフィル・レジン１９で封止されている。円形の開口、すなわち、第１の開口８および第２の開口９の幅は、第１のスリット部１７および第２のスリット部１８の幅のいずれよりも広くされている。このため、封止レジン１９は表面張力で引っ張られた（毛細管現象）としても、せいぜい、第１のスリット部１７および第２のスリット部１８と第１の開口８および第２の開口９との連結部近傍で停止する。このことによって、第１の長辺３および整合回路用開口第１長辺１１ａまで封止レジン１９が流動・拡大して、整合回路用開口１１や第１のリセス部１２等を打ち抜く際に、レジンごと切断することがなく、打ち抜きをスムースに行うことができる。また、アンダーフィル・レジン１９には通常、シリカ粉末等のフィラーが大量に含まれているので、打ち抜き金型の損傷回避の面でも重要である。

次に、半導体チップ１の取り付け状態を説明する。図３に示すように、帯状金属薄膜２の主面２ａ上に半導体チップ１が金バンプ電極２１，２２を介して、第１のスリット部１７を含む分離スリット１６を跨ぐようにフリップ・チップ・ボンディングされている。半導体チップ１のデバイス主面はアンダーフィル・レジン１９によって、封止されている。

次に、ＲＦＩＤチップ１について説明する。図４に示すように、ＲＦＩＤチップ１のデバイス主面には、整流・送信、クロック抽出、セレクタ、カウンタ、ＲＯＭなどからなる回路が形成されている。また、アンテナ部５と整合回路６は、全体としてダイポール・アンテナとそのＴマッチング回路を構成していると見ることができる。

２．本実施の形態における電子タグ用インレットの製造方法の概要説明（主に図５から１０及び図１２）
図５は図１における半導体チップ取り付け部の拡大平面図（第１および第２の金型の側から第１および第２の金型と第３の金型の関係を明示）である。図６は図１における半導体チップ取り付け部の拡大平面図（第３の金型の側から第１および第２の金型と第３の金型の関係を明示）である。図７は図１における半導体チップ取り付け部の拡大平面図（レジン封止部の位置関係を明示）である。図８は本願発明の一実施の形態の半導体装置の製造方法における各種の打ち抜き金型の使用状況を説明するプロセス・フロー図である。図９は図８に対応したプロセス・フロー中のテープ状金属薄膜の状況を示すテープ上面フロー図である。図１０は図８に対応したプロセス・ブロック・フロー図である。これらに基づいて、本実施の形態における電子タグ用インレット（半導体装置）の製造方法の概要を説明する。

図８に示すように（図９（ａ）参照）、アルミニウム系のテープ状金属薄膜２に、第１の金型２８および第２の金型２９からなる金型集合体３５によって、実質的に円形の第１の開口８および第２の開口９（微細円形開口または微細円形開口群）が打ち抜かれる（丸孔打ち抜き工程１０１；図１０）。このとき、図９（ａ）に示すように、同時にまたは前後して位置合わせ用円形開口４１を、同一の又は別の打ち抜き金型によって、打ち抜いてもよい。ここで、単位領域１０は図９（ａ）から（ｃ）においては、いまだ明確に物理的に区画された領域にはなっていないが、個片化後にインレット１０ａになるべきもの、または加工対象の単位領域として、観念的に存在するものとする。図５に第１の金型２８および第２の金型２９の打ち抜き断面、すなわち、当該金型で無垢の平板を打ち抜いたときにできる除去部分８，９（形状は開口部と同じ)の形状をハッチングで示す。このような比較的寸法が広い円形開口（形状が単純な微細開口）は打ち抜きが簡単で、精度も高く、金型の損傷も少ない。この先行して打ち抜く開口は、必ずしも円形である必要はないが、金型が変形しないように、２次元図形と見たとき、原則として狭隘部分や鋭角部分または鋭く折れ曲がるコーナ部や頂点部分がないことが望ましい。従って、円形、長径および短径の差が大きくない楕円形、角を面取りした正方形、角を面取りした長方形で長辺、短辺の長さの差の大きくないもの、またはそれらの組み合わせのうち、前記原則を満たすものとなる。なお、この先行して開ける開口は、必ずしも一対である必要はない。必要に応じて、単一でも、３個以上でもよい。

次に、図８に示すように（図９（ａ）参照）、アルミニウム系のテープ状金属薄膜２に、第３の金型３６によって、微細分離スリットすなわち第３の開口１６（形状が複雑な微細開口）が打ち抜かれる（スリット打ち抜き工程１０２；図１０）。図６に第３の金型３６の打ち抜き断面、すなわち、当該金型で無垢の平板を打ち抜いたときにできる除去部分１６（形状は開口部と同じ)の形状をハッチングで示す。このように、金型の刃の厚みが薄い金型先端部１６ａ，１６ｂはともに、すでに開けられた第１の開口８または第２の開口９の内部になるので、実際に切断に寄与しない。従って、薄い金型の変形による精度誤差や金型自体の損傷が有効に回避できる。

次に、図７、図１０及び図１２に示すように、チップ取り付け部７に半導体チップ１がボンディングされ、アンダー・フィル・レジン１９で封止される（チップ取り付け工程１０３）。図７にレジンで封止される部分をハッチングで示す。

続いて、図８に示すように（図９（ｂ）参照）、アルミニウム系のテープ状金属薄膜２に、第４の金型３１によって、整合回路用開口１１（巨大開口）が打ち抜かれる（整合回路打ち抜き工程１０４；図１０）。この整合回路用開口１１は平面的に第２の開口９の一部とオーバーラップしている。ここで図７に示すように、第２の開口９は幅が第２のスリット部１８よりも十分に広いので、封止レジン１９が第２のスリット部１８を越えて、第２の開口９内に広く到達することがないので、整合回路用開口１１を打ち抜く際、金型とレジンが接触することがなく、開口がスムースに行える。このため、金型の損傷も回避できる。これによって、整合回路の形状又は寸法が正確に加工される。アルミニウム箔２の加工精度を上げるためには、最初に小寸法（微細開口）または中寸法の開口を打ち抜きして、後に大寸法の開口（巨大開口）をうち抜きすることが有効である。先に、大寸法の開口をうち抜くと、アルミニウム箔２の変形が大きくなり、大寸法の開口周辺の強度も低下するため、その近傍の微細加工が困難となる。このことは、後のリセス開口１２（大寸法開口）についても同じである。また、大寸法の開口を打ち抜く前に、半導体チップ１のボンディングを実行することも、大寸法開口の形成による半導体チップ取り付け部７の変形による位置ずれを回避する意味からも重要である。この点、アンダー・フィル後に大寸法開口を形成することも、同様の理由による。

次に、図８に示すように（図９（ｃ）参照）、アルミニウム系のテープ状金属薄膜２に、第５の金型３２によって、リセス開口１２（第１のリセス開口１２）が打ち抜かれる（端面打ち抜き工程１０５；図１０）。ここで、図８のリセス開口１３（第２のリセス開口１３）は、先行する単位領域のリセス開口１２（第１のリセス開口１２）にあたる。このリセス開口１２は平面的に第１の開口８の一部とオーバーラップしている。ここで図７に示すように、第１の開口８は幅が第１のスリット部１７よりも十分に広いので、封止レジン１９が第１のスリット部１７を越えて、第１の開口８内に広く到達することがないので、リセス開口１２を打ち抜く際、金型とレジンが接触することがなく、開口がスムースに行える。このため、金型の損傷も回避できる。これによって、リセス開口１２の形状又は寸法が正確に加工される。リセス開口１２もアンテナ又は整合回路を構成しているので、この加工精度の向上は、製品の性能に緊密に関連している。

最後に、図１０及び図９（ｄ）に示すように、切断により、インレット１０ａ（単位領域）の個片化が行われる。

３．本実施の形態におけるＲＦＩＤチップの製造プロセス・フローにおける要素プロセスの説明（主に図１１及び１３から１８）
図１１は本願発明の一実施の形態の半導体装置の主要要素の一つである半導体チップの製造工程の概要を示すプロセス・ブロック・フロー図である。図１３は図１１に対応する要素プロセス（ＢＧテープ貼り付け工程）説明図である。図１４は図１１に対応する要素プロセス（ＢＧ工程）説明図である。図１５は図１１に対応する要素プロセス（ダイシング・テープ貼り付け工程）説明図である。図１６は図１１に対応する要素プロセス（BGテープ剥離工程）説明図である。図１７は図１１に対応する要素プロセス（ダイシング工程）説明図である。図１８は図１１に対応する要素プロセス（チップ反転工程）説明図である。これらに基づいて、ウエハ工程完了からダイシング後のＵＶ照射完了までの各工程を説明する。

図１１に示すように、ウエハ工程１１１が完了すると、ウエハ５１はバック・グラインド・テープ（ＢＧテープ）貼り付け工程１１２に送られる。バック・グラインド・テープ貼り付け工程１１２では、図１３に示すように、ウエハ５１の表面（デバイス面）を保護するために、バック・グラインド・テープ５２（ＢＧテープ）の貼り付けが行われる。このようにウエハ５１の表面にバック・グラインド・テープ５２が張られた状態で、ウエハ５１の裏面に対して、図１４に示すようにバック・グラインド回転ホイール５３によってバック・グラインド処理１１３が実行される。バック・グラインド処理１１３の後、図１５に示すように、ウエハ５１の裏面にダイシング・テープ５５を貼り付けて、ダイシング・テープ５５を介して、ウエハ５１をダイシング・フレーム５４に固定する（図１１のダイシングテープ貼り付け工程１１４）。その後、図１６に示すように、不要になったバック・グラインド・テープ５２がウエハ５１の表面から剥がされる（図１１のBGテープ剥離工程１１５）。そして、ダイシングフレーム５４に固定された状態で、ダイシングが行われる（図１１のダイシング工程１１６）。図１７に示すように、ダイシングは通常、幅広回転ブレード５７によるハーフカットとファイン回転ブレード５８によるフルカットの２段階で行われ、ウエハ５１の裏面のダイシング・テープ５５に達する切削溝５６を形成する。その後、図１１に示すように、ダイシング・テープ５５の粘着力を弱めるための紫外線照射１１７が行われる。そうした状態で、図１８（ａ）に示すように、もう一枚のダイシング・フレーム６４にダイシング・テープ６５を貼り付けたものを対向させた状態で、ダイシング・テープ５５の裏面をローラ５９で押圧することによって、図１８（ｂ）に示すように、ウエハ５１に対応する多数のチップ１をチップ表面（デバイス面）がダイシング・テープ６５の粘着面に粘着されるように転写する（図１１のダイシングテープ張替え工程１１８）。最後に図１１に示すように、ダイシング・テープ６５に対して、紫外線照射１１９が行われる。その後は、図１２に示すように、アルミ箔導入工程１２１に進む。

４．本実施の形態における電子タグ用インレットの製造プロセス・フローにおける要素プロセスの説明（主に図１２及び図１９から３１）
図１２は本願発明の一実施の形態の半導体装置の製造方法の全体フローを示すプロセス・ブロック・フロー図である。図１９は図１２に対応する要素プロセス（アルミニウム・テープ導入工程）説明図である。図２０は図１２に対応する要素プロセス（丸孔・スリット打ち抜き工程）説明図である。図２１は図２０に丸孔・スリット打ち抜き工程後のアルミニウム・テープの状況を示す上面図である。図２２は図１２に対応する要素プロセス（アルミニウム・テープのリールへの巻き取り工程）説明図である。図２３は図１２に対応する要素プロセス（チップ・ピックアップ工程）説明図である。図２４は図１２に対応する要素プロセス（アンダー・フィル工程）説明図である。図２５は図１２に対応する要素プロセス（レジン・ベーク工程）説明図である。図２６は図１２に対応する要素プロセス（インレット個片化工程）説明図である。図２７は図１２に対応する要素プロセス（選別・出荷用テープ貼り付け工程）説明図である。図２８は図１２に対応する要素プロセス（出荷用テープ巻き取り工程）説明図である。図２９は図１２に対応する要素プロセス（選別・出荷用テープ貼り付け工程完了時）説明図である。図３０は図１２に対応する要素プロセス（包装工程）説明図である。図３１は図１２に対応する要素プロセス（梱包工程）説明図である。これらに基づいて電子タグ用インレットの製造プロセス・フローにおける各要素プロセスを説明する。

まず、図１９に示すようなデバイス・キャリア・テープ兼アンテナ材料としてのアルミニウム箔２（テープ状金属薄膜）がロール状に巻かれた状態で供給される（図１２のアルミニウム箔導入工程１２１）。ここで、アルミニウム箔２の幅は９０ミリ・メートル程度であり、アルミニウム箔２の厚さは、たとえば、５０マイクロ・メートル程度（好適な範囲としては３０から１００マイクロ・メートル）である。また、硬度的には比較的硬質材が望ましい。たとえば、最高レベルの硬さをもつ「Ｈ１８」レベルのものが好適である。また、アルミニウム箔は、硬いものに熱処理して順次軟らかいものを製造するので、原則として、硬いものほど価格面で有利である。また、軟材では金型への付着が激しく、しわもよりやすいからである。具体的材料を合金番号で示す。９９％以上の高純度アルミニウム系材料としては、Ａ１０８５Ｈ−Ｈ１８，Ａ１０７０Ｈ−Ｈ１８，Ａ１０５０Ｈ−Ｈ１８，Ａ１Ｎ３０Ｈ−Ｈ１８，Ａ１１００Ｈ−Ｈ１８等がある。その他、リチウムを含有したリチウム合金系アルミニウム材料としては、Ａ８０２１Ｈ−Ｈ１８，Ａ８０７９Ｈ−Ｈ１８等があり、加工性に優れている。ただし、価格面では高純度アルミニウム系材料の方が有利である。

次に、図２０（ｂ）に示すように、アルミニウム箔２の各単位領域１０の半導体チップ取り付け部７に対して、丸孔８，９および分離スリット１６の加工が行われる（図１２の孔・スリット打ち抜き工程１２２）。このとき、図２１に示すように、位置合わせ用の開口４１が同時に（開口８または開口９と同時、またはスリット１６と同時又は別の時でも可）開けられる。次に、図２３に示すように、目的とする半導体チップ１をダイシング・テープ６５の下部から突き上げピン６７で突き上げて、ダイ・ボンディング・ツール６８で真空吸着して、ダイシング・テープ６５から分離する。そのまま図２１に示すように、アルミニウム箔２の半導体チップ取り付け部７に運び、そこで、摂氏８０度から１００度程度に加熱したダイ・ボンディング・ツール６８から超音波を０．３秒程度印加（熱圧着＋超音波方式）して、金バンプとアンテナ材料であるアルミニウム間の金属間結合によるフリップ・チップ・ボンディングを実行する（図１２のＵＳボンディング工程１２３）。続いて、図２４に示すように、シリンジ（Syringe）６９により液状レジン１９ａを供給して、半導体チップ１のデバイス面とアルミニウム箔２の間に封止レジン１９を満たす（図１２のアンダー・フィル工程１２４）。封止レジン１９としては、エポキシ系のレジンに他の添加物とともにシリカ粉末をフィラーとして混ぜたもの等が望ましい。

その後、図２５に示すように、紫外線ランプ７０により、紫外線を照射して、アンダー・フィル・レジン１９を仮硬化させ（図１２のＵＶレジン硬化工程１２５）、一旦、リール６１に巻き取られる。この巻取りの際には、巻き取られるアルミニウム箔およびチップ等の構造体を保護するために、間に層間テープが挿入される。

その後、図１２に示すように、リール６１状態で、最終的なベーク工程１２６（ベーク温度はたとえば摂氏１３０度から１７５度）を経て、外観検査１２７を実行する。その後、図１２に示すように、整合回路打ち抜き工程１２８へ進む。整合回路打ち抜き工程１２８では、図２６に示すように、整合回路用開口１１が打ち抜かれる。続けて、図２６に示すように、単位領域１０の両サイドにリセス部を設けるためのリセス開口１２の打ち抜きが行われる（図１２の端部打ち抜き工程１２９）。その後、図２６に示すように、完成した単位領域１０がテープ状のアルミニウム箔２から切断により分離され、独立した電子インレット１０ａとなる（図１２の切断による個片化工程１３０）。

独立した電子インレット１０ａは、図２７に示すように、そのまま選別テストにかけられる（図１２の選別工程１３１）。その後、独立した電子インレット１０ａは、図２７に示すように、今度は出荷用テープ７２上に貼り付けられる（図１２の出荷テープへの貼り付け工程１３２）。出荷用テープ７２は、樹脂テープまたは紙等である。樹脂テープ材料としては、たとえばポリエステル系のＰＥＴ（Polyethylene Terephthalate）やＰＥＮ（Polyethylene Naphthalate）などが好適である。

多数の電子インレット１０ａが貼り付けられた出荷用テープ７２は、図２８および図２９に示すように、リール７３に巻き取られる。その後、リール７３は図３０に示すように、耐湿袋７４に包装され、更に、図３１に示すように、出荷用の箱７５に梱包される（図１２の梱包工程１３３）。その後、図１２に示すように、製品として出荷される（出荷工程１３４）。

５．サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

例えば、前記実施形態では、８００/９００ＭＨｚ帯の電子インレット等について、具体的に説明したが、本願発明は、それに限定されるものではなく、１２５ｋＨｚ帯、１３．５６ＭＨｚ帯、及び２．４５ＧＨｚ帯の電子インレット等にも適用できることは言うまでもない。

また、前記実施形態では、インレットを最終的に横に密に並べて出荷用テープに貼り付けるものを中心に説明したが、本願発明は、それに限定されるものではなく、インレットの長手方向をテープの長さ方向に沿って貼り付けるものにも適用できることは言うまでもない。

更に、前記実施形態では、裏打ちテープを使用せず、アンテナ材であるアルミニウム箔自体をキャリアテープとして使用するいわゆるＣＯＡ（Chip on Al）方式を中心に説明したが、本願発明は、それに限定されるものではなく、樹脂テープ材料上にアンテナ（又はその元となるもの）を形成したキャリアテープを使用するものにも適用できることは言うまでもない。

本願発明の一実施の形態の半導体装置（電子タグ用インレット）の全体平面外略図である。 図１における半導体チップ取り付け部の拡大平面図（各部分の位置関係を明示）である。 図２におけるＡ−Ａ’断面の断面図である。 本願発明の一実施の形態の半導体装置の模式等価回路図である。 図１における半導体チップ取り付け部の拡大平面図（第１および第２の金型の側から第１および第２の金型と第３の金型の関係を明示）である。 図１における半導体チップ取り付け部の拡大平面図（第３の金型の側から第１および第２の金型と第３の金型の関係を明示）である。 図１における半導体チップ取り付け部の拡大平面図（レジン封止部の位置関係を明示）である。 本願発明の一実施の形態の半導体装置の製造方法における各種の打ち抜き金型の使用状況を説明するプロセス・フロー図である。 図８に対応したプロセス・フロー中のテープ状金属薄膜の状況を示すテープ上面フロー図である。 図８に対応したプロセス・ブロック・フロー図である。 本願発明の一実施の形態の半導体装置の主要要素の一つである半導体チップの製造工程の概要を示すプロセス・ブロック・フロー図である。 本願発明の一実施の形態の半導体装置の製造方法の全体フローを示すプロセス・ブロック・フロー図である。 図１１に対応する要素プロセス（ＢＧテープ貼り付け工程）説明図である。 図１１に対応する要素プロセス（ＢＧ工程）説明図である。 図１１に対応する要素プロセス（ダイシング・テープ貼り付け工程）説明図である。 図１１に対応する要素プロセス（BGテープ剥離工程）説明図である。 図１１に対応する要素プロセス（ダイシング工程）説明図である。 図１１に対応する要素プロセス（チップ反転工程）説明図である。 図１２に対応する要素プロセス（アルミニウム・テープ導入工程）説明図である。 図１２に対応する要素プロセス（丸孔・スリット打ち抜き工程）説明図である。 図２０に丸孔・スリット打ち抜き工程後のアルミニウム・テープの状況を示す上面図である。 図１２に対応する要素プロセス（アルミニウム・テープのリールへの巻き取り工程）説明図である。 図１２に対応する要素プロセス（チップ・ピックアップ工程）説明図である。 図１２に対応する要素プロセス（アンダー・フィル工程）説明図である。 図１２に対応する要素プロセス（レジン・ベーク工程）説明図である。 図１２に対応する要素プロセス（インレット個片化工程）説明図である。 図１２に対応する要素プロセス（選別・出荷用テープ貼り付け工程）説明図である。 図１２に対応する要素プロセス（出荷用テープ巻き取り工程）説明図である。 図１２に対応する要素プロセス（選別・出荷用テープ貼り付け工程完了時）説明図である。 図１２に対応する要素プロセス（包装工程）説明図である。 図１２に対応する要素プロセス（梱包工程）説明図である。

符号の説明

１ 半導体チップ
２ テープ状金属薄膜（帯状金属薄膜）
２ａ テープ状金属薄膜の第１の主面（帯状金属薄膜の第１の主面）
３ 単位領域の第１の長辺（帯状金属薄膜の第１の長辺）
４ 単位領域の第２の長辺（帯状金属薄膜の第２の長辺）
８ 第１の開口（第１の金型の打ち抜き断面）
９ 第２の開口（第２の金型の打ち抜き断面）
１０ 単位領域
１０ａ 第１の単位領域(インレット)
１６ 第３の開口（第３の金型の打ち抜き断面）
１７ 第１のスリット部
１８ 第２のスリット部
２８ 第１の金型
２９ 第２の金型
３６ 第３の金型

Claims (20)

1. 以下の工程を含む半導体装置の製造方法：
   （ａ）アルミニウム系のテープ状金属薄膜の第１の主面上に長さ方向に配列され、前記テープ状金属薄膜の幅方向に沿って第１および第２の長辺を有する複数の単位領域の内の第１の単位領域内に、第１の開口および第２の開口を、第１の金型および第２の金型により、打ち抜く工程；
   （ｂ）前記工程（ａ）の後、前記テープ状金属薄膜の前記第１の単位領域内に、前記第１の開口および前記第２の開口の間にあって、前記第１の開口および前記第２の開口のいずれよりも幅の狭い第１および第２のスリット部で前記第１の開口および前記第２の開口に連結した第３の開口を、第３の金型により、打ち抜く工程；
   （ｃ）前記工程（ｂ）の後、前記第３の開口を跨ぐように、前記第１の単位領域内に、半導体チップを取り付ける工程；
   （ｄ）前記工程（ｃ）の後、前記テープ状金属薄膜を切断することによって、前記テープ状金属薄膜から、前記第１の単位領域を分離する工程。
2. 前記１項の半導体装置の製造方法において、前記半導体チップはＲＦＩＤチップである。
3. 前記１項の半導体装置の製造方法において、前記工程（ａ）から（ｄ）の前記テープ状金属薄膜の第２の主面は、他の製造用テープ状薄膜に接着されていない。
4. 前記１項の半導体装置の製造方法において、前記第１の開口および前記第２の開口は実質的に円形である。
5. 前記１項の半導体装置の製造方法において、前記第３の開口を打ち抜くための前記第３の金型の両端部は、それぞれ平面的に前記第１の開口および前記第２の開口の内部に来るように配置されている。
6. 前記１項の半導体装置の製造方法において、前記第１の金型および前記第２の金型は、実質的に一体の金型を構成している。
7. 前記１項の半導体装置の製造方法において、前記工程（ｃ）の前記半導体チップの前記取り付けは、前記半導体チップ上に設けられた複数の金バンプ電極を介して、フリップ・チップ・ボンディングにより行われる。
8. 前記７項の半導体装置の製造方法において、更に以下の工程を含む：
   （ｅ）前記工程（ｃ）の後、前記工程（ｄ）の前に、前記テープ状金属薄膜の前記第１の単位領域内に、前記第２の開口に連結した整合回路用開口を第４の金型により、打ち抜く工程．
9. 前記８項の半導体装置の製造方法において、更に以下の工程を含む：
   （ｆ）前記工程（ｃ）の後、前記工程（ｄ）の前に、前記テープ状金属薄膜の前記第１の単位領域内に、前記第１の開口に連結し、且つ、前記第１の長辺を超えて、前記複数の単位領域の内の前記第１の単位領域に隣接する第２の単位領域に及ぶリセス開口を第５の金型により、打ち抜く工程。
10. 前記９項の半導体装置の製造方法において、前記工程（ｆ）は、前記工程（ｅ）の後に、実行される。
11. 前記１０項の半導体装置の製造方法において、更に以下の工程を含む：
    （ｇ）前記工程（ｃ）の後、前記工程（ｄ）、（ｅ）および（ｆ）の前に、前記半導体チップの前記複数の金バンプ電極を有する面をアンダー・フィル・レジンによって封止する工程。
12. 以下を含む半導体装置：
    （ａ）アンテナ部、整合回路部および半導体チップ取り付け部を含み、第１および第２の側辺を有するアルミニウム系の帯状金属薄膜；
    （ｂ）前記帯状金属薄膜に設けられたいずれも実質的に円形の第１の開口および第２の開口；
    （ｃ）前記半導体チップ取り付け部に設けられ、前記第１の開口および前記第２の開口のいずれよりも幅の狭い第１および第２のスリット部で前記第１の開口および前記第２の開口の両方に連結した第３の開口；
    （ｄ）前記第３の開口を跨ぐように、前記帯状金属薄膜の前記半導体チップ取り付け部に取り付けられた半導体チップ。
13. 前記１２項の半導体装置において、前記半導体チップはＲＦＩＤチップである。
14. 前記１２項の半導体装置において、前記第１の開口および前記第２の開口は前記帯状金属薄膜の中心線より前記第１の側辺に近い側に設けられ、前記第１の開口は前記第２の開口よりも前記第１の側辺に近い位置に設けられている。
15. 前記１２項の半導体装置において、前記アンテナ部は実質的に前記帯状金属薄膜の長手方向にわたり設けられており、前記アンテナ部の両端部は中央部よりも幅が広い。
16. 前記１２項の半導体装置において、前記帯状金属薄膜の幅方向において、前記アンテナ部と前記半導体チップ取り付け部の間には前記整合回路部に対応し、前記第２の開口に連結した整合回路用開口が設けられている。
17. 前記１２項の半導体装置において、前記帯状金属薄膜の前記第１の側辺の前記半導体チップ取り付け部に対応した部分には、前記第１の開口と連結した前記第１のリセス部が設けられている。
18. 前記１２項の半導体装置において、前記半導体チップは、前記半導体チップ上に設けられた複数の金バンプ電極を介して、フリップ・チップ・ボンディングにより、前記半導体チップ取り付け部に取り付けられている。
19. 前記１２項の半導体装置において、前記半導体チップの前記複数の金バンプ電極を有する面はアンダー・フィル・レジンによって封止されている。
20. 前記１２項の半導体装置において、前記半導体チップは８００/９００ＭＨｚの周波数帯域のＲＦＩＤチップである。

Images