JP2009122098A - 試験測定機器及びその校正方法 - Google Patents
試験測定機器及びその校正方法 Download PDFInfo
- Publication number
- JP2009122098A JP2009122098A JP2008275827A JP2008275827A JP2009122098A JP 2009122098 A JP2009122098 A JP 2009122098A JP 2008275827 A JP2008275827 A JP 2008275827A JP 2008275827 A JP2008275827 A JP 2008275827A JP 2009122098 A JP2009122098 A JP 2009122098A
- Authority
- JP
- Japan
- Prior art keywords
- input
- reference signal
- test
- signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3177—Testing of logic operation, e.g. by logic analysers
Abstract
【解決手段】各入力ブロック18は、複数の入力回路16を具えている。各入力回路16は、ポート20から入力信号を受け、且つ、試験測定機器10内の基準信号発生器12からの基準信号を直接的に又は校正ポート24及びポート20を介して受ける。入力回路16は、基準信号に応じて、基準信号を取り込むことができる。基準信号によるトリガ用のチャネルも、基準信号を取り込むので、そのチャネルの特性を測定して、校正できる。
【選択図】図1
Description
本発明の第2態様によれば、第1態様の試験測定機器において、基準信号発生器に結合された校正ポートを更に具え;基準信号発生器が、この基準信号発生器に結合された入力回路と校正ポートとの両方に基準信号を出力する。
本発明の第3態様によれば、第2態様の試験測定機器において、基準信号に関連する入力チャネルの1つを介して受けた入力信号の遷移領域を求める制御器を更に具えている。
本発明の第4態様によれば、第3態様の試験測定機器において、制御器は、不安定な基準信号に関連した入力信号のサンプルを求める。
本発明の第5態様によれば、第2態様の試験測定機器において、制御器は、入力回路に関連した不安定なサンプルに応答して、入力回路の1つに対して、セットアップ時間及びホールド時間の少なくとも一方を求める。
本発明の第6態様によれば、第2態様の試験測定機器において、基準信号に関連した入力チャネルを介して受けた複数の入力信号の遷移領域を求める制御器を更に具え、この制御器は、入力信号の遷移領域の間の相対時間を求める。
本発明の第7態様によれば、第6態様の試験測定機器において、制御器は、相対タイミングに応答して、入力回路をデスキューする。
本発明の第8態様によれば、第1態様の試験測定機器において、入力回路が複数の入力ブロックにグループ化され、各入力ブロックがポートの1つに対応し;少なくとも1つの入力ブロックは、対応するポートのチャネルの数よりも多い数の入力回路を含んでいる。
本発明の第9態様によれば、第8態様の試験測定機器において、入力ブロックの少なくとも1つが、基準信号発生器に結合された入力回路を含んでいる。
本発明の第11態様によれば、第10態様の方法において、第2入力回路が受けサンプリングされた基準信号の不安定なサンプルを求める。
本発明の第12態様によれば、第11態様の方法において、更に、第1入力回路内で受けた基準信号の複数の遷移に関連した受信基準信号をオーバーサンプリングし;第1入力回路内で受信した基準信号の遷移に応じて、オーバーサンプリングされた基準信号の部分を組合せる。
本発明の第13態様によれば、第12態様の方法において、更に、第1入力回路で受けた基準信号の複数の遷移の各遷移に対して、受信した基準信号をオーバーサンプリングし;基準信号に関連する同じ位置でのサンプルの値が基準信号の複数の遷移に関して変化すると、基準信号に関連する位置を不安定サンプルとして判断する。
本発明の第14態様によれば、第11態様の方法において、更に、外部ポートに結合された試験測定機器の総ての入力回路の不安定サンプルをほぼ同時に判断する。
本発明の第15態様によれば、第11態様の方法において、不安定サンプルに応答して、第2入力回路用のセットアップ時間及びホールド時間の少なくとも一方を判断する。
本発明の第16態様によれば、第11態様の方法において、出力された基準信号を第3入力回路内で受け、第3入力回路が受けサンプリングされた基準信号の不安定サンプルを判断し;第2入力回路の不安定サンプル及び第3入力回路の不安定サンプルに応じて、第2入力回路及び第3入力回路の間のスキューを判断する。
本発明の第18態様によれば、第17態様の試験測定機器において、この試験測定機器の動作をトリガするトリガを更に具え;このトリガ回路は、出力チャネルの1つに結合され;交差点スイッチは、サンプル点選択回路の任意の出力サンプルを、トリガ回路に結合された出力チャネルのルートにする。
本発明の第19態様によれば、第17態様の試験測定機器において、複数のサンプル点選択信号を発生する制御器を更に具え;各サンプル点選択回路は、サンプル点選択信号の対応するサブセットに応答して、オーバーサンプリングされた入力信号のサンプルを選択する。
本発明の第20態様によれば、第17態様の試験測定機器において、入力チャネルに対応する複数の比較器と;複数のしきい値電圧回路とを更に具え;各しきい値電圧回路が、しきい値電圧を比較器の対応する1つに供給し;各しきい値電圧が独立して制御可能である。
サンプル選択回路を有することができる。例えば、かかるサンプル点選択回路の各々は、対応するオーバーサンプリングされた入力信号のサンプルを出力サンプルとして選択できる。すなわち、SPS84は、複数の出力サンプルを発生する単一の回路として実施できるし、又は、複数出力サンプルの1つを供給するための個別のサンプル選択回路としても実施できる。
12 基準信号発生器
16 入力回路
18 入力ブロック
20 ポート
24 校正ポート
26 制御器
62 試験装置
80 プローブ回路
82 オーバーサンプラ
84 サンプル点選択回路
86 交差点スイッチ
90 トリガ回路
92 サンプル点制御回路
96 ルーティング制御器
Claims (3)
- 基準信号発生器と、
複数の入力チャネルと、
複数の入力回路とを具え、
上記入力チャネルの各々が対応する上記入力回路に結合され、
上記入力チャネルの1つが上記基準信号発生器に結合されていることを特徴とする試験測定機器。 - 試験測定機器を校正する方法であって、
上記試験測定機器内で基準信号を発生し、
上記基準信号を第1入力回路で受け、
上記基準信号を出力し、
出力された上記基準信号を第2入力回路で受け、
上記第1入力回路が受けた上記基準信号に応答して、上記第2入力回路が受けた基準信号をサンプリングすることを特徴とする試験測定機器の校正方法。 - 夫々が対応する入力信号を受ける複数の入力チャネルと、
上記入力信号の各々をオーバーサンプリングするオーバーサンプラと、
オーバーサンプリングされた上記入力信号の各々に対して、対応するオーバーサンプリングされた入力信号のサンプルを出力サンプルとして各々選択する複数のサンプル点選択回路と、
上記サンプル点選択回路の上記出力サンプルを複数の出力チャネルのルートにする交差点スイッチと
を具えた試験測定機器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US98732307P | 2007-11-12 | 2007-11-12 | |
US12/251,747 US8103473B2 (en) | 2007-11-12 | 2008-10-15 | Test and measurement instrument and method of calibrating |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009122098A true JP2009122098A (ja) | 2009-06-04 |
Family
ID=40624566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008275827A Pending JP2009122098A (ja) | 2007-11-12 | 2008-10-27 | 試験測定機器及びその校正方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8103473B2 (ja) |
JP (1) | JP2009122098A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120041695A1 (en) * | 2010-08-16 | 2012-02-16 | Csi Technology, Inc. | Integrated vibration measurement and analysis system |
CN106059568B (zh) * | 2016-06-21 | 2018-11-09 | 电子科技大学 | 基于校准的多通道逻辑分析仪同步触发电路 |
US11428732B2 (en) * | 2019-08-28 | 2022-08-30 | Keysight Technologies, Inc. | Self-calibrating deskew fixture |
USD947693S1 (en) | 2019-09-20 | 2022-04-05 | Tektronix, Inc. | Measurement probe head assembly |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59225359A (ja) * | 1983-06-06 | 1984-12-18 | Iwatsu Electric Co Ltd | 信号観測装置の信号入力装置 |
JPS6030898B2 (ja) * | 1981-05-15 | 1985-07-19 | テクトロニクス・インコ−ポレイテツド | ロジツク・アナライザの入力装置 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU5722198A (en) * | 1996-12-20 | 1998-07-17 | Ep Technologies Inc | Unified switching system for electrophysiological stimulation and signal recording and analysis |
-
2008
- 2008-10-15 US US12/251,747 patent/US8103473B2/en not_active Expired - Fee Related
- 2008-10-27 JP JP2008275827A patent/JP2009122098A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6030898B2 (ja) * | 1981-05-15 | 1985-07-19 | テクトロニクス・インコ−ポレイテツド | ロジツク・アナライザの入力装置 |
JPS59225359A (ja) * | 1983-06-06 | 1984-12-18 | Iwatsu Electric Co Ltd | 信号観測装置の信号入力装置 |
Also Published As
Publication number | Publication date |
---|---|
US20090125269A1 (en) | 2009-05-14 |
US8103473B2 (en) | 2012-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6105157A (en) | Salphasic timing calibration system for an integrated circuit tester | |
JP5389357B2 (ja) | 位相シフトした周期波形を使用する時間測定 | |
JP5254794B2 (ja) | デジタル信号のタイミングを試験するためのストローブ技法 | |
US7856578B2 (en) | Strobe technique for test of digital signal timing | |
US20070071080A1 (en) | Strobe technique for time stamping a digital signal | |
JP2005293808A (ja) | 試験装置、位相調整方法、及びメモリコントローラ | |
TWI390227B (zh) | 用於探測受測裝置或受測鏈路的積體電路、方法和系統 | |
JP2018506029A (ja) | 較正される単一クロックソース同期シリアライザ・デシリアライザプロトコルを用いる高速データ転送 | |
CN107144781A (zh) | 具有数字边沿触发检测电路的测量系统 | |
US7296195B2 (en) | Bit synchronization for high-speed serial device testing | |
CN220207786U (zh) | 延迟偏差测量电路 | |
JP2009122098A (ja) | 試験測定機器及びその校正方法 | |
KR20050085898A (ko) | 반도체 시험 장치 | |
JP4446892B2 (ja) | 半導体試験装置 | |
US9015541B2 (en) | Device and method for performing timing analysis | |
US7209849B1 (en) | Test system, added apparatus, and test method | |
US7904265B2 (en) | Circuits and methods for calibrating a delay element | |
EP2060925A2 (en) | Test and measurement instrument and method of calibrating | |
JP2014130095A (ja) | 試験装置および試験方法 | |
US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
CN110521165B (zh) | 用于由节拍信号和数据信号形成数字值的方法 | |
JP5291657B2 (ja) | 検査装置および検査方法 | |
CN117521825A (zh) | 用于量子计算机控制设备的信号发生器电路 | |
JP2006129489A (ja) | ディジタル信号解析方法およびシステム | |
JP2012117983A (ja) | 電子デバイスおよび測定装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20100701 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121005 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121016 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130116 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130409 |