JP2009117620A5 - - Google Patents

Download PDF

Info

Publication number
JP2009117620A5
JP2009117620A5 JP2007289113A JP2007289113A JP2009117620A5 JP 2009117620 A5 JP2009117620 A5 JP 2009117620A5 JP 2007289113 A JP2007289113 A JP 2007289113A JP 2007289113 A JP2007289113 A JP 2007289113A JP 2009117620 A5 JP2009117620 A5 JP 2009117620A5
Authority
JP
Japan
Prior art keywords
conductive layer
layer
thin film
double
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007289113A
Other languages
English (en)
Other versions
JP2009117620A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007289113A priority Critical patent/JP2009117620A/ja
Priority claimed from JP2007289113A external-priority patent/JP2009117620A/ja
Publication of JP2009117620A publication Critical patent/JP2009117620A/ja
Publication of JP2009117620A5 publication Critical patent/JP2009117620A5/ja
Pending legal-status Critical Current

Links

Claims (4)

  1. ダブルゲート型薄膜トランジスタと、前記ダブルゲート型薄膜トランジスタのボトムゲート電極に電気的に接続された外部接続端子と、を備え、
    前記外部接続端子が、前記ボトムゲート電極と同一の層として成膜された第1の導電層と、前記ダブルゲート型薄膜トランジスタのソース・ドレイン電極と同一の層として成膜された第2の導電層と、ITOからなる第3の導電層と、を有し、
    前記第2の導電層と前記第3の導電層との間の層として絶縁層が成膜されているとともに、前記第2の導電層と前記第3の導電層とが前記絶縁層に設けられたコンタクトホールで接触している画像読取装置であって、
    前記第2の導電層は、Cr、Ti、W、Ta、Moの何れか1種を含む第4の導電層と、前記第4の導電層の次に成膜されたITOからなる第5の導電層と、を有し、
    前記第4の導電層が前記第5の導電層と同一パターンとなるようにパターニング形成されているとともに、前記第5の導電層が前記コンタクトホールで前記第3の導電層に接触していることを特徴とする画像読取装置。
  2. 前記第3の導電層が、前記ダブルゲート型薄膜トランジスタのトップゲート電極と同一の層として成膜されていることを特徴とする請求項1に記載の画像読取装置。
  3. 前記第3の導電層が、前記ダブルゲート型薄膜トランジスタを覆うように成膜された静電気保護膜と同一の層として成膜されていることを特徴とする請求項1に記載の画像読取装置。
  4. ダブルゲート型薄膜トランジスタと、前記ダブルゲート型薄膜トランジスタのボトムゲート電極に電気的に接続された外部接続端子と、を備え、
    前記外部接続端子が、前記ボトムゲート電極と同一の層として成膜された第1の導電層と、前記ダブルゲート型薄膜トランジスタのソース・ドレイン電極と同一の層として成膜された第2の導電層と、ITOからなる第3の導電層と、を有し、
    前記第2の導電層と前記第3の導電層との間の層として絶縁層が成膜されているとともに、前記第2の導電層と前記第3の導電層とが前記絶縁層に設けられたコンタクトホールで接触している画像読取装置の製造方法であって、
    前記第2の導電層として、Cr、Ti、W、Ta、Moの何れか1種を含む第4の導電層と、ITOからなる第5の導電層と、を連続成膜する工程と、
    前記第4の導電層が前記第5の導電層と同一パターンとなるように前記第2の導電層をパターニングする工程と、
    前記第5の導電層を覆うように前記絶縁層を成膜する工程と、
    前記第5の導電層の一部が前記絶縁層から露出するようにドライエッチングにより前記絶縁層にコンタクトホールを形成する工程と、
    前記コンタクトホールで前記第5の導電層に接触するように前記第3の導電層を成膜する工程と、
    を含むことを特徴とする画像読取装置の製造方法。
JP2007289113A 2007-11-07 2007-11-07 画像読取装置およびその製造方法 Pending JP2009117620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007289113A JP2009117620A (ja) 2007-11-07 2007-11-07 画像読取装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007289113A JP2009117620A (ja) 2007-11-07 2007-11-07 画像読取装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009117620A JP2009117620A (ja) 2009-05-28
JP2009117620A5 true JP2009117620A5 (ja) 2010-07-15

Family

ID=40784407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007289113A Pending JP2009117620A (ja) 2007-11-07 2007-11-07 画像読取装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009117620A (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011048923A1 (en) 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
JP5907697B2 (ja) * 2011-11-09 2016-04-26 三菱電機株式会社 配線構造及びそれを備える薄膜トランジスタアレイ基板並びに表示装置
CN104040416B (zh) * 2012-01-11 2017-05-17 夏普株式会社 半导体装置、显示装置和半导体装置的制造方法
US20140374744A1 (en) * 2013-06-19 2014-12-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106711050A (zh) * 2016-12-19 2017-05-24 深圳市华星光电技术有限公司 一种薄膜晶体管的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1388897A1 (en) * 2001-05-18 2004-02-11 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor
JP2004247533A (ja) * 2003-02-14 2004-09-02 Casio Comput Co Ltd アクティブマトリックスパネル
JP4742295B2 (ja) * 2004-09-08 2011-08-10 カシオ計算機株式会社 薄膜トランジスタパネルの製造方法
JP2006235284A (ja) * 2005-02-25 2006-09-07 Casio Comput Co Ltd 表示装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP2009157354A5 (ja)
JP2012164976A5 (ja) 半導体装置の作製方法
JP2011044698A5 (ja) 半導体装置の作製方法
JP2008116502A5 (ja)
JP2012078847A5 (ja) 半導体装置、表示装置、電子機器、半導体装置の作製方法
JP2016103660A5 (ja)
JP2012068627A5 (ja) 半導体装置の作製方法
JP2009265635A5 (ja)
JP2010271701A5 (ja)
JP2010170108A5 (ja) 半導体装置
JP2014170952A5 (ja) 液晶表示装置
JP2011107728A5 (ja)
JP2008083662A5 (ja)
JP2009124124A5 (ja)
JP2009124152A5 (ja)
JP2007102226A5 (ja)
JP2012138574A5 (ja)
JP2007213065A5 (ja)
JP2009124121A5 (ja)
JP2014215485A5 (ja)
JP2006352098A5 (ja)
JP2015025955A5 (ja)
JP2013084845A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法および表示装置
JP2009117620A5 (ja)
EP2983204B1 (en) Display device and method for manufacturing the same