JP2009117026A - Sramのビット線スクリーニング方法 - Google Patents
Sramのビット線スクリーニング方法 Download PDFInfo
- Publication number
- JP2009117026A JP2009117026A JP2008282305A JP2008282305A JP2009117026A JP 2009117026 A JP2009117026 A JP 2009117026A JP 2008282305 A JP2008282305 A JP 2008282305A JP 2008282305 A JP2008282305 A JP 2008282305A JP 2009117026 A JP2009117026 A JP 2009117026A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- blt
- node
- sram
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5006—Current
Abstract
【解決手段】真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第1、第2のトランジスタによって真ビット線(BLT)と相補ビット線(BLC)とに接続されているスタティックランダムアクセスメモリ(SRAM)セルの制御方法が提供される。この方法は、BLTの電位が書き込みドライバ回路によって電源電圧に引き寄せられることを抑制するステップと、BLTの電位がプリチャージ回路によって電源電圧に引き寄せられることを抑制するステップと、BLTの電位が第1のトランジスタによってそのSRAMセルに記憶された電圧に引き寄せられることを抑制するステップと、上述の条件の下で、BLTの電位をしきい値電位と比較するステップとを備える。
【選択図】図3
Description
(1)書き込みドライバ回路が、BLTの電位を供給電圧(supply voltage)に大きく引き寄せることを防止する。
(2)プリチャージ回路が、BLTの電位を供給電圧に大きく引き寄せることを防止する。
(3)TR2トランジスタが、BLTの電位をSRAMメモリセル102に記憶された電位に大きく引き寄せることを防止する。
(1)書き込みドライバ回路が、BLTの電位を供給電圧(supply voltage)に大きく引き寄せることを防止する。
(2)プリチャージ回路が、BLTの電位を供給電位に大きく引き寄せることを防止する。
(3)TR2トランジスタが、BLTの電位をSRAMメモリセル102に記憶された電位に大きく引き寄せることを防止する。
ここに示されているように、シュムープロットの不合格条件は、(白線で示されるように)従来技術における指の形を超えて広がっている。
Claims (8)
- 真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第1、第2のトランジスタによって真ビット線(BLT)と相補ビット線(BLC)とに接続されているスタティックランダムアクセスメモリ(SRAM)セルの検査方法であって、
BLTの電位が書き込みドライバ回路によって電源電圧に引き寄せられることを抑制するステップと、
BLTの電位がプリチャージ回路によって電源電圧に引き寄せられることを抑制するステップと、
BLTの電位が第1のトランジスタによってそのSRAMセルに記憶された電圧に引き寄せられることを抑制するステップと、
上述の条件の下で、BLTの電位をしきい値電位と比較するステップとを備える方法。 - BLTの電位がしきい値電位未満であるときに、そのSRAMセルが有意なリーク電流を含むことを判定するステップをさらに備える請求項1に記載の方法。
- BLTの電位が、しきい値電位未満へと直線的にドロップするときに、そのSRAMセルが有意なリーク電流を含むものと判定するステップをさらに備える請求項1に記載の方法。
- 真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第1、第2のトランジスタによって真ビット線(BLT)と相補ビット線(BLC)とに接続されているスタティックランダムアクセスメモリ(SRAM)セルの検査方法であって、
BLTの電位が第1のトランジスタによって、大きくそのSRAMセルに記憶された電圧に引き寄せられることを抑制するステップと、
少なくとも上記の条件の下で、BLTの電位をしきい値電位と比較するステップとを備える方法。 - BLTの電位が書き込みドライバ回路によって電源電圧に引き寄せられることを抑制するステップをさらに備える請求項4に記載の方法。
- BLTの電位がプリチャージ回路によって電源電圧に引き寄せられることを抑制するステップをさらに備える請求項4に記載の方法。
- BLTの電位がしきい値電位未満であるときに、そのSRAMセルが有意なリーク電流を含むことを判定するステップをさらに備える請求項4に記載の方法。
- BLTの電位が、しきい値電位未満へと直線的にドロップするときに、そのSRAMセルが有意なリーク電流を含むものと判定するステップをさらに備える請求項4に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/934,919 US7791969B2 (en) | 2007-11-05 | 2007-11-05 | Method and apparatus for screening bit line of a static random access memory (SRAM) for excessive leakage current |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009117026A true JP2009117026A (ja) | 2009-05-28 |
Family
ID=40587966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008282305A Pending JP2009117026A (ja) | 2007-11-05 | 2008-10-31 | Sramのビット線スクリーニング方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7791969B2 (ja) |
JP (1) | JP2009117026A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7791969B2 (en) * | 2007-11-05 | 2010-09-07 | Sony Computer Entertainment Inc. | Method and apparatus for screening bit line of a static random access memory (SRAM) for excessive leakage current |
US8611164B2 (en) | 2011-08-01 | 2013-12-17 | International Business Machines Corporation | Device and method for detecting resistive defect |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482085A (ja) * | 1990-07-25 | 1992-03-16 | Toshiba Corp | スタティック型メモリセル |
JPH0765599A (ja) * | 1993-06-30 | 1995-03-10 | Kawasaki Steel Corp | 半導体記憶装置 |
JPH07320498A (ja) * | 1994-05-20 | 1995-12-08 | Mitsubishi Electric Corp | 半導体記憶装置及び半導体記憶装置のショート検出方法 |
JPH10247398A (ja) * | 1997-03-05 | 1998-09-14 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその検査方法 |
JPH11144500A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | ワード線昇圧回路を備えた半導体スタティックramの低電圧動作試験方法 |
JP2000322900A (ja) * | 1999-05-12 | 2000-11-24 | Mitsubishi Electric Corp | 半導体記録装置 |
JP2001076498A (ja) * | 1999-09-03 | 2001-03-23 | Toshiba Corp | 半導体記憶装置 |
JP2002074995A (ja) * | 2000-08-29 | 2002-03-15 | Hitachi Ltd | 半導体記憶装置 |
JP2005339588A (ja) * | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置の検査方法と半導体記憶装置 |
JP2007102902A (ja) * | 2005-10-03 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体記憶装置、及びその検査方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3450896B2 (ja) * | 1994-04-01 | 2003-09-29 | 三菱電機株式会社 | 不揮発性メモリ装置 |
KR0138208B1 (ko) * | 1994-12-08 | 1998-04-28 | 문정환 | 반도체 메모리 소자 |
JPH10162585A (ja) * | 1996-12-03 | 1998-06-19 | Sony Corp | トリミング機能付きセンスアンプを備えた半導体メモリ素子 |
US6195278B1 (en) * | 1999-12-30 | 2001-02-27 | Nortel Networks Limited | Content addressable memory cells and words |
US6584026B2 (en) * | 2000-06-28 | 2003-06-24 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit capable of adjusting input offset voltage |
US20080103708A1 (en) * | 2006-10-13 | 2008-05-01 | Sony Computer Entertainment Inc. | Leakage power estimation |
US7791969B2 (en) * | 2007-11-05 | 2010-09-07 | Sony Computer Entertainment Inc. | Method and apparatus for screening bit line of a static random access memory (SRAM) for excessive leakage current |
-
2007
- 2007-11-05 US US11/934,919 patent/US7791969B2/en not_active Expired - Fee Related
-
2008
- 2008-10-31 JP JP2008282305A patent/JP2009117026A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0482085A (ja) * | 1990-07-25 | 1992-03-16 | Toshiba Corp | スタティック型メモリセル |
JPH0765599A (ja) * | 1993-06-30 | 1995-03-10 | Kawasaki Steel Corp | 半導体記憶装置 |
JPH07320498A (ja) * | 1994-05-20 | 1995-12-08 | Mitsubishi Electric Corp | 半導体記憶装置及び半導体記憶装置のショート検出方法 |
JPH10247398A (ja) * | 1997-03-05 | 1998-09-14 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその検査方法 |
JPH11144500A (ja) * | 1997-11-07 | 1999-05-28 | Nec Corp | ワード線昇圧回路を備えた半導体スタティックramの低電圧動作試験方法 |
JP2000322900A (ja) * | 1999-05-12 | 2000-11-24 | Mitsubishi Electric Corp | 半導体記録装置 |
JP2001076498A (ja) * | 1999-09-03 | 2001-03-23 | Toshiba Corp | 半導体記憶装置 |
JP2002074995A (ja) * | 2000-08-29 | 2002-03-15 | Hitachi Ltd | 半導体記憶装置 |
JP2005339588A (ja) * | 2004-05-24 | 2005-12-08 | Matsushita Electric Ind Co Ltd | 半導体記憶装置の検査方法と半導体記憶装置 |
JP2007102902A (ja) * | 2005-10-03 | 2007-04-19 | Matsushita Electric Ind Co Ltd | 半導体記憶装置、及びその検査方法 |
Also Published As
Publication number | Publication date |
---|---|
US7791969B2 (en) | 2010-09-07 |
US20090116320A1 (en) | 2009-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10872883B2 (en) | Memory circuit and method of operating same | |
US9418729B2 (en) | Multi-port memory cell | |
US9208858B1 (en) | Static random access memory with assist circuit | |
US7830727B2 (en) | Apparatus and method for low power, single-ended sensing in a multi-port SRAM using pre-discharged bit lines | |
TWI483266B (zh) | 具有自定時位元線增強電路之記憶體及其方法 | |
US7940581B2 (en) | Method for low power sensing in a multi-port SRAM using pre-discharged bit lines | |
US8817528B2 (en) | Device comprising a plurality of static random access memory cells and method of operation thereof | |
KR101061080B1 (ko) | Sram 셀과 어레이 테스트 장치 및 방법 | |
US11238908B2 (en) | Memory circuit and method of operating same | |
US9679649B2 (en) | Reconfigurable cam | |
JP2004199829A (ja) | 半導体記憶装置 | |
US7881090B2 (en) | Content addressable memory (CAM) array capable of implementing read or write operations during search operations | |
US20060250838A1 (en) | Method and apparatus for low voltage write in a static random access memory | |
US7821817B2 (en) | Semiconductor storage device | |
US9508451B2 (en) | Detecting write disturb in multi-port memories | |
US6724649B1 (en) | Memory cell leakage reduction | |
JP2009117026A (ja) | Sramのビット線スクリーニング方法 | |
JP2010182344A (ja) | SRAM(StaticRandomAccessMemory)、及びSRAMのテスト方法 | |
US9013940B2 (en) | Sense amplifier | |
JP2013114727A (ja) | 半導体記憶装置 | |
US7596040B2 (en) | Methods and apparatus for improved write characteristics in a low voltage SRAM | |
GB2297173A (en) | Static random access memories | |
US9324412B2 (en) | Memory architecture | |
US8913421B2 (en) | Writing to a memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101125 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111206 |