JP2009111414A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2009111414A JP2009111414A JP2009000315A JP2009000315A JP2009111414A JP 2009111414 A JP2009111414 A JP 2009111414A JP 2009000315 A JP2009000315 A JP 2009000315A JP 2009000315 A JP2009000315 A JP 2009000315A JP 2009111414 A JP2009111414 A JP 2009111414A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon
- gate electrode
- silicide
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】 半導体装置の製造方法は、半導体基板上にゲート絶縁層,ポリシリコン層の積層を形成する工程と、前記ポリシリコン層の表面に第1の加速エネルギでp型不純物を高濃度にドープする工程と、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,前記露出した基板シリコン表面に前記第1の加速エネルギより高い第2の加速エネルギでp型不純物を深くイオン注入する工程と、シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を有する。
【選択図】 図3
Description
ゲート電極の抵抗を更に低減化するため,シリサイドより抵抗の低い金属でゲートを作成する提案もある。当初,シリコン層で使い捨てゲートを形成し,その後シリコンをアルミニウムに置換して置換アルミニウムゲート電極を形成する提案もある(特許文献3)。
J. kedzierski et al., IEDM 2002 TechnicalDigest, p247 K.Rim et al., 2002 Symposium on VLSITechnology Digest of Technical Papers, in particular Fig. 3
半導体基板上にゲート絶縁層,ポリシリコン層の積層を形成する工程と、
前記ポリシリコン層の表面に第1の加速エネルギでp型不純物を高濃度にドープする工程と、
前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に前記第1の加速エネルギより高い第2の加速エネルギでp型不純物を深くイオン注入する工程と、
シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を含む半導体装置の製造方法
が提供される。
半導体基板上にゲート絶縁層,ポリシリコン層,絶縁キャップ層の積層を形成する工程と、
前記絶縁キャップ層、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に不純物をイオン注入する工程と、
シリコン層を、前記基板シリコン表面上に成長する工程と、
前記絶縁キャップ層を除去する工程と、
前記ポリシリコン層表面及び前記基板シリコン表面にシリサイド化反応を行なう工程と、
を含む半導体装置の製造方法
が提供される。
ン層を形成し、ゲート絶縁膜2を形成する。ゲート絶縁膜2の上に、厚さ50nmのポリ
シリコン層25を熱CVDにより成膜する。ポリシリコン層25の上に、厚さ20nmの酸化シリコン層を形成し、絶縁キャップ層26とする。絶縁キャップ層26の上に、リソグラフィによりレジストパターンRPを作成する。レジストパターンRPをマスクとし、絶縁キャップ層26、ポリシリコン層25をプラズマエッチングし、ゲート電極形状にパターニングする。この後レジストパターンRPは除去し、希HFによりゲート電極周辺のゲート絶縁膜2を除去する。
50−750℃、成膜圧力40−100torr、供給ガスSiH2Cl250−200sccm、HCl5−20sccm、H210−20slmでシリコンの選択的エピタキシャル成長を行う。ゲート電極35は、表面のB濃度が高いため、その上にはシリコン層は成長しない。絶縁層28の上にもシリコン層は成長しない。ソース/ドレイン領域29の露出した表面上にのみ選択的にシリコン層37がエピタキシャルに成長する。
前記シリコン基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に、第1の温度のシリサイド化反応で形成された第1シリサイド層のゲート電極と、
前記ゲート電極両側の前記シリコン基板に形成されたソース/ドレイン領域と、
前記ソース/ドレイン領域内に、前記第1の温度より高い第2の温度のシリサイド化反応で形成された第2シリサイド層のソース/ドレインシリサイド領域と、
を有する半導体装置。
前記シリコン基板上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に、1種類のシリサイド層で形成されたゲート電極と、
前記ゲート電極両側の前記シリコン基板に形成されたソース/ドレイン領域と、
前記ソース/ドレイン領域内に、2種類のシリサイド層で形成されたソース/ドレインシリサイド領域と、
を有する半導体装置。
前記絶縁ゲート構造の側壁上に絶縁サイドウォールを形成する工程と、
前記絶縁サイドウォールを備えた絶縁ゲート構造両側の前記シリコン基板内に,ソース/ドレイン領域を形成する工程と,
前記ソースドレイン領域が露出した状態で、前記シリコン基板上に第1の金属層を形成し,第1の温度で第1のシリサイド化反応を行わせ,前記ソース/ドレイン領域に第1のシリサイド層を形成する工程と、
前記絶縁キャップ層を除去し,前記シリコン基板上に第2の金属層を形成し,前記第1の温度より低い第2の温度で第2のシリサイド化反応を行なわせ,前記絶縁ゲート構造のシリコン層をフルシリサイデーションすると共に、前記ソース/ドレイン領域の第1のシリサイド層の深さは実質的に増加させない工程と、
を含む半導体装置の製造方法。
前記ポリシリコン層の表面に第1の加速エネルギでp型不純物を高濃度にドープする工程と、
前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に前記第1の加速エネルギより高い第2の加速エネルギでp型不純物を深くイオン注入する工程と、
シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を含む半導体装置の製造方法。
前記絶縁キャップ層、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に不純物をイオン注入する工程と、
シリコン層を、前記基板シリコン表面上に成長する工程と、
前記絶縁キャップ層を除去する工程と、
前記ポリシリコン層表面及び前記基板シリコン表面からシリサイド化反応を行なう工程と、
を含む半導体装置の製造方法。
前記絶縁キャップ層をパターニングし,前記nチャネルMOSFET領域のゲート電極形状に残す工程と、
前記pチャネルMOSFET領域のポリシリコン層上にゲート電極形状のレジストパターンを形成し,前記レジストパターンと前記絶縁キャップ層をマスクとして、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面およびpチャネルMOSFETのポリシリコンゲート電極表面からシリサイド化反応を行い,メタルリッチのシリサイド領域を形成する工程と、
前記シリサイド領域を覆って,絶縁層を形成する工程と、
前記絶縁層,前記絶縁キャップ層を貫通して,前記ゲート電極に達するコンタクト孔を形成する工程と、
前記コンタクト孔を埋め込んで,アルミニウム層を形成する工程と、
アニーリングを行い,前記nチャネルMOSFETのゲート電極をアルミニウムで置換する工程と、
を含む半導体装置の製造方法。
前記絶縁キャップ層をパターニングし,前記nチャネルMOSFET領域のゲート電極形状に残す工程と、
前記pチャネルMOSFET領域のポリシリコン層上にゲート電極形状のレジストパターンを形成し,前記レジストパターンと前記絶縁キャップ層をマスクとして、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記ゲート電極を埋め込むシリコン層を基板上に成長する工程と、
前記シリコン層を化学機械研磨し、前記nチャネルMOSFETの絶縁キャップ層は残し,前記pチャネルMOSFETのゲート電極を露出する工程と、
前記シリコン層表面およびpチャネルMOSFETのポリシリコンゲート電極表面からシリサイド化反応を行い,メタルリッチのシリサイド領域を形成する工程と、
前記シリサイド領域を覆って,絶縁層を形成する工程と、
前記絶縁層,前記絶縁キャップ層を貫通して,前記ゲート電極に達するコンタクト孔を形成する工程と、
前記コンタクト孔を埋め込んで,アルミニウム層を形成する工程と、
アニーリングを行い,前記nチャネルMOSFETのゲート電極をアルミニウムで置換する工程と、
を含む半導体装置の製造方法。
2 ゲート絶縁層
3 ポリシリコン層
4 イクステンション
5 絶縁キャップ層
6 絶縁サイドウォール
8 ソース/ドレイン領域
10 コバルト層
11 コバルトシリサイド領域
13 ニッケル層
14 コバルトニッケルシリサイド領域
22、24 ニッケル層
23 NiSi2層
25 ポリシリコン層
26 絶縁キャップ層
28 サイドウォール
29 ソース/ドレイン領域
30 ニッケル層
31 NiSi2領域
32 ニッケル層
33 NiSiゲート電極
35 ポリシリコン層
37 シリコン層
39 ニッケル層
40、41 NiSi領域
44 nウエル
45 pウエル
46、47 エクステンション
49、50 ソース/ドレインコンタクト領域
51 ニッケル層
52、53 (Niリッチな)ニッケルシリサイド領域
55 層間絶縁膜
57 Al層
59 置換Al領域
62 ニッケル層
63、64 (Niリッチな)ニッケルシリサイド領域
65 Al層
66 置換Al領域
Claims (3)
- 半導体基板上にゲート絶縁層,ポリシリコン層の積層を形成する工程と、
前記ポリシリコン層の表面に第1の加速エネルギでp型不純物を高濃度にドープする工程と、
前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に前記第1の加速エネルギより高い第2の加速エネルギでp型不純物を深くイオン注入する工程と、
シリコン層を、前記ポリシリコン層表面上には成長させず、前記基板シリコン表面上にのみ成長する工程と、
を含む半導体装置の製造方法。 - 前記ポリシリコン層表面及び前記基板シリコン表面にシリサイド化反応を行なう工程をさらに含む請求項1記載の半導体装置の製造方法。
- 半導体基板上にゲート絶縁層,ポリシリコン層,絶縁キャップ層の積層を形成する工程と、
前記絶縁キャップ層、前記ポリシリコン層,ゲート絶縁層をパターニングし,ゲート電極を形成すると共に,その両側に基板シリコン表面を露出する工程と,
前記露出した基板シリコン表面に不純物をイオン注入する工程と、
シリコン層を、前記基板シリコン表面上に成長する工程と、
前記絶縁キャップ層を除去する工程と、
前記ポリシリコン層表面及び前記基板シリコン表面にシリサイド化反応を行なう工程と、
を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000315A JP4983810B2 (ja) | 2009-01-05 | 2009-01-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009000315A JP4983810B2 (ja) | 2009-01-05 | 2009-01-05 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003383293A Division JP4515077B2 (ja) | 2003-11-13 | 2003-11-13 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009111414A true JP2009111414A (ja) | 2009-05-21 |
JP4983810B2 JP4983810B2 (ja) | 2012-07-25 |
Family
ID=40779493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009000315A Expired - Fee Related JP4983810B2 (ja) | 2009-01-05 | 2009-01-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4983810B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022532818A (ja) * | 2020-04-22 | 2022-07-20 | 長江存儲科技有限責任公司 | 可変キャパシタ |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230039A (ja) * | 1990-12-27 | 1992-08-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10294457A (ja) * | 1997-04-21 | 1998-11-04 | Nec Corp | 半導体装置の製造方法 |
JP2000252462A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Mis型半導体装置及びその製造方法 |
JP2000311861A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 半導体膜の選択成長方法および半導体装置の製造方法 |
JP2002008999A (ja) * | 2000-06-23 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2002124665A (ja) * | 2000-10-12 | 2002-04-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2009
- 2009-01-05 JP JP2009000315A patent/JP4983810B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04230039A (ja) * | 1990-12-27 | 1992-08-19 | Toshiba Corp | 半導体装置及びその製造方法 |
JPH10294457A (ja) * | 1997-04-21 | 1998-11-04 | Nec Corp | 半導体装置の製造方法 |
JP2000252462A (ja) * | 1999-03-01 | 2000-09-14 | Toshiba Corp | Mis型半導体装置及びその製造方法 |
JP2000311861A (ja) * | 1999-04-27 | 2000-11-07 | Sony Corp | 半導体膜の選択成長方法および半導体装置の製造方法 |
JP2002008999A (ja) * | 2000-06-23 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JP2002124665A (ja) * | 2000-10-12 | 2002-04-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022532818A (ja) * | 2020-04-22 | 2022-07-20 | 長江存儲科技有限責任公司 | 可変キャパシタ |
JP7267437B2 (ja) | 2020-04-22 | 2023-05-01 | 長江存儲科技有限責任公司 | 可変キャパシタ |
Also Published As
Publication number | Publication date |
---|---|
JP4983810B2 (ja) | 2012-07-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9337285B2 (en) | Contact structure of semiconductor device | |
US7229871B2 (en) | Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors | |
US7737468B2 (en) | Semiconductor devices having recesses filled with semiconductor materials | |
JP4313065B2 (ja) | シリコンゲルマニウムゲートを利用した半導体素子及びその製造方法 | |
US7078285B1 (en) | SiGe nickel barrier structure employed in a CMOS device to prevent excess diffusion of nickel used in the silicide material | |
US7652336B2 (en) | Semiconductor devices and methods of manufacture thereof | |
JP2008235568A (ja) | 半導体装置およびその製造方法 | |
JP2006351581A (ja) | 半導体装置の製造方法 | |
US20060166457A1 (en) | Method of making transistors and non-silicided polysilicon resistors for mixed signal circuits | |
US20140147978A1 (en) | Strained Structure of a Semiconductor Device | |
KR20090019693A (ko) | 스트레인된 반도체 장치 및 이의 제조 방법 | |
JP4515077B2 (ja) | 半導体装置の製造方法 | |
JP2007157744A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3998665B2 (ja) | 半導体装置およびその製造方法 | |
JPH11284179A (ja) | 半導体装置およびその製造方法 | |
JP3874716B2 (ja) | 半導体装置の製造方法 | |
JP2006202860A (ja) | 半導体装置及びその製造方法 | |
JP4744413B2 (ja) | 半導体装置の製造方法 | |
JP2009117621A (ja) | 半導体装置及びその製造方法 | |
WO2013139063A1 (zh) | 一种半导体结构及其制造方法 | |
JP4983810B2 (ja) | 半導体装置の製造方法 | |
JP2008117842A (ja) | 半導体装置、およびその製造方法 | |
JP2008124441A (ja) | 半導体装置の製造方法 | |
JP2006352127A (ja) | 複数の熱処理によって自己整列されたシリサイド膜を形成する方法 | |
JP2008085306A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120327 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4983810 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |