JP2009111138A - 半導体集積回路パッケージ及び回路基板 - Google Patents
半導体集積回路パッケージ及び回路基板 Download PDFInfo
- Publication number
- JP2009111138A JP2009111138A JP2007281550A JP2007281550A JP2009111138A JP 2009111138 A JP2009111138 A JP 2009111138A JP 2007281550 A JP2007281550 A JP 2007281550A JP 2007281550 A JP2007281550 A JP 2007281550A JP 2009111138 A JP2009111138 A JP 2009111138A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- external connection
- integrated circuit
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】外部接続端子であるバンプ電極2の配置領域における中心付近から十字を描いた4方向の外側に向けて配列されるバンプ電極列の中に、内封される半導体集積回路に電源を供給する電源端子(VCCピン4)及び接地電位端子(GNDピン5)として使用するバンプ電極2の全てが含まれている。回路基板では、電源端子(VCCピン4)及び接地電位端子(GNDピン5)として使用するバンプ電極2が接続されるビアホールが、基板裏面にパスコンを配置するために確保される十字状のスペースに沿って並ぶ構成となるので、パスコンは、当該パッケージ内の半導体集積回路への給電電流経路を外れずに配置されることになる。
【選択図】 図1
Description
図1は、この発明の実施の形態1による半導体集積回路パッケージであるBGAパッケージにおける電源端子及び接地電位端子として使用する外部接続端子の配置パターンを説明する平面図である。この実施の形態1では、BGAパッケージにフル・グリッド型を用いた場合の適用例が示されている。
図4は、この発明の実施の形態2による半導体集積回路パッケージであるBGAパッケージにおける電源端子及び接地電位端子として使用する外部接続端子の配置パターンを説明する平面図である。図5は、図4に示すBGAパッケージを実装する回路基板の裏面におけるパスコンの配置パターンを説明する平面図である。図6は、図4に示すBGAパッケージを図5に示す回路基板に実装した状態を示す概略断面図である。
2 外部接続端子であるバンプ電極
3 外部接続端子であるはんだ
4 VCCピン(電源端子)
5 GNDピン(接地電位端子)
10,25 回路基板
11 ビアホール
12 パスコン(バイパスコンデンサ)
13 パスコンパッド
14 配線パターン
15 回路基板の実装面に配置されるパッド(BGAパッド)
Claims (6)
- 回路基板との接続面に、格子状に配置される外部接続端子を備える半導体集積回路パッケージにおいて、
前記外部接続端子の配置領域における中心付近から十字を描いた4方向の外側に向けて配列される外部接続端子列の中に、内封される半導体集積回路に電源を供給する電源端子及び接地電位端子として使用する外部接続端子の全てが含まれている、
ことを特徴する半導体集積回路パッケージ。 - 前記外部接続端子列は、2列で構成され、列間において電源端子と接地電位端子とが対向するように、各列において、電源端子として使用する外部接続端子と接地電位端子として使用する外部接続端子とが交互に割り当てられていることを特徴とする請求項1に記載の半導体集積回路パッケージ。
- 前記外部接続端子列は、2列で構成され、列間において電源端子と接地電位端子とが対向するように、一方の列における外部接続端子に電源端子が割り当てられ、他方の列における外部接続端子に接地電位端子が割り当てられていることを特徴とする請求項1に記載の半導体集積回路パッケージ。
- 前記外部接続端子列は、2列で構成され、列間において、電源端子同士及び接地電位端子同士がそれぞれ対向し、また、電源端子と接地電位端子とが対向するように、各列において、電源端子として使用する外部接続端子と接地電位端子として使用する外部接続端子とが割り当てられていることを特徴とする請求項1に記載の半導体集積回路パッケージ。
- 前記外部接続端子列は、1列で構成され、電源端子として使用する外部接続端子と接地電位端子として使用する外部接続端子とが交互に割り当てられていることを特徴とする請求項1に記載の半導体集積回路パッケージ。
- 請求項1に記載の半導体集積回路パッケージを実装する回路基板であって、
前記半導体集積回路パッケージが実装される面と反対側の裏面における、前記半導体集積回路パッケージの電源端子及び接地電位端子として使用する各外部接続端子がそれぞれ接続される各実装面側パッドに対応する裏面位置に、バイパスコンデンサを取り付けるための各裏面側パッドが、基板を貫通するビアホールを通して接続される形で設けられている、
ことを特徴とする回路基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281550A JP2009111138A (ja) | 2007-10-30 | 2007-10-30 | 半導体集積回路パッケージ及び回路基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007281550A JP2009111138A (ja) | 2007-10-30 | 2007-10-30 | 半導体集積回路パッケージ及び回路基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009111138A true JP2009111138A (ja) | 2009-05-21 |
Family
ID=40779312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007281550A Pending JP2009111138A (ja) | 2007-10-30 | 2007-10-30 | 半導体集積回路パッケージ及び回路基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009111138A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144205A (ja) * | 1999-11-10 | 2001-05-25 | Canon Inc | 多端子素子及びプリント配線板 |
JP2003124383A (ja) * | 2001-10-18 | 2003-04-25 | Hitachi Ltd | 半導体装置と電子装置 |
JP2004006488A (ja) * | 2002-05-31 | 2004-01-08 | Nec Engineering Ltd | プリント配線基板およびそれを使用する実装装置 |
-
2007
- 2007-10-30 JP JP2007281550A patent/JP2009111138A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001144205A (ja) * | 1999-11-10 | 2001-05-25 | Canon Inc | 多端子素子及びプリント配線板 |
JP2003124383A (ja) * | 2001-10-18 | 2003-04-25 | Hitachi Ltd | 半導体装置と電子装置 |
JP2004006488A (ja) * | 2002-05-31 | 2004-01-08 | Nec Engineering Ltd | プリント配線基板およびそれを使用する実装装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9818679B2 (en) | Semiconductor device | |
US7005747B2 (en) | Semiconductor device having additional functional element and method of manufacturing thereof | |
KR100616384B1 (ko) | 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법 | |
US8253228B2 (en) | Package on package structure | |
JP2009070965A (ja) | 半導体装置 | |
JP5096683B2 (ja) | 半導体装置 | |
KR20040014156A (ko) | 반도체장치 | |
JP2009252893A (ja) | 半導体装置 | |
CN102044531B (zh) | 垂直结构无源元件的装置和方法 | |
JP2001156251A (ja) | 半導体装置 | |
JP2006156797A (ja) | 半導体装置 | |
US11101206B2 (en) | Semiconductor device and electronic device | |
KR20070076188A (ko) | 전자소자가 장착된 반도체 칩 패키지 및 이를 구비하는집적회로 모듈 | |
JP2008124072A (ja) | 半導体装置 | |
JP2009111138A (ja) | 半導体集積回路パッケージ及び回路基板 | |
JP6799430B2 (ja) | 半導体装置及び表示装置 | |
JP2011222901A (ja) | 半導体装置 | |
JP2013089853A (ja) | プリント配線板 | |
JP2009130074A (ja) | 半導体装置 | |
JP4640950B2 (ja) | 半導体装置 | |
JP2006041061A (ja) | 半導体装置 | |
JP2001298039A (ja) | 半導体装置 | |
JP2007059430A (ja) | 半導体装置 | |
JP2004103720A (ja) | 半導体装置及びその製造方法 | |
US20100314770A1 (en) | Mounting Substrate and Electronic Apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100308 |
|
A977 | Report on retrieval |
Effective date: 20100819 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120605 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120719 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |