CN102044531B - 垂直结构无源元件的装置和方法 - Google Patents
垂直结构无源元件的装置和方法 Download PDFInfo
- Publication number
- CN102044531B CN102044531B CN 201010250037 CN201010250037A CN102044531B CN 102044531 B CN102044531 B CN 102044531B CN 201010250037 CN201010250037 CN 201010250037 CN 201010250037 A CN201010250037 A CN 201010250037A CN 102044531 B CN102044531 B CN 102044531B
- Authority
- CN
- China
- Prior art keywords
- contact area
- passive component
- independent electronic
- contact
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
本发明揭露一种垂直结构无源元件的装置及其装配方法,将无源电子元件构建成具垂直结构的制造技术。无源元件被建造成一个垂直结构,其主体与包含有一平面的目标平台垂直,用以提供一更大的电极接触面积和一较小的实际尺寸。此无源元件亦可直接连接到一集成电路或基板的垫片接触点,或嵌入一封装,以减少无源元件所占面积,同时提高无源元件的应用效率。
Description
本申请案主张已于2009年10月14日提出的第61/251,617号临时申请案的优先权,本文纳入上述临时申请案的完整内容。
技术领域
本发明涉及一种电子元件,特别是关于一种减小无源元件在目标平台上占据的面积的垂直结构无源元件的装置及其封装和装配方法。
背景技术
半导体元件通常是使用球栅阵列(BGA)封装方式来制造,在此封装中,由锡,银和铜所组成的金属焊锡球预先焊接在一个元件封装的焊垫接触点上,用以将半导体元件焊接至一目标平台(例如印刷电路板“PCB”)。半导体元件也经常以无引线网格阵列(LGA)封装方式制造,此封装的焊垫接触点并未设置焊锡球,而是在产品组装时将一层薄薄的焊锡膏预先印刷在一PCB的金属接触点上,以将半导体元件焊接至PCB。
其它封装方式也用于半导体元件的制造。例如,四侧扁平引脚封装(QFP)或小外形集成电路封装(SOIC)是利用贴附在封装外围的海鸥翼状金属引线将封装的半导体元件耦合至印刷电路板。又例如,双列直插式封装(DIP)或针栅阵列封装(PGA)是将金属接脚贴在封装的外围或底部表面,以将封装的部分插入插座或将其焊接至一组位于一目标平台(例如PCB)上的通孔。另外,陶瓷有引线芯片载体(CLCC)封装或塑料有引线芯片载体(PLCC)封装,是将J形金属引线贴在一封装的半导体元件外围,以将半导体元件连接到一目标平台,例如PCB。
半导体元件许多传统封装的一个共同点,不外乎是将金属接触点、金属接脚或是焊锡球贴附至封装的垫片接触点,以将半导体元件连结至一目标平台。
当使用集成电路(IC)等半导体元件时,经常会增加电阻器、电容器或电感器等无源元件,也被称为“passives”,来使半导体元件正常运作。例如,去耦电容器通常连接至一IC元件的电源接脚,以滤除电流噪音。一限流电阻器通常耦合至一IC元件的一驱动接脚,以限制驱动输出电流。或者,一终端电阻器通常耦合至一信号路径,以抑制高速信号线中的反射问题。传统上,这些无源元件往往设置在其所耦合的IC元件的接脚附近,以发挥它们最大的效能。然而,由于这些无源元件是设置在IC封装之外,它们往往占据了目标平台上大部分的空间,同时与配置于IC元件周围的互联机来竞争有限空间,特别是在IC封装具有很多接脚的情况下。
图1为一传统印刷电路板(PCB)组合的简化示意图,显示一传统、具水平结构的无源元件120和一IC元件130被焊接到一印刷电路板PCB 100上。IC元件130包含一组被焊接至PCB 100上的一组目标接触点115的IC垫片135。焊锡球将IC垫片135与PCB100上的目标接触点115连接起来。为了将一无源元件120连接至PCB 100上的IC元件130的一垫片,PCB 100的表面增设两个目标接触点111、112,无源元件120的电极121、122连接至目标接触点111、112。为了将无源元件120的电极122连接至IC元件130的一IC垫片135,PCB100的表面另外增设了一PCB线路114,以将目标接触点112连接到IC元件130的一相对应的目标接触点115。图1所描述的例子显示,无源元件120占据PCB100的部分区域,它也可能同时阻碍PCB 100上的IC元件130周围的信号线。
使用传统的无源元件还有另一个潜在的问题。对于移动式或高密度电子产品,有一个持续的趋势,那就是封装的小型化,包括用来支持的无源元件的小型化。例如,用于一高密度动态随机内存模组设计的无源元件的一般尺寸已经从0603封装(具有长60密耳(千分之一英寸,1mil==25.39999918μm)乘以宽30密耳(千分之一英寸)的尺寸)转变到较小的0402封装(具有长40密耳乘以宽20密耳的尺寸)。在手机等移动式装置中,更广泛地应用可进一步减少无源元件占据面积的0201封装,即长20密耳乘以宽10密耳的尺寸。目前市面上最小尺寸的无源元件是采1005封装,即长10密耳和宽5密耳的尺寸。尺寸缩小会使传统无源元件因为焊接不足或桥接等问题发生的可能性加大而不易被焊接到PCB等目标平台上。将较小的无源元件焊接到一目标平台所面临的困难,多半源自于多数无源元件所具有的水平结构,也就是水平结构的两端各有一个电极。若有一个解决方案,可以减少无源元件在目标平台上占据的面积,同时减少组装超小型无源元件到PCB时所遇到的桥接和/或焊接不足问题,将会是很有用的。
发明内容
本发明解决的技术问题是提供一种垂直结构无源元件的装置及其封装和装配方法,减小无源元件在目标平台上占据的面积。
本发明的技术解决方案是:
一种独立电子装置,该电子装置用以连接一目标平台,该目标平台主体表面为第一平面,其中,该电子装置包含:一第一表面,其主体与该平台第一平面平行,并包含有第一接触区域;一第二表面,其主体与该平台第一平面平行,并包含有第二接触区域;一结构,该结构耦合该第一接触区域和该第二接触区域,该结构电连接该第一接触区域和该第二接触区域,用以形成一个或多个无源元件,且该结构垂直于该第一平面;并且该结构包含一外部绝缘侧壁,该绝缘侧壁至少部分围绕该第一接触区域和该第二接触区域中的一个。
一种电子封装,其中,该封装包含:一个基板,并设该基板主体位于第一平面,该基板含有一集成电路装置和连接至该集成电路装置的多组垫片接触点;多组无源元件,其中所述无源元件包括:一第一表面,其主体与该基板第一平面平行,并包含有第一接触区域;一第二表面,其主体与该基板第一平面平行,并包含有第二接触区域;耦合该第一接触区域和该第二接触区域的一结构,该结构主体垂直该第一平面;且该结构电连接该第一接触区域和该第二接触区域,用以实现一个或多个无源元件功能;及多组用以与外部连接的外部接触区域;其中该无源元件的该第一接触区域与连接于该集成电路装置的垫片接触点耦合;且该无源元件的第二接触区域与用以与外部连接的该外部接触区域耦合。
一种用于装配一电子装置的方法,其中,该方法包含以下步骤:确定一个目标平台,该目标平台包含一目标接触区域,其主体位于一第一平面;确定一个电子基板,其主体位于一第二平面,该电子基板包含一基板接触区域和一元件,该元件包含有一电子装置及一垫片接触区域,其中,该基板接触区域耦合至该垫片接触区域;提供一个垂直无源元件,该垂直无源元件包含:含有第一接触区域的第一表面,该第一表面主体与第二平面平行;含有第二接触区域的第二表面,该第二表面主体与第二平面平行;以及一个耦合至该第一接触区域和该第二接触区域的结构,该结构主体垂直于该第一平面和该第二平面并电连接该第一接触区域和该第二接触区域,以实现一个或多个被动功能;并且耦合该第一接触区域至该目标接触区域;耦合该第二接触区域至该基板接触区域;将该基板接触区域对准该目标接触区域;及耦合该电子基板至该目标平台。
本发明包含一个电子装置,来实现一个具有垂直结构的无源元件。更具体的说,该电子装置耦合至一个基本上位于一第一平面的目标平台上。该电子装置包含一个第一表面,该第一表面基本上和该第一平面平行,并包括一个第一接触区域。该电子装置也包含一个第二表面,该第二表面基本上和该第一平面平行,并包括一个第二接触区域。一个基本上垂直于该第一平面的结构电连接该第一接触区域和该第二接触区域,来实现一个或多个无源元件功能。一个绝缘侧壁邻接该结构,并位于该结构外部。在一具体实施例中,该绝缘侧壁环绕该第一接触区域或该第二接触区域至少其中之一。例如,该结构连接该第一接触区域和该第二接触区域来实现一电阻器、一电容器、一电感器、一二极管装置或一传导路径。又例如,该结构连接该第一接触区域和该第二接触区域,以实现无源元件的组合,如一电阻器耦合至一电容器,一电阻器耦合至一传导路径,或是无源元件的其它组合。
由以上说明得知,本发明确实具有如下的优点:
减少无源元件在目标平台上占据的面积,同时减少组装超小型无源元件到PCB时所遇到的桥接和/或焊接不足的问题。
附图说明
图1为一个传统印刷电路板组合;
图2A及图2B为本发明的一具体实施例的具有垂直结构的无源元件分解视图;
图3为52无引线栅阵列(LGA-52)封装和本发明的一具体实施例的一具有虚拟结构的无源元件的横向尺寸的比较图;
图4为本发明的具体实施例的一组垂直结构的无源元件耦合至一IC元件的垫片接触点的侧视图;
图5为本发明的一具体实施例嵌入一IC组件封装的具有垂直结构的无源元件的剖面图;
图6为本发明的一具体实施例的无源元件与一IC元件间的连接方式;
图7为应用于本发明具体实施例的具有垂直结构的无源元件的组合的实施方式的剖面图;
图8A及图8B为使用本发明具体实施例的具有垂直结构的无源元件串联连接一电阻器和一电容器的实施方式;
图9A及图9B为使用本发明具体实施例的一个或多个具有垂直结构的无源元件实现一低通滤波器的实施方式。
主要元件标号说明:
100:印刷电路板(PCB) 111、112、115:目标接触点
114:PCB线路 120:无源元件
121、122:电极 130:IC元件
135:IC垫片 200:垂直结构
201、202:电极 210:方形绝缘侧壁
220:第一表面 225:第二表面
250:垂直结构 251、252:电极
260:圆形绝缘侧壁 400:IC元件
401:IC垫片接触点 420:垂直无源元件
421、423:被动接触点 425:被动接触区域
422、424:绝缘侧壁 500:IC封装
510:IC元件 511:元件接触点
520:垂直无源元件 521、522:被动接触点
541:封装接触点 590:封装模具
551、552、553、554:内部传导路径
700:组合结构 701:导电板和路径
710:接脚1垫片接触点 711:目标接触点
712:目标接触点 750:组合结构
751:导电路径 752:绝缘层
760:垫片接触点 761:目标接触点
762:目标接触点 790:目标平台表面
800:组合结构 850:组合结构
900:组合结构 950:电阻
951:电容
具体实施方式
本发明的较佳实施例将配合各个图示予以说明,图中相同编号指的是相同或功能相似的元件。另外在图示中,每个编号最左边的数字对应第一次使用该编号的图示。
说明书中提到的“一个具体实施例”或“一具体实施例”,是指与所述具体实施例相关而被描述的一个特征、结构或特性被包含在本发明至少一个具体实施例中。说明书中不同地方出现的“在一个具体实施例”或“一具体实施例”一语,并不一定是指相同的具体实施例。
此外,在说明书中,文字的选择是以便于阅读和说明为原则,非用以局限或限制本发明的标的。因此,本发明的揭示仅为说明之用,非用以限制申请专利范围所述的本发明范围。
本发明的一个具体实施例于一垂直结构配置无源元件,该垂直结构的顶部和底部表面设有终端电极,同时在其外部邻接一绝缘侧壁,该绝缘侧壁靠近一个或多个电极,如图2A及图2B所示。本文所使用“垂直”一词,是用来描述基本上垂直于一目标平面的任何方向。例如,一无源元件的结构基本上垂直于PCB等目标平台的一平面的方向。在一个具体实施例中,一具有垂直结构的无源元件,或“垂直无源元件”,包含一第一表面220以及一平行于第一表面220并位于第一表面220下方的第二表面225。第一表面220包含了一第一接触区域,如第一电极201,而第二表面包含一第二接触区域,如第二电极202。垂直结构200、250以电气方式连接第一接触区域(如电极201、251)以及第二接触区域(如电极202、252),以实现一个或多个无源元件。例如,垂直结构200、250连接第一接触区域和第二接触区域来实现一电阻器、一电容器、一电感器、一二极管装置或一传导路径。又例如,垂直结构200、250连接第一接触区域和第二接触区域来实现无源元件的组合,如一电阻器耦合至一电容器、一电阻器耦合至一个传导路径或无源元件的其它组合。另外,垂直无源元件进一步包含用以与外部连接的外部接触区域,该无源元件的第二接触区域与用以与外部连接的该外部接触区域耦合。
图2A及图2B显示“垂直无源元件”的两个例子,其中一个例子的垂直无源元件包含:一方形垂直结构200,该方形垂直结构200包含方形接触区域,如方形电极201、202;以及一围绕方形垂直结构200的方形绝缘侧壁210。在另一个例子中,垂直无源元件具有圆形垂直结构250,如图2A及图2B所示。圆形垂直结构250包含:圆形接触区域,如电极251、252;以及一围绕圆形垂直结构250的圆形绝缘侧壁260。然而,图2A及图2B所示的垂直无源元件仅为例示,在其它具体实施例中,可使用具有其它几何形状,如矩形、菱形、六角形、八角形、半圆形或其它不规则的形状的垂直结构来实现垂直无源元件。此外,在其它具体实施例中,垂直无源元件也是可以利用不同几何形状的组合来实现,例如一个具有一方形绝缘侧壁和一圆形接触区域,例如一个圆形电极的垂直无源元件。如图2A及图2B所示,垂直无源元件可具有一基本上垂直于目标平台的平面的第一轴以及一基本上平行于目标平台的平面的第二轴。图2A及图2B的示例仅为说明之用,而非包含所有可能的实现方式。
在一具体实施例中,一个垂直无源元件的尺寸与一IC元件的垫片大小和接脚间距相适应。垂直无源元件的水平尺寸,如一方形垂直结构的对角线或一圆形垂直结构的直径,可以是数个毫米或者更小。垂直无源元件的高度也是在数个毫米或更小的范围内。此外,在一具体实施例中,一垂直无源元件的接触区域具有足够的面积和IC元件的垫片形成良好的焊接效果,或是在非焊接的组装方式中与IC元件有良好的接触。
在一个具体实施例中,一垂直无源元件可包含一绝缘侧壁来作为保护层。该绝缘侧壁可邻接垂直无源元件,并位于垂直无源元件的外围。该绝缘侧壁可以防止电极间的焊接桥接问题及/或避免一IC垫片和一PCB目标接触点之间由于设置一个很薄的垂直无源元件而太过接近所造成的短路。
该垂直结构可用于实现多种无源元件,如电阻器、电容器、电感器、铁氧体磁珠或其它无源元件。在一具体实施例中,该垂直结构包含多个以一组合结构形式呈现的无源元件。该垂直结构也适用于齐纳二极管(稳压二极管)、静电放电保护二极管、发光二极管(LED)及其它二极管装置等半导体装置或其它半导体装置。在另一具体实施例中,该垂直结构包含一纯绝缘体或导体,该导体可作为机械性支撑、一个电容器或一互连装置。
图3是一个例子,说明一垂直无源元件和一IC元件的垫片大小及接脚间距的相适应性以及该垂直无源元件连接至一IC元件的适用性。图3是一无引线栅阵列-52(LGA-52)封装的垫片配置局部示意图,其中包括两种不同大小的圆形垫片。第一种垫片的直径为1.0毫米,如图3最左边那一栏的垫片所示。第二种垫片的尺寸比较小,直径为0.7毫米,如图3右边的垫片所示。垫片尺寸大约是两个距离最近的垫片的中心距离的一半。在LGA-52的封装中,就较小垫片,最短中心距离为1.414毫米,就较大垫片,最短中心距离为2.00毫米。
在一具体实施例中,将一垂直无源元件连接或设置到图3所示的无引线栅阵列LGA-52封装的一个垫片,就这样制成两种垂直无源元件。一第一垂直无源元件的接触区域的直径为0.7毫米,而一第二垂直无源元件的接触区域的直径为1.0毫米,分别符合LGA-52封装中两种垫片尺寸。在一具体实施例中,是以焊接方式将一垂直无源元件连接到封装的垫片接触点,用一绝缘侧壁包围一垂直无源元件的接触区域进行保护是有益的。
例如,若两个垂直无源元件包含用于LGA-52封装的绝缘侧壁的直径分别选择为1.1毫米和1.6毫米,这两个数值分别为两个邻近垫片之间最短中心距离1.414毫米和2.0毫米的大约80%,那么绝缘侧壁的厚度将分别为0.2毫米[即(1.1毫米-0.7毫米)除以2]和0.3毫米[即(1.6毫米-1.0毫米)除以2]。在不同的具体实施例中,绝缘侧壁可能会比上述厚度更厚或是更薄,只要该厚度足以防止位于一垂直无源元件的顶部或底部的电极间的桥接问题,或者是足以防止一垂直无源元件设于一LGA-52封装的垫片接触点与PCB的目标接触点之间所造成的短路问题。一般来说,一个垂直无源元件的高度要小于其水平截面的尺寸,例如绝缘侧壁与第一平面垂直的高度小于第一表面截面对角线长度和第二表面截面对角线长度。
可以看出,一接触区域直径为0.7毫米而侧壁直径为1.1毫米的垂直无源元件,相较于采用0603封装的传统水平结构无源元件,具有较大的接触区域但较小的底面积。一采用0603封装的传统水平结构无源元件的电极具有约0.25毫米×0.75毫米即大约0.19平方毫米的接触区域。然而,一个具有一直径为0.7毫米的接触区域的垂直无源元件,其接触区域为π×(0.35毫米)2,或约0.38平方毫米,此数值是采0603封装的水平结构无源元件的电极接触区域的两倍。
由于垂直无源元件的接触区域增大,使得垂直无源元件和目标平台之间的连接更稳定,因而增进了它们的电气特性。例如,垂直无源元件的接触区域越大,其与目标平台间的焊接接合越稳定。垂直无源元件的实际尺寸也相当小。一个包含保护绝缘侧壁时外径为1.1毫米的垂直无源元件,其实际底面积可以计算为π×(0.55毫米)2,或0.95平方毫米,略小于使用0603封装的水平结构无源元件的截面区域,其约为1.125平方毫米(60密耳×30密耳或是1.5毫米×0.75毫米)。
在不同的具体实施例中,垂直无源元件被表面安装或连接到一IC元件的垫片接触点。图4显示一组垂直无源元件安装到一IC元件的侧视图。例如,具有被动接触点421的垂直无源元件420被焊接到一IC元件400的IC垫片接触点401。包围垂直无源元件420的绝缘侧壁422的尺寸比IC垫片接触点401大,以防止焊接或结合时,被动接触点423、被动接触点421和IC垫片接触点401之间可能产生的桥接问题。在一个具体实施例中,绝缘侧壁的设置是用来保护被动接触点421、423,如绝缘侧壁422所示。
或者,绝缘侧壁是保护单一被动接触区域,如绝缘侧壁424所示。当绝缘侧壁424保护单一被动接触区域,不受保护的那个被动接触区域425具有更大的区域可作为从外部连接的电极。在一具体实施例中,一垫片接触点上焊接垂直无源元件的IC元件可使用焊接安装方法、无焊接安装方法或者其它合适的连接方式耦合至PCB或其它目标平台,其中被动接触点423以电气方式接触目标平台上一目标接触点。
在另一具体实施例中,垂直无源元件420耦合至一贴附于IC元件边缘的金属接脚或IC元件的底部表面,如同在针栅阵列(PGA)封装中的配置或类似的配置。这些金属接脚是用于插入PCB等目标平台上的通孔或插座。这使得垂直无源元件420可以通过金属接脚耦合至IC元件,同时与目标平台分离。
如图4所示,垂直无源元件420构建成固定于IC元件400,使被动接触点421基本上平行于一包含IC元件400的表面的平面。被动接触点423也是基本上平行于包含IC元件400的表面的平面。因此,被动接触点421和被动接触点423基本上平行于包含IC元件的表面的平面。一个结构耦合至被动接触点421和被动接触点423并电连接两者,使垂直无源元件420能执行一个或多个被动功能。该结构基本上垂直于包含IC元件的表面的平面。藉由使连接被动接触点421和被动接触点423的结构基本上垂直于包含IC元件400的表面的平面,一个或多个无源元件可垂直连接至IC元件的垫片,当IC元件400组装到目标平台上时节省在目标平台上占据的空间。
除了预先将垂直无源元件连接到一IC元件或装置的垫片接触点,然后将该IC元件或装置组合到一目标平台上,一个垂直无源元件也可预先连接至一目标平台。例如,垂直无源元件被预先焊接到目标平台。接着,将一IC元件或装置连接到与目标平台结合的垂直无源元件。在此具体实施例中,被焊接至目标平台的无源元件的垫片接触点配置成具有一与IC元件的垫片接触点相适应的区域。在其它不同的具体实施例中,目标平台包含印刷电路板(PCB)、封装IC元件、裸晶粒、堆叠芯片、封装装置、传感器、光电装置、机电装置、软性印刷电路板或任何其它合适的平台。在一具体实施例中,垂直无源元件被垂直地堆叠,其中电阻器、电容器和/或电感器是接合于被动接触点一个接一个上下连接在一起。
在另一具体实施例中,垂直无源元件被嵌入一个封装里。图5显示一具有垂直无源元件嵌入其中的IC封装示例。嵌入式垂直无源元件可直接连接到封装的一垫片接触点、内部IC元件的垫片接触点或封装与内部IC元件之间的一垫片接触点。
在图5中,例如垂直无源元件520的一被动接触点521是连接至一IC封装500中一IC元件510的一元件接触点511。位于垂直无源元件520另一端的被动接触点522是通过一内部传导路径551连接到一个封装接触点541。IC元件510也可以是一IC芯片。
在一IC封装中,元件接触点、被动接触点或封装接触点之间可以有各种对齐方式。内部传导路径可以用来连接IC封装中的封装接触点、被动接触点或元件接触点,如封装内部传导路径551、552、553所示。因此,嵌入式垂直无源元件可以设置在能满足IC封装制造所需的位置。在某些情况下,元件接触点和封装接触点之间可能没有嵌入式无源元件,如内部封装传导路径554所示。
封装模具590的功能与一分离的垂直无源元件的保护绝缘侧壁类似。在一具体实施例中,封装模具590在封住IC元件和嵌入式垂直无源元件的同时,使封装接触点开口露出。
在一具体实施例中,具有嵌入式垂直无源元件的IC封装使用如在双列直插封装(DIP)或针脚栅格阵列(PGA)封装中的显式金属接脚,用以取代如在球栅阵列(BGA)封装中的平面接触垫片。或者,具有嵌入式无源元件的IC封装的接触垫片是以如在四方扁平封装(QFP)、小外形集成电路(SOIC)、塑料有引线芯片载体(PLCC)或陶瓷有引线芯片载体(CLCC)等封装所使用的显式海鸥翼状或J形金属引线来实现。就无焊接组装而言,导电弹性体可连接至IC封装的接触垫片上。同样地,位于一包含嵌入式垂直无源元件的封装中的元件或装置可以是IC、裸晶粒、堆叠芯片、封装装置、堆叠装置、感测器、二极管或机电元件。
在一个具体实施例中,要将一垂直无源元件连接至一PCB,需要把一层很薄的焊锡(约几千分之几英寸(密耳))预先涂覆于垂直无源元件的电极表面,这可以取代和排除用于传统表面安装组合的焊锡膏印刷步骤。在电极表面预涂一层薄薄的焊锡也可以避免在印刷之后需要清除印刷钢板上残留的焊锡膏,减少环境污染。
使用垂直无源元件也有其它的优点。由于垂直无源元件在组装后是夹在或嵌入到一IC元件和一PCB之间,使得无源元件的性能获得改善,如在电源接脚就地提供电容充电,以满足IC瞬态开关的需求。垂直无源元件的使用也可以移除将无源元件连接至一位于一PCB或其它目标平台上的IC元件的显式线路,减少寄生噪声。此外,垂直无源元件在IC或基板上所占据的区域比传统无源元件减少很多,因此可以生产更小型的电子产品。
在一具体实施例中,一垂直无源元件包含一个由两个或数个无源元件形成的组合结构。例如,一垂直无源元件包含一个组合结构,如一电阻器和一电容器、一电阻器和一传导路径、一电容器和一传导路径、一电感器和一传导路径、一铁氧体磁珠和一传导路径、一二极管和一传导路径、一光电装置和一传导路径、一电阻器和电容器以及传导路径或是其它无源元件的组合。在一个配置中,一包含一组合结构的垂直无源元件具有两个以上的接触区域,如两个以上的电极。无源元件的组合结构可藉由垂直堆叠无源元件或垂直结合平行的无源元件的方式实现。包含一组合结构的垂直无源元件,可以被直接连接到一封装的垫片接触点或直接嵌入一个封装中,以改善无源元件的组合结构的效益,并减少无源元件占据的实际区域。
图6中显示将无源元件(例如一电容器或一电容器与一电阻器的组合)连接至一例示IC元件的连接方式示例。在图6中,电容器C1是一个连接至IC元件的一电源输入(VCC)的去耦电容器,为图6所标示的接脚一(Pin 1)。图6中的接脚二(Pin 2)是一电阻器和一电容器串联连接,可用于一含有主动滤波器、脉冲宽度调制(PWM)驱动输出或高通滤波器的反馈电路。连接到图6中所示接脚三(Pin3)的是一个由一电阻器和一电容器结合以作为低通滤波器。垂直无源元件和包含两个或数个无源元件的组合结构的实施提供更多关于如何使用垂直结构的细节。
图7显示了使用一包含一组合结构的垂直无源元件将去耦电容器连接至一IC元件的一电源输入接脚的两个具体实施方式。含有一组合结构700的垂直无源元件包含一导电板和路径701以及伴同导电板702。
取决于电容量的要求,导电板可以交叉设置来增加电容量,如包含一组合结构700的垂直无源元件所示,其中导电板和路径701呈反向“F”的形状,而导电板702呈字母“C”的形状。或者,若要作为一个较小的电容值,导电板和路径701可以是一个简单的倒“L”形而导电板702可以是一个平的水平板。由于去耦电容器C1如图6中所示有三个连线,分别连接到IC元件的VCC电源接脚一、一电源以及接地,因此使用三个终端实现一个包含一由一电容器和一传导路径组成的组合结构的垂直无源元件。因此,目标平台表面790增设了分裂式目标接触点711、712。在一具体实施例中,连接到一目标平台上一电源(VCC)的目标接触点711与在垂直无源元件上的导电板和路径701的一端接触,藉此与IC元件的电源输入接脚(图6中的接脚一)接触,以提供IC元件电力。一电容器在导电板和路径701与导电板702之间形成,导电板702是通过位于目标平台表面790的目标接触点712来接地。而一个类似垫片接触点710的方形被动接触点可设在包含一组合结构700的垂直无源元件上的导电板和路径701的另一端。
包含一组合结构750的垂直无源元件包含一薄薄的导电路径751和一包围导电路径751以作为绝缘层752的厚厚的介质。一电容器在IC元件的垫片接触点760和位于目标平台表面790的目标接触点762之间形成。藉由改变目标接触点762的接地区域可隐性地来调整包含一组合结构750的垂直无源元件的电容值。
或者,一个类似目标接触点762的圆圈形被动接触点可设在包含一组合结构750的垂直无源元件的一第一表面上,而一个类似垫片接触点760的圆形被动接触点可设在包含一组合结构750的垂直无源元件的一第二表面上。电源(VCC)是通过连接至目标平台表面790上一电源供应(VCC)的目标接触点761以及与IC元件的垫片接触点760电气接触的传导路径751来供应至IC元件(例如,供应至图6所示的IC元件的接脚一)。
图8A及图8B显示使用一包含一组合结构800、850的垂直无源元件串联连接一电容器和一电阻器的两个具体实施方式。此分别包含组合结构800、850的垂直无源元件包含两个沿着一基本上垂直于目标平台的第一轴堆叠的无源元件,其中电容器位于连接到一IC元件的垫片接触点的组合结构顶部,而电阻器位于连接至目标平台表面上的目标接触点的组合结构的底部。
图9A及图9B显示在一IC元件垫片接触点上实现的低通滤波器的实施方式,该低通滤波器采用一包含一组合结构的垂直无源元件,以耦合至一电容951的电阻950(RC低通滤波器)。一包含一组合结构900的垂直无源元件包括:一位于一第一表面上且用以连接至IC上一接地的圆圈形垫片接触点的圆圈形被动接触点;以及一位于一第二表面上且通过目标平台表面上一目标接触点接触RC输出的圆形被动接触点;再加上一个电阻950,该电阻具有一个被动接触点连接至位于圆圈形被动接触点中心的IC元件的垫片接触点以及连接至位于目标平台表面上的目标接触点。或者,两个垂直无源元件可用来实现一个RC低通滤波器,其中是使用IC元件的两组垫片和位于目标平台表面上且连接在一起的两组目标接触点。在另一具体实施例中,垂直无源元件中的元件配置成沿着一基本上平行于目标平台的轴线连接在一起。
尽管文中说明和描述本发明的具体实施例和应用方式,惟须了解的是本发明不限于在此所揭露的特定构造和元件,且在不脱离本发明的精神和后附请求项所定义的范畴,可对本发明的方法与装置的配置、运作与细节进行各种修正、改变和变化。
Claims (33)
1.一种独立电子装置,该电子装置用以连接一目标平台,该目标平台主体表面为第一平面,其特征在于,该独立电子装置包含:
一第一表面,其主体与第一平面平行,并包含有第一接触区域;
一第二表面,其主体与第一平面平行,并包含有第二接触区域;以及
一结构,该结构电连接在该第一接触区域和该第二接触区域之间,由此在其之间形成多个无源部件,该结构的主体垂直于该第一平面,其中,所述多个无源部件形成在独立电子装置中,并且第一表面或第二表面的宽度小于或等于目标平台上的接触垫片阵列的间距。
2.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件包含电阻器、电容器、电感器、铁氧体磁珠、二极管装置、绝缘体及导体中的至少两个。
3.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件包含有一传导路径,该传导路径与一电阻器、一电容器、一电感器及一二极管装置中的至少之一耦合。
4.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件包含有一个电阻器,所述电阻器与一电容器及一电感器中的至少之一耦合。
5.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件包含一个电容器,该电容器与一个电感器耦合。
6.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件包含一电阻器、一电容器和一传导路径。
7.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件包含一电阻器、一电感器和一传导路径。
8.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件包含一电容器、一电感器和一传导路径。
9.如权利要求1所述的独立电子装置,其特征在于,该结构所构成的几何形状为一圆形横截面、一三角形横截面、一方形横截面、一矩形横截面、一菱形横截面、一六边形横截面、一八角形横截面或一半圆形横截面。
10.如权利要求1所述的独立电子装置,其特征在于,该第一接触区域和该第二接触区域至少其中之一包含一层焊锡。
11.如权利要求1所述的独立电子装置,其特征在于,该第一接触区域具有一第一形状的第一横截面,而该第二接触区域具有一第二形状的第二横截面。
12.如权利要求11所述的独立电子装置,其特征在于,该第一形状不同于该第二形状。
13.如权利要求1所述的独立电子装置,其特征在于,该独立电子装置进一步包括一固定到该结构的外表面的绝缘侧壁,该绝缘侧壁适于防止在第一接触区域和第二接触区域之间形成焊接桥接。
14.如权利要求13所述的独立电子装置,其特征在于,该绝缘侧壁在与第一平面基本垂直的方向上的高度小于第一表面或第二表面的宽度。
15.如权利要求1所述的独立电子装置,其特征在于,该第一表面和该第二表面与水平面平行,该多个无源部件的主体结构与该第一表面和该第二表面垂直。
16.如权利要求1所述的独立电子装置,其特征在于,该第一接触区域包含一个或多个接触电极。
17.如权利要求1所述的独立电子装置,其特征在于,该第二接触区域包含一个或多个接触电极。
18.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件在该结构内沿着一基本垂直于该第一平面的轴线相互连接。
19.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件在该结构内沿着一平行于该第一平面的轴线相互连接。
20.如权利要求1所述的独立电子装置,其特征在于,所述多个无源部件在该结构内部以并联方式接合。
21.如权利要求1所述的独立电子装置,其特征在于,该目标平台为一个印刷电路板。
22.如权利要求1所述的独立电子装置,其特征在于,该目标平台为一个电子元件。
23.一种电子封装,其特征在于,该封装包含:
一个基板,该基板主体位于第一平面,该基板含有一集成电路装置和连接至该集成电路装置的多个垫片接触点;
多个无源元件,其中所述多个无源元件中的至少一个包括:
一第一表面,其主体与该第一平面平行,并包含有第一接触区域;
一第二表面,其主体与该第一平面平行,并包含有第二接触区域;以及
一结构,该结构主体垂直该第一平面;且该结构电连接在该第一接触区域和该第二接触区域之间,用以在其之间形成多个无源部件,其中所述多个无源部件形成在所述至少一个无源元件中;及
多个用于外部访问的外部接触区域,其中该至少一个无源元件的该第一接触区域与垫片接触点中的至少一个耦合;且该至少一个无源元件的第二接触区域与该多个外部接触区域中的至少一个耦合,其中该第一表面或第二表面的宽度小于或等于所述多个外部接触区域的间距。
24.如权利要求23所述的电子封装,其特征在于,该封装进一步包含:一包住该基板和所述至少一个无源元件的绝缘模具。
25.如权利要求23所述的电子封装,其特征在于,该至少一个无源元件的第二接触区域即是该至少一个外部接触区域。
26.如权利要求23所述的电子封装,其特征在于,该至少一个垫片接触点包含一平的金属接触点、一具有一焊锡球的金属接触点、一金属接脚引线、一J形金属引线、一海鸥翼状金属引线及一个具有一导电弹性体的导电接触点中的任何一种。
27.如权利要求23所述的电子封装,其特征在于,该至少一个无源元件含括一电阻器、一电容器、一电感器、一铁氧体磁珠或一二极管装置。
28.如权利要求23所述的电子封装,其特征在于,该至少一个无源元件含括一个由一电阻器、一电容器、一电感器、一二极管装置和一传导路径中的一个或多个结合而成的组合。
29.如权利要求23所述的电子封装,其特征在于,该基板为一集成电路、一裸晶粒、一堆叠芯片、一封装装置、一堆叠装置、一传感器、一光电装置、一机电装置、一软性电路或一印刷电路板。
30.一种用于装配一独立电子装置的方法,该独立电子装置用以连接一目标平台,该目标平台主体表面为第一平面,其特征在于,该方法包含以下步骤:
提供含有第一接触区域的第一表面,该第一表面主体与第一平面平行;
提供含有第二接触区域的第二表面,该第二表面主体与第一平面平行;以及
在该第一接触区域和该第二接触区域之间电耦合一结构,由此在其之间形成多个无源部件,该结构主体垂直于该第一平面,其中所述多个无源部件形成在独立电子装置中,并且第一表面或第二表面的宽度小于或等于目标平台上的接触垫片阵列的间距。
31.如权利要求30所述的方法,其特征在于,该方法进一步包括:
确定一个目标平台,该目标平台包含在所述目标平台上的接触垫片阵列中的至少一个垫片中的一目标接触区域,该目标平台的主体位于该第一平面中;
确定一个电子基板,其基本平行于第一平面定位,该电子基板包含在所述电子基板上的接触垫片阵列中的至少一个垫片中一基板接触区域;
耦合该目标接触区域至该第一接触区域;
耦合该基板接触区域至该第二接触区域;
将该基板接触区域对准该目标接触区域;及
耦合该电子基板至该目标平台
32.如权利要求31所述的方法,其特征在于,该电子基板为一集成电路、一裸晶粒、一堆叠芯片、一封装装置、一堆叠装置、一传感器、一光电装置、一机电装置或一软性电路。
33.如权利要求31所述的方法,其特征在于,该目标平台包括一集成电路、一裸晶粒、一堆叠芯片、一封装装置、一堆叠装置、一传感器、一光电装置、一机电装置、一软性电路或一印刷电路板。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US25161709P | 2009-10-14 | 2009-10-14 | |
US61/251,617 | 2009-10-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102044531A CN102044531A (zh) | 2011-05-04 |
CN102044531B true CN102044531B (zh) | 2013-03-13 |
Family
ID=43910537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 201010250037 Active CN102044531B (zh) | 2009-10-14 | 2010-08-09 | 垂直结构无源元件的装置和方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102044531B (zh) |
TW (1) | TWI420988B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3142470A1 (en) * | 2015-09-10 | 2017-03-15 | Joinset Co., Ltd | Elastic composite filter |
TWI741277B (zh) * | 2018-04-09 | 2021-10-01 | 美商伊凡聖斯股份有限公司 | 環境保護感測裝置 |
US11027967B2 (en) | 2018-04-09 | 2021-06-08 | Invensense, Inc. | Deformable membrane and a compensating structure thereof |
CN111063659B (zh) * | 2019-11-28 | 2022-08-19 | 福建省福联集成电路有限公司 | 一种具有双层结构的无源器件及制作方法 |
CN112994128B (zh) * | 2019-12-13 | 2023-04-18 | 华润微电子(重庆)有限公司 | 锂电池保护电路、保护系统、保护模块封装结构及方法 |
US11538638B2 (en) * | 2020-07-01 | 2022-12-27 | International Business Machines Corporation | Co-axial grid array capacitor assembly |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6418029B1 (en) * | 2000-02-28 | 2002-07-09 | Mckee James S. | Interconnect system having vertically mounted passive components on an underside of a substrate |
CN101496162A (zh) * | 2005-04-01 | 2009-07-29 | 斯盖沃克斯瑟路申斯公司 | 包括与无源元件集成的器件晶片的晶片级封装 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI301739B (en) * | 2004-12-03 | 2008-10-01 | Via Tech Inc | Structure and method for embedded passive component assembly |
US20070187844A1 (en) * | 2006-02-10 | 2007-08-16 | Wintec Industries, Inc. | Electronic assembly with detachable components |
US7989915B2 (en) * | 2006-07-11 | 2011-08-02 | Teledyne Licensing, Llc | Vertical electrical device |
EP2115772A4 (en) * | 2007-02-12 | 2010-03-17 | Kemet Electronics Corp | PASSIVE ELECTRONIC DEVICE |
-
2010
- 2010-07-16 TW TW99123422A patent/TWI420988B/zh active
- 2010-08-09 CN CN 201010250037 patent/CN102044531B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6418029B1 (en) * | 2000-02-28 | 2002-07-09 | Mckee James S. | Interconnect system having vertically mounted passive components on an underside of a substrate |
CN101496162A (zh) * | 2005-04-01 | 2009-07-29 | 斯盖沃克斯瑟路申斯公司 | 包括与无源元件集成的器件晶片的晶片级封装 |
Also Published As
Publication number | Publication date |
---|---|
CN102044531A (zh) | 2011-05-04 |
TW201114338A (en) | 2011-04-16 |
TWI420988B (zh) | 2013-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8593825B2 (en) | Apparatus and method for vertically-structured passive components | |
CN102044531B (zh) | 垂直结构无源元件的装置和方法 | |
US7528467B2 (en) | IC substrate with over voltage protection function | |
US5563446A (en) | Surface mount peripheral leaded and ball grid array package | |
US4530002A (en) | Connection lead arrangement for a semiconductor device | |
CN107026137B (zh) | 具有磁性装置的电子模块 | |
KR20040015760A (ko) | 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법 | |
US20040026789A1 (en) | Semiconductor device | |
JP2010199286A (ja) | 半導体装置 | |
US20080203584A1 (en) | Stacked-type semiconductor package | |
US5387814A (en) | Integrated circuit with supports for mounting an electrical component | |
CN105047640B (zh) | 一种端口防护电路集成封装件及其制造方法 | |
US5521786A (en) | Semiconductor module and IC package used for the semiconductor module | |
US11330701B2 (en) | Module board and printed board | |
JP2005057271A (ja) | 同一平面上に横配置された機能部及び実装部を具備する半導体チップパッケージ及びその積層モジュール | |
KR19980050127A (ko) | 반도체패키지 및 그 실장용 소켓 | |
US7187065B2 (en) | Semiconductor device and semiconductor device unit | |
JP2003068968A (ja) | 半導体集積回路装置 | |
KR100910223B1 (ko) | 적층 반도체 패키지 | |
US20150102495A1 (en) | Semiconductor package | |
JP2006261550A (ja) | 半導体集積回路装置 | |
JPH0689915A (ja) | 半導体チップ及びこの半導体チップの実装構造 | |
JP2007048834A (ja) | 配線スペーサ付半導体装置および半導体装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |