JP2009111074A - 半導体基板 - Google Patents

半導体基板 Download PDF

Info

Publication number
JP2009111074A
JP2009111074A JP2007280564A JP2007280564A JP2009111074A JP 2009111074 A JP2009111074 A JP 2009111074A JP 2007280564 A JP2007280564 A JP 2007280564A JP 2007280564 A JP2007280564 A JP 2007280564A JP 2009111074 A JP2009111074 A JP 2009111074A
Authority
JP
Japan
Prior art keywords
substrate
crystal
support substrate
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007280564A
Other languages
English (en)
Inventor
Hiroshi Itokawa
寛志 糸川
Ichiro Mizushima
一郎 水島
Eiko Nomachi
映子 野町
Yoshitaka Tsunashima
祥隆 綱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007280564A priority Critical patent/JP2009111074A/ja
Priority to US12/258,650 priority patent/US20090108412A1/en
Publication of JP2009111074A publication Critical patent/JP2009111074A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】ＤＳＢ基板を用いてＨＯＴ構造の半導体基板を作製するに際し、その機能性基板の、互いに異なる結晶方位を有する結晶領域の境界における結晶欠陥の発生を抑制し、本来的な実用に足る前記ＨＯＴ構造の半導体基板を提供する。
【解決手段】第１の結晶方位を有するシリコン支持基板と、このシリコン支持基板上に直接的に形成され、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第１の結晶領域と、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第２の結晶領域とを有するシリコン機能性基板とを具え、前記シリコン機能性基板の、少なくとも前記シリコン支持基板の主面にまで達するような、前記第１の結晶領域及び前記第２の結晶領域間の欠陥生成抑制領域を含むようにして半導体基板を構成する。
【選択図】図１

Description

本発明は、１つの基板に異なる面方位を有するＨＯＴ（Hybrid Orientation Technique）構造の半導体基板に関する。
近時、トランジスタの高性能化に向けて、キャリアの移動度を最大化するため、Ｎ型チャネル（電子）、Ｐ型チャネル（ホール）毎に、基板の面方位を変えたＨＯＴ（Hybrid Orientation Technique）の適用が検討されている。
ＨＯＴは、通常、異なる面方位の基板（トランジスタなどにおいてキャリア移動のために使用される機能性基板、及びこの機能性基板を保持するための支持基板）を貼り合せたＤＳＢ（Direct Silicon Bond）基板を用い、絶縁膜をマスクとして用いた後、機能性基板に対して不純物導入を行ってアモルファス化させ、次いで熱処理を行うことによって支持基板と同じ面方位に再結晶化させる。これによって、前記機能性基板は、マスクで被覆されて上記不純物導入の処理をされていない、前記支持基板の結晶方位と異なる本来的な結晶方位を有する第１の結晶領域と、前記再結晶化を経て形成される、前記支持基板の結晶方位と同じ結晶方位を有する第２の結晶領域とから構成されることになる（非特許文献１参照）。
VLSI Technology, 2005, Digest of Technical Papers. 2005 Symposium on
しかしながら、上述のようにして半導体基板を作製する過程において、上記機能性基板中には、その本来的な結晶方位を有する第１の結晶領域と、不純物導入によって形成されたアモルファス領域とが直接隣接するようにして存在する。したがって、前記アモルファス領域を再結晶化する際に、それら領域の境界近傍では、異種材料同士が接して存在することから多量の結晶欠陥が生成してしまうことになる。このため、最終的に得た機能性基板中に結晶欠陥が高密度に発生することになり、上述したキャリアの移動度を劣化させてしまう原因となっていた。
この結果、当初、キャリアの移動度向上などの目的で形成したＨＯＴ構造の半導体基板は、前記結晶欠陥の存在に依存して、その本来の目的を十分に果たすことができないでいた。
本発明は、いわゆるＤＳＢ基板を用いてＨＯＴ構造の半導体基板を作製するに際し、その機能性基板の、互いに異なる結晶方位を有する結晶領域の境界における結晶欠陥の発生を抑制し、本来的な実用に足る前記ＨＯＴ構造の半導体基板を提供することを目的とする。
上記目的を達成すべく、本発明の一態様は、第１の結晶方位を有するシリコン支持基板と、前記シリコン支持基板上に直接的に形成され、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第１の結晶領域と、前記シリコン支持基板の前記第１の結晶方位と同一の結晶方位を有する第２の結晶領域とを有するシリコン機能性基板とを具え、前記シリコン機能性基板において、前記第１の結晶領域及び前記第２の結晶領域の境界に亘って、少なくとも前記シリコン支持基板の主面にまで達するような、前記第１の結晶領域及び前記第２の結晶領域間の欠陥生成抑制領域を含むことを特徴とする、半導体基板に関する。
上記態様によれば、いわゆるＤＳＢ基板を用いてＨＯＴ構造の半導体基板を作製するに際し、その機能性基板の、互いに異なる結晶方位を有する結晶領域の境界における結晶欠陥の発生を抑制し、本来的な実用に足る前記ＨＯＴ構造の半導体基板を提供することができる。
以下、本発明の具体的な実施形態について説明する。
（半導体基板）
図１は、第１の実施形態におけるＨＯＴ構造の半導体基板の構成を概略的に示す断面図であり、図２は、従来のＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。なお、これらの図では、半導体基板の主要部のみを拡大して示しており、実際の半導体基板では、図１または図２に示すような構成を一単位として、これらが複数形成されているものである。
図１に示すように、本実施形態におけるＨＯＴ構造の半導体基板１０は、支持基板１１と、この支持基板１１上に直接貼り合わせるようにして形成した機能性基板１２とを有している。支持基板１１及び機能性基板１２は、それぞれ互いに異なる結晶方位のＳｉから構成する。例えば、機能性基板１２は（１１０）Ｓｉから構成し、支持基板１１は（１００）Ｓｉから構成する。但し、支持基板１１及び機能性基板１２は、それぞれ互いに異なる結晶方位を有するＳｉから構成されていれば良く、例えば、（１００）Ｓｉ、（１１０）Ｓｉ及び（１１１）Ｓｉから互いに異なる結晶方位を有するようにして選択することができる。
また、機能性基板１２は、第１の結晶領域１２１及び第２の結晶領域１２２を有している。第１の結晶領域１２１及び第２の結晶領域１２２は、機能性基板１２を厚さ方向に貫通して、支持基板１１内部にまで至るようにして形成された欠陥生成抑制領域１５によって分断されている。第１の結晶領域１２１は、以下に詳述する作製方法に基づいて機能性基板１２の本来的な結晶方位をそのまま引き継いでおり、機能性基板１２と同じ結晶方位を有している。また、第２の結晶領域１２２は、以下に詳述する作製方法に基づいて支持基板１１と同じ結晶方位を有している。したがって、第１の結晶領域１２１と第２の結晶領域１２２との結晶方位は相異なっている。
このように第１の結晶領域１２１及び第２の結晶領域１２２は、それぞれ異種の材料から構成されており、通常は以下に詳述する再結晶化の過程において、それら領域の境界部には多量の結晶欠陥が発生するようになる。しかしながら、本例の半導体基板１０では、第１の結晶領域１２１及び第２の結晶領域１２２の境界部において欠陥生成抑制領域１５を形成しており、第１の結晶領域１２１及び第２の結晶領域１２２がそれらの形成段階から互いに直接的に接しないようにしている。したがって、第１の結晶領域１２１及び第２の結晶領域１２２の境界部における結晶欠陥の発生を抑制することができる。
この結果、機能性基板１２における結晶欠陥の量を低減することができ、その本来的なキャリアの移動度向上などの作用効果を前記結晶欠陥によって阻害されるのを抑制することができる。例えば、第１の結晶領域１２１をＮ型チャネル（電子）の移動に使用し、第２の結晶領域１２２をＰ型チャネル（ホール）の移動に使用することができる。
なお、本例においては、図１に示すように、欠陥生成抑制領域１５の深さｄは、上述したように溝部１５を機能性基板１２を貫通して支持基板１１にまで達するようにして形成することにより、機能性基板１２の厚さｔ２よりも大きくしているが、少なくとも欠陥生成抑制領域１５を機能性基板１２を貫通するように形成し、その深さｄが機能性基板１２の厚さｔ２と等しくなるようにし、機能性基板１２における第１の結晶領域１２１と第２の結晶領域１２２とが完全に分断されていさえすれば良い。
欠陥生成抑制領域１５は、例えば、カーボン、窒素及び酸素から選ばれる少なくとも一種を機能性基板１２に対して注入し、それによって得たイオン注入層から構成することができる。また、ＳｉＮ層をマスク材として用いて形成した素子分離層から構成することができる。これによって、欠陥生成抑制領域１５の上述した作用効果をより有効に奏することができるようになる。
一方、図２に示す従来のＨＯＴ構造の半導体基板２０では、支持基板２１上に、互いに結晶方位の異なる機能性基板２２が貼り合わされて直接形成されるような構成を呈している。さらに、機能性基板２２では、その結晶方位を引き継いだ第１の結晶領域２２１と支持基板２１と同じ結晶方位を有する第２の結晶領域２２２とが互いに隣接するようにして存在している。この場合、支持基板１１及び機能性基板２２が同じＳｉから構成されていても、互いの結晶方位が異なることによって、以下の詳述する作製方法における再結晶化などの操作にも依存して、それらの境界部には多量の結晶欠陥２５が発生するようになる。
この結果、機能性基板２２における結晶欠陥の量が増大してしまい、その本来的なキャリアの移動度向上などの作用効果を前記結晶欠陥によって阻害されてしまうことになる。
また、半導体基板２０を用いてデバイスを作製する際に、別途素子分離のための加工を行うことが必要になるので、図１に示す半導体基板１０を用いた場合に比較して、デバイスの製造工程が複雑化する傾向がある。
図３は、第２の実施形態におけるＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。図３に示すように、本実施形態におけるＨＯＴ構造の半導体基板３０は、支持基板１１と機能性基板１２との間、具体的には支持基板１１と機能性基板１２の第１の結晶領域１２１との間に相転移抑制層３５が設けられている点で図１に示す半導体基板１０と相違し、その他の構成要素については同様である。したがって、本実施形態では、この相転移抑制層２５に関してのみ説明を行い、その他の部分については説明を省略する。
第１の実施形態で述べたように、機能性基板１２の第１の結晶領域１２１は支持基板１１と異なる結晶方位を有し、機能性基板１２の第２の結晶領域１２２は支持基板１１と同一の結晶方位を有する。これは以下に詳述する製造方法における再結晶化の工程でなされることになるが、上記相転移抑制層３５が設けられていることによって、機能性基板１２の第１の結晶領域１２１が前記再結晶化の工程で、支持基板１１の結晶方位の影響を受け、第２の結晶領域１２２と同様に支持基板１１の結晶方位を有するようにしているのを防止するようにしている。
この結果、支持基板１１上には、結晶方位の互いに異なる第１の結晶領域１２１及び第２の結晶領域１２２を含む機能性基板１２が効率的に形成できるようになる。
なお、上記相転移抑制層３５は、カーボン、窒素及び酸素から選ばれる少なくとも一種を含むことができる。具体的には、これらの元素からなるイオンを支持基板１１に対してイオン注入することによって、形成することができる。
（半導体基板の作製方法）
次に、上述した半導体基板に対する作製方法について説明する。
＜第１の実施形態＞
図４〜図６は、第１の実施形態における半導体基板の作製方法を説明するための断面図である。なお、図１に示す半導体基板と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。
最初に、図４に示すように、例えば（１００）Ｓｉからなる支持基板１１と（１１０）Ｓｉからなる機能性基板１２とを直接貼り合せて積層させる。次いで、図５に示すように、機能性基板１２上の略右半分を覆うようにして絶縁膜１６を形成する。この絶縁膜１６は、例えばレジスト膜とすることができる。なお、機能性基板１２は上述のようにして貼り合せた後、必要に応じて薄板化する。
次いで、図５に示すように、図４に示すようにして得た積層体に対して、絶縁膜１６を介して厚さ方向に例えばゲルマニウムのイオン注入を行い、機能性基板１２の左半分をアモルファス化し、アモルファスシリコン層１７とする。なお、前記ゲルマニウムに代えて、シリコンをイオン注入することもできる。
次いで、図６に示すように、機能性基板１２のアモルファスシリコン層１７を覆うとともに、機能性基板１１のアモルファスシリコン層１７と、隣接する非アモルファスシリコン層との境界部分に開口部１６Ａが位置するようにして、追加の絶縁膜１６を形成する。次いで、絶縁膜１６をマスクとして、例えば、カーボン、窒素及び酸素から選ばれる少なくとも一種のイオン注入を行って、前記境界部分に不純物生成抑制層としてのイオン注入層１５を形成する。その後、支持基板１１及び機能性基板１２に対して熱処理を行ってアモルファスシリコン層１７を再結晶化させる。この際、アモルファスシリコン層１７は、支持基板１１上に位置するため、その結晶性を引き継いで結晶化する。
なお、イオン注入を行う場合、その注入濃度を１．８×１０２０／ｃｍ３以上とすることが好ましい。
また、図６においては、イオン注入層１５を支持基板１１にまで達するようにして形成しているが、支持基板１１と機能性基板１２との境界にまで達していれば良い。
結果として、図１に示すように、機能性基板１２は、当初の結晶方位を引き継いだ第１の結晶領域１２１と、イオン注入層１５を挟んで位置する支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
上記再結晶化の際に、後の第２の結晶領域１２２となるアモルファスシリコン層１７は、後の第１の結晶領域１２１となる上述した非アモルファスシリコン層と上記イオン注入層１５を介して存在することになるので、第１の結晶領域１２１及び第２の結晶領域１２２の境界部における結晶欠陥の発生を抑制することができる。
なお、上記熱処理は、例えば非酸化性雰囲気下、１２００℃以上の温度で実施する。また、熱処理時間は通常数時間のオーダである。また、残存する絶縁膜１６はアッシングなどの手段で除去することができる。結果として、図１に示すような目的とする半導体基板１０を得ることができる。
＜第２の実施形態＞
図４、7及び図８は、第２の実施形態における半導体基板の作製方法を説明するための断面図である。なお、図１に示す半導体基板と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。また、図５及び６に示すアセンブリと類似あるいは同一の構成要素に関しても、同じ参照符号を用いている。
最初に、図４に示すように、例えば（１００）Ｓｉからなる支持基板１１と（１１０）Ｓｉからなる機能性基板１２とを直接貼り合せて積層させる。なお、機能性基板１２は上述のようにして貼り合せた後、必要に応じて薄板化する。
次いで、図７に示すように、機能性基板１２上の略中央部に開口部１６Ａが位置するようにして絶縁膜１６を形成する。この絶縁膜１６は、例えばレジスト膜とすることができる。次いで、絶縁膜１６をマスクとして、例えば、カーボン、窒素及び酸素から選ばれる少なくとも一種のイオン注入を行って、機能性基板１２の開口部１６Ａが位置する部分に、支持基板１１にまで達するような不純物生成抑制層としてのイオン注入層１５を形成する。なお、図７においては、イオン注入層１５を支持基板１１にまで達するようにして形成しているが、支持基板１１と機能性基板１２との境界にまで達していれば良い。
次いで、図８に示すように、絶縁膜１６の右半分を除去し、機能性基板１２の露出した部分に対して、絶縁膜１６を介して厚さ方向に例えばゲルマニウムのイオン注入を行い、機能性基板１２の左半分をアモルファス化し、アモルファスシリコン層１７とする。なお、前記ゲルマニウムに代えて、シリコンをイオン注入することもできる。次いで、支持基板１１及び機能性基板１２に対して熱処理を行ってアモルファスシリコン層１７を再結晶化させる。この際、アモルファスシリコン層１７は、支持基板１１上に位置するため、その結晶性を引き継いで結晶化する。
結果として、図１に示すように、機能性基板１２は、当初の結晶方位を引き継いだ第１の結晶領域１２１と、イオン注入層１５を挟んで位置する支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
上記再結晶化の際に、後の第２の結晶領域１２２となるアモルファスシリコン層１７は、後の第１の結晶領域１２１となる上述した非アモルファスシリコン層と上記イオン注入層１５を介して存在することになるので、第１の結晶領域１２１及び第２の結晶領域１２２の境界部における結晶欠陥の発生を抑制することができる。
なお、上記熱処理及び絶縁膜の除去、イオン注入の条件に関しては、第１の実施形態と同様にして行うことができる。
＜第３の実施形態＞
図４、５及び図９−１２は、第３の実施形態における半導体基板の作製方法を説明するための断面図である。なお、図１に示す半導体基板と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。また、図５〜８に示すアセンブリと類似あるいは同一の構成要素に関しても、同じ参照符号を用いている。
最初に、図４に示すように、例えば（１００）Ｓｉからなる支持基板１１と（１１０）Ｓｉからなる機能性基板１２とを直接貼り合せて積層させる。なお、機能性基板１２は上述のようにして貼り合せた後、必要に応じて薄板化する。次いで、図５に示すように、図４に示すようにして得た積層体に対して、絶縁膜１６を介して厚さ方向に例えばゲルマニウムのイオン注入を行い、機能性基板１２の左半分をアモルファス化し、アモルファスシリコン層１７とする。なお、前記ゲルマニウムに代えて、シリコンをイオン注入することもできる。
次いで、図９に示すように、機能性基板１２上の略中央部にパターニングされたＳｉＮ膜２６を形成する。
次いで、図１０に示すように、支持基板１１及び機能性基板１２に対して熱処理を行ってアモルファスシリコン層１７を再結晶化させる。この際、アモルファスシリコン層１７は、支持基板１１上に位置するため、その結晶性を引き継いで結晶化する。結果として、図１０に示すように、機能性基板１２は、当初の結晶方位を引き継いだ第１の結晶領域１２１と、支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
次いで、図１１に示すように、ＳｉＮ膜２６をマスク材として素子分離を行い、欠陥形成抑制層としての素子分離層１５を形成する。この素子分離層１５は、図２に示すような従来の構成において、多量の結晶欠陥が形成されるべき、機能性基板１２の、第１の結晶領域１２１及び第２の結晶領域１２２の境界に形成されるようになるので、前記結晶欠陥を必然的に除去するようになる。その結果、図１に示すような半導体基板１０を得ることができる。
なお、上記熱処理の条件などに関しては、第１の実施形態と同様にして行うことができる。
＜第４の実施形態＞
図１２〜図１５は、第４の実施形態における半導体基板の作製方法を説明するための断面図である。なお、図３に示す半導体基板と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。また、図４〜１１に示すアセンブリと類似あるいは同一の構成要素に関しても、同じ参照符号を用いて表してる。
最初に、図１２に示すように、例えば（１００）Ｓｉからなる支持基板１１上に、相転移抑制層３５を形成し、次いで、この相転移抑制層３５を介して支持基板１１上に機能性基板１２を貼り合わせて積層する。なお、相転移抑制層３５は、カーボン、窒素及び酸素から選ばれる少なくとも一種を含むことができる。具体的には、これらの元素からなるイオンを支持基板１１に対してイオン注入することによって、形成することができる。なお、機能性基板１２は上述のようにして貼り合せた後、必要に応じて薄板化する。
次いで、図１３に示すように、機能性基板１２上の略右半分を覆うようにして絶縁膜１６を形成する。この絶縁膜１６は、例えばレジスト膜とすることができる。次いで、得られた積層体に対して、絶縁膜１６を介して厚さ方向に例えばゲルマニウムのイオン注入を行い、機能性基板１２の左半分をアモルファス化し、アモルファスシリコン層１７とする。なお、前記ゲルマニウムに代えて、シリコンをイオン注入することもできる。
次いで、図１４に示すように、機能性基板１２のアモルファスシリコン層１７を覆うとともに、機能性基板１１のアモルファスシリコン層１７と、隣接する非アモルファスシリコン層との境界部分に開口部１６Ａが位置するようにして、追加の絶縁膜１６を形成する。次いで、絶縁膜１６をマスクとして、例えば、カーボン、窒素及び酸素から選ばれる少なくとも一種のイオン注入を行って、前記境界部分に不純物生成抑制層としてのイオン注入層１５を形成する。
次いで、図１５に示すように、絶縁膜１６をアッシングなどの手法によって除去した後、支持基板１１及び機能性基板１２に対して熱処理を行ってアモルファスシリコン層１７を再結晶化させる。この際、アモルファスシリコン層１７は、支持基板１１上に位置するため、その結晶性を引き継いで結晶化する。
なお、図１４及び１５においては、イオン注入層１５を支持基板１１にまで達するようにして形成しているが、支持基板１１と機能性基板１２との境界にまで達していれば良い。
結果として、図３に示すように、機能性基板１２は、当初の結晶方位を引き継いだ第１の結晶領域１２１と、イオン注入層１５を挟んで位置する支持基板１１の結晶方位を引き継いだ第２の結晶領域１２２とを有するようになる。支持基板１１の結晶方位と機能性基板１２の結晶方位とは互いに異なるので、第１の結晶領域１２１の結晶方位と第２の結晶領域１２２の結晶方位とは互いに異なるようになる。
上記再結晶化の際に、後の第２の結晶領域１２２となるアモルファスシリコン層１７は、後の第１の結晶領域１２１となる上述した非アモルファスシリコン層と上記イオン注入層１５を介して存在することになるので、第１の結晶領域１２１及び第２の結晶領域１２２の境界部における結晶欠陥の発生を抑制することができる。また、相転移抑制層３５が設けられていることによって、機能性基板１２の第１の結晶領域１２１が前記再結晶化の工程で、支持基板１１の結晶方位の影響を受け、第２の結晶領域１２２と同様に支持基板１１の結晶方位を有するのを防止するようにしている。
なお、上記熱処理は、上述した第１の実施形態と同様の条件、例えば非酸化性雰囲気下、１２００℃以上の温度で実施することができる。また、熱処理時間は通常数時間のオーダである。イオン注入も第１の実施形態と同様の条件で行うことができる。
＜第５の実施形態＞
図１２及び図１６〜１７は、第５の実施形態における半導体基板の作製方法を説明するための断面図である。なお、図３に示す半導体基板と類似あるいは同一の構成要素に関しては、同じ参照符号を用いている。また、図１４及び１５に示すアセンブリと類似あるいは同一の構成要素に関しても、同じ参照符号を用いて表している。
最初に、図１２に示すように、例えば（１００）Ｓｉからなる支持基板１１上に、相転移抑制層３５を形成し、次いで、この相転移抑制層３５を介して支持基板１１上に機能性基板１２を貼り合わせて積層する。なお、相転移抑制層３５は、カーボン、窒素及び酸素から選ばれる少なくとも一種を含むことができる。具体的には、これらの元素からなるイオンを支持基板１１に対してイオン注入することによって、形成することができる。なお、機能性基板１２は上述のようにして貼り合せた後、必要に応じて薄板化する。
次いで、図１６に示すように、機能性基板１２上の略中央部に開口部１６Ａが位置するようにして絶縁膜１６を形成する。この絶縁膜１６は、例えばレジスト膜とすることができる。次いで、絶縁膜１６をマスクとして、例えば、カーボン、窒素及び酸素から選ばれる少なくとも一種のイオン注入を行って、機能性基板１２の開口部１６Ａが位置する部分に、支持基板１１にまで達するような不純物生成抑制層としてのイオン注入層１５を形成する。なお、図７においては、イオン注入層１５を支持基板１１にまで達するようにして形成しているが、支持基板１１と機能性基板１２との境界にまで達していれば良い。
次いで、図１７に示すように、絶縁膜１６の右半分を除去し、機能性基板１２の露出した部分に対して、絶縁膜１６を介して厚さ方向に例えばゲルマニウムのイオン注入を行い、機能性基板１２の左半分をアモルファス化し、アモルファスシリコン層１７とする。なお、前記ゲルマニウムに代えて、シリコンをイオン注入することもできる。次いで、絶縁膜１６を除去した後、支持基板１１及び機能性基板１２に対して熱処理を行ってアモルファスシリコン層１７を再結晶化させる。この際、アモルファスシリコン層１７は、支持基板１１上に位置するため、その結晶性を引き継いで結晶化する。結果として、図３に示すような半導体基板３０を得ることができる。
なお、上記熱処理は、上述した第１の実施形態と同様の条件、例えば非酸化性雰囲気下、１２００℃以上の温度で実施することができる。また、熱処理時間は通常数時間のオーダである。イオン注入も第１の実施形態と同様の条件で行うことができる。
以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
第１の実施形態におけるＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。 従来のＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。 第２の実施形態におけるＨＯＴ構造の半導体基板の構成を概略的に示す断面図である。 第１の実施形態〜第３の実施形態における半導体基板の作製方法の、最初の工程を示す断面図である。 図４に示す工程の次の工程を示す断面図である。 図５に示す工程の次の工程を示す断面図である。 図４に示す工程の次の工程を示す断面図である。 図７に示す工程の次の工程を示す断面図である。 図５に示す工程の次の工程を示す断面図である。 図９に示す工程の次の工程を示す断面図である。 図１０に示す工程の次の工程を示す断面図である。 第４の実施形態〜第５の実施形態における半導体基板の作製方法の、最初の工程を示す断面図である。 図１２に示す工程の次の工程を示す断面図である。 図１３に示す工程の次の工程を示す断面図である。 図１４に示す工程の次の工程を示す断面図である。 図１２に示す工程の次の工程を示す断面図である。 図１６に示す工程の次の工程を示す断面図である。
符号の説明
１０，２０，３０ 半導体基板
１１ 支持基板
１２ 機能性基板
１２１ （機能性基板の）第１の結晶領域
１２２ （機能性基板の）第２の結晶領域
１５ 欠陥生成抑制領域（イオン注入層、素子分離層）
１６ 絶縁膜
１７ アモルファスシリコン層
２６ ＳｉＮ膜
３５ 相転移抑制層

Claims (5)

  1. 第１の結晶方位を有するシリコン支持基板と、
    前記シリコン支持基板上に直接的に形成され、前記シリコン支持基板の前記第１の結晶方位と異なる結晶方位を有する第１の結晶領域と、前記シリコン支持基板の前記第１の結晶方位と同一の結晶方位を有する第２の結晶領域とを有するシリコン機能性基板とを具え、
    前記シリコン機能性基板において、前記第１の結晶領域及び前記第２の結晶領域の境界に亘って、少なくとも前記シリコン支持基板の主面にまで達するような、前記第１の結晶領域及び前記第２の結晶領域間の欠陥生成抑制領域を含むことを特徴とする、半導体基板。
  2. 前記欠陥生成抑制領域は、カーボン、窒素及び酸素から選ばれる少なくとも一種のイオン注入層であることを特徴とする、請求項１に記載の半導体基板。
  3. 前記欠陥生成抑制領域は、ＳｉＮ層をマスク材として用いて形成した素子分離層であることを特徴とする、請求項１に記載の半導体基板。
  4. 前記シリコン支持基板と前記シリコン機能性基板との間に、相転移抑制層を具えることを特徴とする、請求項１〜３のいずれか一に記載の半導体基板。
  5. 前記相転移抑制層は、カーボン、窒素及び酸素から選ばれる少なくとも一種を含むことを特徴とする、請求項４に記載の半導体基板。
JP2007280564A 2007-10-29 2007-10-29 半導体基板 Withdrawn JP2009111074A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007280564A JP2009111074A (ja) 2007-10-29 2007-10-29 半導体基板
US12/258,650 US20090108412A1 (en) 2007-10-29 2008-10-27 Semiconductor substrate and method for manufacturing a semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007280564A JP2009111074A (ja) 2007-10-29 2007-10-29 半導体基板

Publications (1)

Publication Number Publication Date
JP2009111074A true JP2009111074A (ja) 2009-05-21

Family

ID=40581778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007280564A Withdrawn JP2009111074A (ja) 2007-10-29 2007-10-29 半導体基板

Country Status (2)

Country Link
US (1) US20090108412A1 (ja)
JP (1) JP2009111074A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061072A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120080777A1 (en) * 2010-09-30 2012-04-05 Toshiba America Electronic Components, Inc. Triple oxidation on dsb substrate
US9209022B2 (en) * 2013-10-16 2015-12-08 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure including laterally disposed layers having different crystal orientations and method of fabricating the same
US11349061B2 (en) 2020-06-08 2022-05-31 International Business Machines Corporation Glassy carbon mask for immersion implant and selective laser anneal

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713385B1 (en) * 2002-10-31 2004-03-30 Intel Corporation Implanting ions in shallow trench isolation structures
US7291539B2 (en) * 2005-06-01 2007-11-06 International Business Machines Corporation Amorphization/templated recrystallization method for hybrid orientation substrates

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061072A (ja) * 2009-09-11 2011-03-24 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090108412A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP2998724B2 (ja) 張り合わせｓｏｉ基板の製造方法
JP5050185B2 (ja) 配向変更された低欠陥密度のＳｉを製造する方法
US9899217B2 (en) Method for producing a strained semiconductor on insulator substrate
JP2004172389A (ja) 半導体装置およびその製造方法
JP2006351612A (ja) 半導体装置の製造方法及び半導体装置
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2008543081A5 (ja)
JP3940412B2 (ja) 欠陥性半導体結晶材料の品質改善方法
JP2746499B2 (ja) 半導体装置及びその製造方法
KR100773359B1 (ko) 높은 이동도를 갖는 트랜지스터들의 제조방법 및 그에 의해제조된 트랜지스터들
TW200816385A (en) Semiconductor device having CMOS elements
JP2009111074A (ja) 半導体基板
JP2007515790A (ja) ＭＯＳＦＥＴ構造体内に歪みＳｉチャネルを形成する方法
JP2011009741A (ja) 半導体装置及びその製造方法
US8236636B2 (en) Hybrid orientation semiconductor structure with reduced boundary defects and method of forming same
JP2007095951A (ja) 半導体基板およびその製造方法
KR20080073212A (ko) 반도체 제조 방법 및 장치
JP2005268792A (ja) 半導体デバイス製造方法、半導体デバイス、および装置
JP2017112335A (ja) 半導体素子の製造方法
JP2009130130A (ja) ダイオード及びその製造方法
JP2009016393A (ja) 半導体基板、半導体装置、及び半導体基板の製造方法
JP2007227421A (ja) 半導体装置およびその製造方法
JP2009105129A (ja) 半導体基板、及びその製造方法
JP2007329392A (ja) Ｓｏｓ基板及びｓｏｓデバイスの製造方法
US7816735B2 (en) Integrated circuit devices including a transcription-preventing pattern

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104