JP2009110429A - 電子機器およびその制御方法 - Google Patents

電子機器およびその制御方法 Download PDF

Info

Publication number
JP2009110429A
JP2009110429A JP2007284097A JP2007284097A JP2009110429A JP 2009110429 A JP2009110429 A JP 2009110429A JP 2007284097 A JP2007284097 A JP 2007284097A JP 2007284097 A JP2007284097 A JP 2007284097A JP 2009110429 A JP2009110429 A JP 2009110429A
Authority
JP
Japan
Prior art keywords
memory
memory element
main memory
spd
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007284097A
Other languages
English (en)
Other versions
JP4234766B1 (ja
Inventor
Tomoaki Tokunaga
智明 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007284097A priority Critical patent/JP4234766B1/ja
Priority to US12/238,296 priority patent/US20090113144A1/en
Application granted granted Critical
Publication of JP4234766B1 publication Critical patent/JP4234766B1/ja
Publication of JP2009110429A publication Critical patent/JP2009110429A/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G06F9/44505—Configuring for program initiating, e.g. using registry, configuration files

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Stored Programmes (AREA)

Abstract

【課題】ＳＰＤを必要に応じて実装することができる電子機器およびその制御方法を提供する。
【解決手段】メモリ素子実装領域部１７にＳＰＤが実装されている場合は、ＳＰＤから読み出したＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定し、メモリ素子実装領域部１７にＳＰＤが実装されていない場合は、ＢＩＯＳ１８から読み出したデフォルトのＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定する。
【選択図】 図１

Description

本発明は一般に、ＳＰＤメモリを実装可能な電子機器に関し、特に、ＳＰＤメモリの実装の有無を選択可能な電子機器およびその制御方法に関する。
一般的に、メモリモジュールの初期化方法においては、実装されたメモリに関するデフォルトのアクセスパラメータをＢＩＯＳから読み出してメモリコントローラに設定する。また、組み込み型のシステムにおいては、ＳＰＤ（Serial Presence Detect）ＲＯＭ（Read Only Memory）が実装されているので、主メモリのバージョンアップ等が行われて、ＢＩＯＳに予め記憶されているデフォルトのアクセスパラメータでは対応できない場合は、ＳＰＤからバージョンアップ後の主メモリのアクセスパラメータを読み出して、メモリコントローラに設定する技術が開示されている（特許文献１参照）。
特開２００４−１４５７３３公報
しかしながら、特許文献１に記載された技術では、常にＳＰＤが搭載されており、ＳＰＤを必要としない場合には、コスト的を押し上げる原因となっている。
そこで、本発明は、ＳＰＤを必要に応じて実装することができる電子機器およびその制御方法を提供することを目的とする。
上述した課題を解決するために、本発明の一態様によれば、主メモリと、前記主メモリを制御するメモリコントローラと、前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、前記主メモリおよび前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備えた基板と、前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、を具備することを特徴とする電子機器が提供される。
また、主メモリと、前記主メモリを制御するメモリコントローラと、前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、前記主メモリを備えた基板とを有する電子機器で用いられる制御方法であって、前記基板は、さらに前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備え、前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定し、前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定することを特徴とする制御方法が提供される。
以下、本発明の実施形態について図面を参照しながら説明する。
まず、図１を参照しつつ、本発明の一実施形態に係る電子機器について説明する。
図１は、本発明の一実施形態に係る電子機器の構成を概略的に示すブロック図である。電子機器１０は、ＣＰＵ１１、メモリコントローラ１２、Ｉ／Ｏコントローラ１３、Ｉ／Ｏデバイス１４、主メモリ１５、ＳＰＤ（Serial Presence Detect）（ＲＯＭ）実装領域部１７、ＢＩＯＳ１８を備えている。なお、主メモリ１５には、例えばＤＲＡＭ（Dynamic Random Access Memory）１６を用いている。
ＣＰＵ１１は、読み出したアクセスパラメータをメモリコントローラ１２に設定する。また、メモリ素子実装領域部１７にメモリ素子が実装されているか否かを判別する。メモリコントローラ１２は、ＣＰＵ１１、主メモリ１５、Ｉ／Ｏコントローラ１３とのブリッジコントローラである。また、主メモリ１５インタフェースを有しており、ＤＲＡＭ１６のアクセスパラメータを内部レジスタに設定してからＤＲＡＭ制御(アクセス)を行う。ここでアクセスパラメータ（スペック情報）とは、JEDEC（Joint Electron Device Engineering Council）で規定しているＳＰＤ（Serial Presence Detect）の内容に相当する(例えばRow/Columnアドレスサイズなど)。なお、デフォルトのＤＲＡＭアクセスパラメータ（スペック情報）は、システムブートアップ時にＢＩＯＳ１８から読み出される。
Ｉ／Ｏコントローラ１３は、メモリコントローラ１２に接続し、下位のＩ／Ｏデバイスとインタフェースする。Ｉ／Ｏデバイス１４は、例えばＨＤＤ（Hard Disk Drive）等である。主メモリ１５は、本実施形態では、オンボード実装されるＤＲＡＭ１６である。ＤＲＡＭ１６は、複数実装してもよい。
ＳＰＤ（ＲＯＭ）は、ＤＲＡＭアクセスパラメータを記憶した不揮発性メモリである。ＤＩＭＭ（Dual Inline Memory Module）におけるＳＰＤに相当する。本実施形態では、ＤＲＡＭを変更代替しない限りＳＰＤメモリを実装する必要がない。すなわち、ＳＰＤを実装するか否かを選択することができる。よって、ＳＰＤメモリを実装することは必須ではない。ＤＲＡＭをバージョンアップ等で変更代替した場合は、バージョンアップ後のＤＲＡＭアクセスパラメータをＳＰＤに記憶する。また、ＳＰＤは、ＳＰＤ（ＲＯＭ）実装領域部１７に実装される。なお、ＳＰＤ実装領域部１７は、ＳＰＤの実装の有無に限らずボード上に確保されている領域である。
ＢＩＯＳ１８は、ＢＩＯＳコードが記憶されたＲＯＭであり、デフォルトのＤＲＡＭアクセスパラメータを記憶する。ＤＲＡＭを変更代替しない限りＳＰＤメモリを実装する必要がなく、通常（ＤＲＡＭを変更代替しない場合）は、ＢＩＯＳ１８からデフォルトのＤＲＡＭアクセスパラメータを読み出して使用する。
次に、本発明の実施形態に係る電子機器を適用した制御方法について図２のフローチャートを参照して説明する。
電子機器１０の電源がＯＮされると（ステップＳ１０１）、ＣＰＵ１１によってメモリコントローラ１２他、各種デバイスの初期化が行われる（ステップＳ１０２）。ＣＰＵ１１は、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装されているか否かを判別する（ステップＳ１０３）。ＣＰＵ１１によって、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装されていないと判別されると（ステップＳ１０３のＮＯ）、予めＢＩＯＳ１８に記憶されているデフォルトのＤＲＡＭアクセスパラメータ３０（図３参照）を読み出す（ステップＳ１０４）。ＣＰＵ１１は、読み出したＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定する（ステップＳ１０６：図３参照）。
一方、ＣＰＵ１１によって、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装されていると判別されると（ステップＳ１０３のＹＥＳ）、予めＳＰＤに記憶されているＤＲＡＭアクセスパラメータ３１（図４参照）を読み出す（ステップＳ１０５）。ＣＰＵ１１は、読み出したＤＲＡＭアクセスパラメータをメモリコントローラ１２に設定する（ステップＳ１０６：図４参照）。
なお、メモリ素子実装領域部１７にＳＰＤ等のメモリ素子が実装される場合は、例えばバージョンアップしてＤＲＡＭを変更代替した場合であり、バージョンアップ後のＤＲＡＭアクセスパラメータを予めＳＰＤに記憶し、記憶されたバージョンアップ後のＤＲＡＭアクセスパラメータをＳＰＤから読み出してメモリコントローラ１２に設定することで、バージョンアップ後のＤＲＡＭの制御に対応することができる。
以上、本実施形態によれば、ＳＰＤを必要に応じて実装することができる。すなわち、ＤＲＡＭを変更代替しない場合、ＳＰＤ等のメモリ素子を実装しない状態を選択できるため、ＳＰＤのコストを削減することができる。
なお、本発明は、上述した実施形態そのままに限定されるものではない。本発明は、実施段階では、その要旨を逸脱しない範囲で構成要素を変更して具現化できる。
また、上述した実施形態に開示されている複数の構成要素を適宜に組み合わせることで、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
本発明の一実施形態に係る電子機器の構成例を概略的に示すブロック図。 本発明の一実施形態に係る制御方法を説明するためのフローチャート。 メモリ素子実装領域部にＳＰＤ等のメモリ素子が実装されていない場合の概念図。 メモリ素子実装領域部にＳＰＤ等のメモリ素子が実装されている場合の概念図。
符号の説明
１１…ＣＰＵ、１２…メモリコントローラ、１３…Ｉ／Ｏコントローラ、１４…Ｉ／Ｏデバイス、１５…主メモリ、１６…ＤＲＡＭ、１７…メモリ素子実装領域部、１８…ＢＩＯＳ、３０…デフォルトのＤＲＡＭアクセスパラメータ、３１…バージョンアップ後のＤＲＡＭアクセスパラメータ

Claims (8)

  1. 主メモリと、
    前記主メモリを制御するメモリコントローラと、
    前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、
    前記主メモリおよび前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備えた基板と、
    前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、
    前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定する手段と、
    を具備することを特徴とする電子機器。
  2. 請求項１に記載の電子機器において、
    前記メモリ素子は、前記主メモリのスペック情報を記憶したＲＯＭであることを特徴とする電子機器。
  3. 請求項１に記載の電子機器において、
    前記メモリ素子は、前記主メモリのスペック情報を記憶したＳＰＤであることを特徴とする電子機器。
  4. 請求項１に記載の電子機器において、
    前記主メモリは、前記基板に予め実装されている組み込み型であることを特徴とする電子機器。
  5. 主メモリと、前記主メモリを制御するメモリコントローラと、前記主メモリのデフォルトのアクセスパラメータ情報を記憶するＢＩＯＳと、前記主メモリを備えた基板とを有する電子機器で用いられる制御方法であって、
    前記基板は、さらに前記主メモリの別のアクセスパラメータ情報を記憶するメモリ素子を実装するためのメモリ素子実装領域を備え、
    前記メモリ素子実装領域にメモリ素子が実装されている場合は、前記メモリ素子から読み出したアクセスパラメータ情報を前記メモリコントローラに設定し、
    前記メモリ素子実装領域にメモリ素子が実装されていない場合は、前記ＢＩＯＳから読み出したアクセスパラメータ情報を前記メモリコントローラに設定することを特徴とする制御方法。
  6. 請求項５に記載の制御方法において、
    前記メモリ素子は、前記主メモリのスペック情報を記憶したＲＯＭであることを特徴とする制御方法。
  7. 請求項５に記載の制御方法において、
    前記メモリ素子は、前記主メモリのスペック情報を記憶したＳＰＤであることを特徴とする制御方法。
  8. 請求項５に記載の制御方法において、
    前記主メモリは、前記基板に予め実装されている組み込み型であることを特徴とする制御方法。
JP2007284097A 2007-10-31 2007-10-31 電子機器およびその制御方法 Expired - Fee Related JP4234766B1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007284097A JP4234766B1 (ja) 2007-10-31 2007-10-31 電子機器およびその制御方法
US12/238,296 US20090113144A1 (en) 2007-10-31 2008-09-25 Electronic device and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007284097A JP4234766B1 (ja) 2007-10-31 2007-10-31 電子機器およびその制御方法

Publications (2)

Publication Number Publication Date
JP4234766B1 JP4234766B1 (ja) 2009-03-04
JP2009110429A true JP2009110429A (ja) 2009-05-21

Family

ID=40506382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007284097A Expired - Fee Related JP4234766B1 (ja) 2007-10-31 2007-10-31 電子機器およびその制御方法

Country Status (2)

Country Link
US (1) US20090113144A1 (ja)
JP (1) JP4234766B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013512509A (ja) * 2009-11-24 2013-04-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 分散型多重コアメモリ初期化
JP2015072675A (ja) * 2013-09-09 2015-04-16 株式会社リコー 電子機器、制御方法およびプログラム
JP2016001485A (ja) * 2009-07-16 2016-01-07 マイクロン テクノロジー， インク． 相変化メモリモジュールを備えるシステム、及び相変化メモリモジュールを管理する方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8977831B2 (en) 2009-02-11 2015-03-10 Stec, Inc. Flash backed DRAM module storing parameter information of the DRAM module in the flash
US8566639B2 (en) * 2009-02-11 2013-10-22 Stec, Inc. Flash backed DRAM module with state of health and/or status information accessible through a configuration data bus
KR101728864B1 (ko) * 2015-10-30 2017-04-20 (주)에프씨아이 플래시 메모리 관리 방법, 장치 및 컴퓨터 프로그램
US10795592B2 (en) * 2017-05-05 2020-10-06 Dell Products, L.P. System and method for setting communication channel equalization of a communication channel between a processing unit and a memory

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1540923A (en) * 1975-12-01 1979-02-21 Intel Corp Programmable single chip mos computer
JPH08305629A (ja) * 1995-04-25 1996-11-22 Internatl Business Mach Corp <Ibm> メモリ・アクセス制御装置及びメモリ・アクセス制御方法、コンピュータ・システム
US6212631B1 (en) * 1999-01-15 2001-04-03 Dell Usa, L.P. Method and apparatus for automatic L2 cache ECC configuration in a computer system
JP3773195B2 (ja) * 2002-10-25 2006-05-10 インターナショナル・ビジネス・マシーンズ・コーポレーション メモリモジュール、情報処理装置、メモリモジュールに関する初期設定方法、並びにプログラム
US7035159B2 (en) * 2004-04-01 2006-04-25 Micron Technology, Inc. Techniques for storing accurate operating current values
JP4616586B2 (ja) * 2004-06-30 2011-01-19 富士通株式会社 メモリ初期化制御装置
TWI253079B (en) * 2004-08-27 2006-04-11 Via Tech Inc Method for deciding parameters of dram
US7263019B2 (en) * 2005-09-15 2007-08-28 Infineon Technologies Ag Serial presence detect functionality on memory component
JP2007122627A (ja) * 2005-10-31 2007-05-17 Toshiba Corp 情報処理装置及びメモリ初期化方法
US7707290B2 (en) * 2006-05-08 2010-04-27 International Business Machines Corporation Securing leased resources on a computer
US8006028B2 (en) * 2008-04-08 2011-08-23 International Business Machines Corporation Enabling memory module slots in a computing system after a repair action

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016001485A (ja) * 2009-07-16 2016-01-07 マイクロン テクノロジー， インク． 相変化メモリモジュールを備えるシステム、及び相変化メモリモジュールを管理する方法
JP2013512509A (ja) * 2009-11-24 2013-04-11 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 分散型多重コアメモリ初期化
JP2015072675A (ja) * 2013-09-09 2015-04-16 株式会社リコー 電子機器、制御方法およびプログラム

Also Published As

Publication number Publication date
JP4234766B1 (ja) 2009-03-04
US20090113144A1 (en) 2009-04-30

Similar Documents

Publication Publication Date Title
JP4234766B1 (ja) 電子機器およびその制御方法
JP2007122627A (ja) 情報処理装置及びメモリ初期化方法
JP2005215824A (ja) 半導体装置およびその起動処理方法
JP2007294039A (ja) 不揮発性半導体記憶装置
JP2008198192A (ja) リペア可能な半導体メモリ装置と該半導体メモリ装置のリペアリング方法
JP2005071303A (ja) プログラム起動装置
JP2008305378A (ja) メモリモジュール及びメモリシステム
JP2006331185A (ja) 制御装置、書換装置、書換方法および書換プログラム
US20110258355A1 (en) Modular mass storage devices and methods of using
JP2006018487A (ja) メモリ初期化制御装置
JP2008310896A (ja) 不揮発性記憶装置、不揮発性記憶システムおよび不揮発性記憶装置の制御方法
JP6524618B2 (ja) 電子機器、制御方法およびプログラム
JP2010140167A (ja) 半導体集積回路
JP5451971B2 (ja) 半導体装置及びその制御方法
JP2005317127A (ja) 不揮発性半導体記憶装置
JP2006039809A (ja) 情報処理装置及びその起動方法
JP2007094528A (ja) マルチプロセッサシステムのメモリ使用方法
JP2008310911A (ja) 半導体装置及びその制御方法
JP2002229621A (ja) ハードウェア管理装置
JP2007188383A (ja) マイクロコンピュータ
JP2009211170A (ja) 情報処理装置および起動制御方法
JP2006099215A (ja) ダウンロード基板を装着可能なコンピュータ装置
JP2005250891A (ja) 読み出し方法、およびプログラム
JP2004295177A (ja) 電子機器のコントローラおよびプリンタコントローラ
JP2009064192A (ja) データスワップ制御装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20081202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081209

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081211

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees