JP2009100597A - モータ速度制御回路 - Google Patents
モータ速度制御回路 Download PDFInfo
- Publication number
- JP2009100597A JP2009100597A JP2007271541A JP2007271541A JP2009100597A JP 2009100597 A JP2009100597 A JP 2009100597A JP 2007271541 A JP2007271541 A JP 2007271541A JP 2007271541 A JP2007271541 A JP 2007271541A JP 2009100597 A JP2009100597 A JP 2009100597A
- Authority
- JP
- Japan
- Prior art keywords
- speed
- signal
- level
- circuit
- rotational speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
【課題】回転速度のムラを抑制させるための専用の信号を入力させる必要のないモータ速度制御回路を提供する。
【解決手段】モータ速度制御回路は、モータの回転速度がコンデンサの充電電圧に応じた速度となるよう、充電電圧に基づいた駆動信号を出力する駆動信号出力回路と、モータの目標回転速度の上昇に応じて短くなる周期及び目標回転速度に応じたデューティ比を有する基準信号の周期と、回転速度の上昇に応じて短くなる周期を有する速度信号の周期とに基づき、回転速度を目標回転速度に一致させるべく、コンデンサを充電可能な第1レベルまたはコンデンサを放電可能な第2レベルの制御信号を、目標回転速度と回転速度との速度差及び基準信号の周期に応じた期間出力する速度制御回路と、基準信号のデューティ比に基づいて、目標回転速度が低くなると速度制御回路から出力される制御信号の第1レベルと第2レベルとのレベル差が小さくなるよう、レベル差を変更するレベル変更回路と、を備える。
【選択図】図1
【解決手段】モータ速度制御回路は、モータの回転速度がコンデンサの充電電圧に応じた速度となるよう、充電電圧に基づいた駆動信号を出力する駆動信号出力回路と、モータの目標回転速度の上昇に応じて短くなる周期及び目標回転速度に応じたデューティ比を有する基準信号の周期と、回転速度の上昇に応じて短くなる周期を有する速度信号の周期とに基づき、回転速度を目標回転速度に一致させるべく、コンデンサを充電可能な第1レベルまたはコンデンサを放電可能な第2レベルの制御信号を、目標回転速度と回転速度との速度差及び基準信号の周期に応じた期間出力する速度制御回路と、基準信号のデューティ比に基づいて、目標回転速度が低くなると速度制御回路から出力される制御信号の第1レベルと第2レベルとのレベル差が小さくなるよう、レベル差を変更するレベル変更回路と、を備える。
【選択図】図1
Description
本発明は、モータ速度制御回路に関する。
モータの回転速度を制御する方式として、速度ディスクリミネータを用いる方式が知られている。図10に速度ディスクリミネータを用いた一般的なモータ速度制御回路600のブロック図の一例を示す(例えば、特許文献1参照)。速度ディスクリミネータ700は、モータ750の目標回転速度の上昇に応じて周期が短くなる基準クロックCLKと、モータ750の回転速度の上昇に応じて周期が短くなるFG(Frequency Generator)信号とが入力され、目標回転速度とモータ750の回転速度との速度差及び基準クロックCLKの周期に応じたパルス幅の出力パルス信号Poを出力する。積分回路710は、入力された出力パルス信号Poを積分することにより駆動信号VDを出力する。駆動回路720は、駆動信号VDに基づいてモータ750の回転速度が目標回転速度に一致するように、モータ750を駆動する。
ここで、速度ディスクリミネータ700の一般的な構成を図11に示す(例えば、特許文献2参照)。速度ディスクリミネータ700は、FG信号の周期と、基準クロックCLKで規定カウントするのに要する期間(以下、基準期間)とを比較することにより、FG信号の周期と基準期間との差に応じたパルス幅の出力パルス信号Poを出力する回路である。詳述すると、FG信号の周期が基準期間より短い場合は、モータ750の回転速度を減速すべく出力パルス信号Po1を出力し、FG信号の周期が基準期間より長い場合は、モータ750の回転速度を加速すべく出力パルス信号Po2を出力する。以下、図12及び図13に示したタイミングチャートを参照しつつ、速度ディスクリミネータ700の動作を説明する。なお、図12のタイミングチャートは、FG信号の周期が基準期間より短い場合であり、図13のタイミングチャートは、FG信号の周期が基準期間より長い場合である。
まずFG信号は、1/2分周回路800にてFG信号の半分の周波数である1/2FG信号に分周される。トリガパルス発生回路810は、1/2FG信号の立ち上がりにおいて、第1カウンタ820が基準クロックCLKのカウントを開始するためのトリガパルスTP1を出力する。一方、1/2FG信号の立下りでは、第2カウンタ830が基準クロックCLKのカウントを開始するためのトリガパルスTP2を出力する。第1カウンタ820及び第2カウンタ830は、トリガパルスTP1,TP2が入力されることにより、基準クロックCLKのカウントを開始するとともに、基準クロックCLKのカウントが開始されてから規定カウントに達するまでの基準期間だけ基準パルス信号P1,P2を夫々出力する。図12に示す様に、基準パルス信号P1,P2がともに出力される期間がある場合、すなわち、FG信号の周期が基準期間よりも短い場合は、AND840からは出力パルス信号Po1が出力される。一方、図13に示す様に、基準パルス信号P1,P2がともに出力されていない期間がある場合、すなわち、FG信号の周期が基準期間よりも長い場合は、NOR850からは出力パルス信号Po2が出力される。
前述した速度ディスクリミネータ700において、モータ750の目標回転速度を遅くするには、基準クロックCLKの周期を長くする必要があるため、基準クロックCLKを規定カウントするのに要する基準期間は長くなる。したがって、モータ750の目標回転速度から一定の割合だけモータ750の回転速度がずれている場合を考えると、モータ750の目標回転速度を低くするにつれて、基準期間とFG信号の周期との差は大きくなる。すなわち、モータ750の回転速度が目標回転速度から一定の割合だけずれている場合に、速度ディスクリミネータ700から出力される出力パルス信号Poのパルス幅は、モータ750の目標回転速度が遅くなるほど長くなる。その結果、モータ750を低速で回転させる場合には、積分回路710からの駆動信号VDが大きく変化する。駆動信号VDの変化にともなってモータ750の回転速度も変化するため、駆動信号VDが大きく変化する低速時には、モータ750の回転速度にムラが生じる場合がある。モータの回転速度のムラを抑制するには、例えば特許文献1では、駆動信号VDの変化を抑制すべく、モータ750の回転速度に応じて積分回路710の積分定数を切り替えていた。具体的には、モータ750の目標回転速度が遅い場合は積分回路710の積分定数を大きくし、モータ750の目標回転速度が速い場合は積分回路710の積分定数を小さくするよう、指示信号SLを積分回路710に入力していた(特許文献1参照)。
特開2003−111461号公報
特開平9−322579号公報
前述の様に、モータ速度制御回路600において、特に低速時の回転速度のムラを抑制するために、積分回路710には、積分定数を変更するため指示信号SLが入力されている。したがって、モータ速度制御回路600を集積回路で実現した場合、指示信号SLを入力するための端子が必要となる。さらに、モータ速度制御回路600を例えば、マイコン等で制御する場合には、マイコン側に指示信号SLを出力するための端子が必要となる場合もある。
上記課題を解決するため、本発明のモータ速度制御回路は、モータの回転速度がコンデンサの充電電圧に応じた速度となるよう、前記充電電圧に基づいた駆動信号を出力する駆動信号出力回路と、前記モータの目標回転速度の上昇に応じて短くなる周期及び前記目標回転速度に応じたデューティ比を有する基準信号の前記周期と、前記回転速度の上昇に応じて短くなる周期を有する速度信号の前記周期とに基づき、前記回転速度を前記目標回転速度に一致させるべく、前記コンデンサを充電可能な第1レベルまたは前記コンデンサを放電可能な第2レベルの制御信号を、前記目標回転速度と前記回転速度との速度差及び前記基準信号の前記周期に応じた期間出力する速度制御回路と、前記基準信号の前記デューティ比に基づいて、前記目標回転速度が低くなると前記速度制御回路から出力される前記制御信号の前記第1レベルと前記第2レベルとのレベル差が小さくなるよう、前記レベル差を変更するレベル変更回路と、を備えることとする。
回転速度のムラを抑制させるための専用の信号を入力させる必要のないモータ速度制御回路を提供することを目的とする。
本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。
<<第1の実施形態>>
図1は、本発明の第1の実施形態であるモータ速度制御回路1の構成を示す図である。
モータ速度制御回路1は、モータ100の目標回転速度に応じた基準クロックCLK、モータ100の実際の回転速度に応じたPFG信号に基づいて、モータ100を駆動するための駆動信号VDを出力する回路であり、FGアンプ10、速度ディスクリミネータ(SD)11、オペアンプ12、PWM信号生成回路13、デューティ比検出回路14、クランプ回路15、ホールアンプ16、マトリックス回路17、プリドライバ18から構成される。
図1は、本発明の第1の実施形態であるモータ速度制御回路1の構成を示す図である。
モータ速度制御回路1は、モータ100の目標回転速度に応じた基準クロックCLK、モータ100の実際の回転速度に応じたPFG信号に基づいて、モータ100を駆動するための駆動信号VDを出力する回路であり、FGアンプ10、速度ディスクリミネータ(SD)11、オペアンプ12、PWM信号生成回路13、デューティ比検出回路14、クランプ回路15、ホールアンプ16、マトリックス回路17、プリドライバ18から構成される。
なお、本第1の実施形態における基準クロックCLKは、例えばモータ速度制御回路1を統括制御するマイコン(不図示)から出力され、目標回転速度の上昇に応じて周期が短くなることとする。さらに、モータ100の目標回転速度の低下に応じて、マイコンは、基準クロックCLKのローレベル(以下、Lレベル)のデューティ比を上昇させるものとする。また、PFG信号は、例えば、モータ100が実装された基板上に形成されたパターンコイル(不図示)から出力されるモータ100の実際の回転速度に応じた信号であることとする。なお、本第1の実施形態のモータ速度制御回路1は集積回路であり、モータ100は3相ブラシレスモータであることとする。
また、本第1の実施形態においては、速度ディスクリミネータ11が本発明の速度制御回路に相当し、デューティ比検出回路14(指示信号出力回路)及びクランプ回路15が本発明のレベル変更回路に相当し、PWM信号生成回路13が本発明の駆動信号出力回路に相当する。
まず、図1に示した、モータ速度制御回路1を構成する各回路の概要を説明する。
FGアンプ10は、パターンコイル(不図示)から出力されるレベルの小さい正弦波状のPFG信号を増幅するとともに方形波へと整形し、FG信号として出力する回路である。なお、パターンコイルからのPFG信号は、端子60を介してFGアンプ10に入力されることとする。また、FGアンプ10は、例えば、非反転増幅回路(不図示)とシュミットコンパレータ(不図示)とで構成できる。パターンコイルからのPFG信号の周期は、モータ100の実際の回転速度に応じて変化するため、FG信号の周期もPFG信号の周期と同様に変化する。なお、本第1の実施形態におけるPFG信号及びFG信号の周期は、モータ100の回転速度の上昇にともない短くなることとする。
FGアンプ10は、パターンコイル(不図示)から出力されるレベルの小さい正弦波状のPFG信号を増幅するとともに方形波へと整形し、FG信号として出力する回路である。なお、パターンコイルからのPFG信号は、端子60を介してFGアンプ10に入力されることとする。また、FGアンプ10は、例えば、非反転増幅回路(不図示)とシュミットコンパレータ(不図示)とで構成できる。パターンコイルからのPFG信号の周期は、モータ100の実際の回転速度に応じて変化するため、FG信号の周期もPFG信号の周期と同様に変化する。なお、本第1の実施形態におけるPFG信号及びFG信号の周期は、モータ100の回転速度の上昇にともない短くなることとする。
速度ディスクリミネータ(SD)11は、端子61を介して入力される基準クロックCLKと、FGアンプ10から出力されるFG信号とに基づいて、目標回転速度と実際の回転速度との速度差及び基準クロックCLKの周期に応じた速度誤差信号SDOを出力する回路である。なお、本第1の実施形態において、速度誤差信号SDOは、前述の速度差と基準クロックCLKの周期に応じた期間速度ディスクリミネータ11から出力されるハイレベル(以下、Hレベル)またはLレベルのパルス信号であることとする。
オペアンプ12は、抵抗200,201、コンデンサ202,203を用いて速度誤差信号SDOを積分する回路であり、積分結果として出力電圧OPを出力する。なお、本第1の実施形態においては、オペアンプ12の反転入力には端子71を介して、抵抗200,201、コンデンサ203が接続され、オペアンプ12の出力には端子72を介して、コンデンサ202,203が接続されている。また、本第1の実施形態のオペアンプ12の非反転入力には、バイアス電圧として、例えば電源電圧VCCの半分の電圧であるVCC/2が印加されているものとする。なお、本第1の実施形態においては、オペアンプ12、抵抗200,201、コンデンサ202,203からなる回路を積分回路とする。
PWM信号生成回路13は、オペアンプ12からの出力電圧OPのレベルに応じたデューティ比のPWM(Pulse Wide Modulation)信号を出力する回路である。また、本第1の実施形態においては、モータ100の実際の回転速度が目標回転速度に一致するよう、前述のPWM信号に基づいて、プリドライバ18が駆動信号VD1〜VD6を出力する。なお、本第1の実施形態におけるPWM信号生成回路13は、端子73を介して接続されたコンデンサ204の容量値にて発振周波数が決定される三角波発振回路(不図示)と、三角波発振回路からの出力と出力電圧OPとを比較するコンパレータ(不図示)とから構成されることとする。
デューティ比検出回路14は、基準クロックCLKのデューティ比に基づいて、目標回転速度が予め定められた規定回転速度より低下しているか否かを示す指示信号SLを出力する。なお、本第1の実施形態においては、目標回転速度が規定速度より低い場合、指示信号SLはLレベルとなり、目標回転速度が規定速度より高い場合、指示信号SLはHレベルとなることとする。
クランプ回路15は、デューティ比検出回路14からLレベルの指示信号SLが出力されると、速度ディスクリミネータ11からの速度誤差信号SDOをクランプする回路である。したがって、本第1の実施形態では、目標回転速度が予め定められた規定回転速度より低くなると、速度誤差信号SDOにおけるHレベルとLレベルとのレベル差が小さくなる。
ホールアンプ16は、ホール素子300から出力される、モータ100におけるロータ(不図示)の位置を検出するための位置検出信号HO1〜HO3を増幅し、ホール信号HA1〜HA3として出力する回路である。なお、本第1の実施形態において、ホール素子300は、モータ100のロータの周囲に120°間隔で設置されていることとする。また、位置検出信号HO1〜HO3は、端子80〜82に夫々入力されることとする。
マトリックス回路17は、マイコンからのモータ100の回転方向を指定するための指定信号FRC及びホール信号HA1〜HA3に基づいて、モータ100における各相のコイルへ電流を供給するタイミングを指定するためのタイミング信号M1〜M3を出力する。
プリドライバ18は、PWM信号及びタイミング信号M1〜M3に基づいて、モータ100を直接駆動するパワートランジスタからなるモータドライバ301を駆動するための駆動信号VD1〜VD6を出力する。なお、本第1実施形態においては、駆動信号VD1〜VD6は夫々端子90〜95を介してモータドライバ301へ出力される。
次に、本第1の実施形態のモータ速度制御回路1における、速度ディスクリミネータ11、デューティ比検出回路14、クランプ回路15の詳細を説明する。
図2は、速度ディスクリミネータ11の一実施形態を示す図である。速度ディスクリミネータ11は、NPNトランジスタQ1,Q2、PNPトランジスタQ3、抵抗R1,R2、1/2分周回路20、トリガパルス発生回路21、第1カウンタ22、第2カウンタ23、AND24、NOR25から構成される。図3、図4は、夫々目標回転速度が速い場合、遅い場合の速度ディスクリミネータ11の動作の一例を示すタイミングチャートであり適宜参照する。
1/2分周回路20は、入力されるFG信号の周波数を1/2分周し、1/2FG信号として出力する回路である。
トリガパルス発生回路21は、1/2FG信号の立ち上がりにおいて、トリガパルスTP1を出力し、1/2FG信号の立下りにおいて、トリガパルスTP2を出力する。
トリガパルス発生回路21は、1/2FG信号の立ち上がりにおいて、トリガパルスTP1を出力し、1/2FG信号の立下りにおいて、トリガパルスTP2を出力する。
第1カウンタ22、第2カウンタ23は、トリガパルスTP1,TP2が夫々入力されることにより、基準クロックCLKのカウントを開始するとともに、基準クロックCLKのカウントが開始されてから規定カウントに達するまでの期間だけ基準パルス信号P1,P2を夫々出力する。なお、基準クロックCLKのカウントが開始されてから規定カウントに達するまでの期間を基準期間とする。また、規定カウントは固定値としているため、基準クロックCLKの周期が長くなるに応じて基準期間も長くなることとなる。図3及び図4に示す様に、第1カウンタ22、第2カウンタ23からの基準パルス信号P1,P2がともに出力される期間がある場合、すなわち、FG信号の周期が基準期間よりも短い場合は、モータ100を減速すべくAND24からは出力パルス信号Po1が出力される。一方、パルス信号P1,P2がともに出力されていない期間がある場合(不図示)、すなわち、FG信号の周期が基準期間よりも長い場合は、モータ100を加速すべくNOR25からは出力パルス信号Po2が出力される。したがって、モータ100を減速する場合は、NPNトランジスタQ1のベース電極の電圧はLレベル、NPNトランジスタQ2のベース電極の電圧はHレベルとなり、NPNトランジスタQ2のコレクタ電極から出力される速度誤差信号SDOはLレベルとなる。また、モータ100を加速する場合は、前述のモータを減速する場合と逆の動作をすることから、結果的に速度誤差信号SDOはHレベルとなる。したがって、速度誤差信号SDOは、FG信号の周期と基準期間との差の期間だけ、NPNトランジスタQ2のコレクタ電極とPNPトランジスタQ3のコレクタ電極とが接続されたノードから出力されることとなる。
ここで、基準クロックの周期をT1、規定カウントを128、FG信号と基準期間との差が基準クロック4パルス分に相当するとした場合を例として、速度誤差信号SDOについて説明する。前述の様に、速度誤差信号SDOは、FG信号の周期と基準期間との差の期間だけ出力されることから、T1×4の期間出力されることとなる。この時、目標回転速度と実際の回転速度との誤差の割合を(4パルス/128パルス)×100で表すと、約3%となる。一方速度誤差が3%であっても、速度誤差信号SDOが出力されている期間は、T1×4で表されることから、基準クロックCLKの周期に応じて変化する。つまり、目標回転速度が遅くなると、速度誤差の割合が一定であっても、速度誤差信号SDOは長く出力されることとなる。
なお、本第1の実施形態において速度ディスクリミネータ11の速度誤差信号SDOが出力されるノードは、電気的にオペアンプ12の反転入力に接続されている。また、オペアンプ12の反転入力と非反転入力の電圧が一致するようモータ速度制御回路1においてはフィードバックループが形成されている。したがって、オペアンプ12の反転入力の電圧は、オペアンプ12の非反転入力に印加されたバイアス電圧VCC/2となるようモータ速度制御回路1は動作する。
図5は、デューティ比検出回路14の一実施形態を示す図である。デューティ比検出回路14は、逓倍回路30、トリガパルス発生回路31、アップカウンタ32、シフト演算回路33、遅延回路34、ダウンカウンタ35、判定回路36から構成される。図6は、本実施形態のデューティ比検出回路14における主要な信号のタイミングチャートであり、適宜参照する。なお、ここでは、例えば基準クロックCLKのLレベルのデューティ比が70%であるとしてデューティ比検出回路14の詳細を説明する。
逓倍回路30は、入力される基準クロックCLKの周波数を逓倍し、出力クロックMCLKとして出力する回路である。なお、本実施形態における逓倍回路30は、基準クロックCLKの周波数を100逓倍することとする。
トリガパルス発生回路31は、入力される基準クロックCLKの立下り時と立ち上がり時に夫々、パルス信号ET1,ET2を出力する回路である。
トリガパルス発生回路31は、入力される基準クロックCLKの立下り時と立ち上がり時に夫々、パルス信号ET1,ET2を出力する回路である。
アップカウンタ32は、出力クロックMCLKに基づいてアップカウントし、パルス信号ET1が入力されることによりカウントがリセットされる。したがって、基準クロックCLKの立下り時から基準クロックの1周期の期間をカウントする。なお、本実施形態においては、基準クロックCLKの周波数を100逓倍した出力クロックMCLKでカウントしているため、1周期の期間経過すると、カウントは100カウントとなる。
シフト演算回路33は、基準クロックCLKの立ち上がりを示すパルス信号ET2が入力されると、アップカウンタ32の出力を除算すべく、1ビット右シフトし、シフト結果を保持する回路である。したがって、シフト演算回路33には、基準クロックCLKの1周期におけるLレベルの期間の70カウントが除算され、35カウントが保持されることとなる。
遅延回路34は、パルス信号ET1,ET2を夫々遅延させてパルス信号DET1,DET2として出力する回路である。なお、本実施形態における遅延回路34の遅延時間は、基準クロックCLKの周期よりも十分短い時間であることとし、パルス信号DET1,DET2のパルス信号ET1,ET2に対する遅延時間は夫々同じになるよう設計されているものとする。
ダウンカウンタ35は、遅延回路34からのパルス信号DET2によりシフト演算回路33に保持されたカウントを取り込み、出力クロックMCLKに基づいてダウンカウントする回路である。なお、本実施形態におけるダウンカウンタ35は、カウントがゼロとなるとゼロを保持するよう設計されていることとする。
判定回路36は、遅延回路34からのパルス信号DET1が入力されると、ダウンカウンタ35のカウントがゼロか否かを判定し、判定結果を指示信号SLとして出力する回路である。詳述すると、パルス信号DET2が出力されてからパルス信号DET1が出力されるまでの期間は、基準クロックCLKのHレベルが出力される期間と同じであることから、ダウンカウンタ35では、30カウントだけダウンカウントされる。ここでは、パルス信号DET2によりダウンカウンタ35に取り込まれたカウントは35カウントであるため、ダウンカウンタ35のカウントはゼロとならない。なお、本実施形態では、ダウンカウンタ35のカウントがゼロの場合、指示信号SLはHレベルとなり、ダウンカウンタ35のカウントがゼロでない場合、指示信号SLはLレベルとなることとする。
また、前述のデューティ検出回路14に、例えば、Lレベルのデューティ比が60%の基準クロックCLKを入力すると、前述のダウンカウンタ35のカウントはゼロとなるため、結果的に判定回路36から出力される指示信号SLは、Hレベルとなる。この様に、本第1の実施形態におけるデューティ検出回路14は、基準クロックCLKのLレベルのデューティ比が約67%を境に指示信号SLのレベルが変化することとなる。
図7は、クランプ回路15の一実施形態を示す図である。クランプ回路15は、NPNトランジスタQ10〜Q13、PNPトランジスタQ14、抵抗R10〜R16から構成される。なお、本第1の実施形態において、抵抗R10,R11が接続されたノードに発生する電圧を電圧V1、抵抗R13,R14が接続されたノードに発生する電圧を電圧V2とする。なお、NPNトランジスタQ13が本発明のトランジスタに相当し、NPNトランジスタQ10、抵抗R10,R11が本発明の電圧出力回路に相当する。
まず、指示信号SLがHレベルの場合、NPNトランジスタQ10,Q11は夫々オンする。NPNトランジスタQ10がオンすることにより電圧V1はLレベルとなるため、NPNトランジスタQ13はオフすることとなる。NPNトランジスタQ11及び抵抗R12は、インバータを構成するため、NPNトランジスタQ12のベース電極はLレベルとなる。したがって、電圧V2はHレベルとなり、PNPトランジスタQ14はオフすることとなる。ここで、クランプ回路15において、速度誤差信号SDOは、NPNトランジスタQ13とPNPトランジスタQ14の夫々のエミッタ電極が接続されたノードに入力されている。しかしながら、NPNトランジスタQ13及びPNPトランジスタQ14はともにオフしているため、指示信号SLがHレベルの場合、速度誤差信号SDOはクランプ回路15の影響を受けることはない。
つぎに、指示信号SLがLレベルの場合、前述の指示信号SLがHレベルの場合とは逆の動作をするため、NPNトランジスタQ13のベース電極には、電源電圧VCCを抵抗R10,R11とで分圧した電圧V1が印加される。また、PNPトランジスタQ14のベース電極には、電源電圧VCCを抵抗R13,R14とで分圧した電圧V2が印加される。なお、本第1の実施形態において、NPNトランジスタQ13のエミッタ電極の電圧がHレベルの場合に、NPNトランジスタQ13がオフし、NPNトランジスタQ13のエミッタ電極の電圧がLレベルの場合にNPNトランジスタQ13がオンするよう、抵抗R10,R11の抵抗値が決められているものとする。同様に、PNPトランジスタQ14のエミッタ電極の電圧がLレベルの場合に、PNPトランジスタQ14がオフし、PNPトランジスタQ14のエミッタ電極の電圧がHレベルの場合にPNPトランジスタQ14がオンするよう、抵抗R13,R14の抵抗値が決められているものとする。この結果、速度誤差信号SDOがHレベルの場合、速度誤差信号SDOの電圧レベルは電圧V2からPNPトランジスタQ14の順方向電圧Vbepだけ高い電圧となる。一方、速度誤差信号SDOがLレベルの場合、速度誤差信号SDOの電圧レベルは電圧V1からNPNトランジスタQ13の順方向電圧Vbenだけ低い電圧となる。
したがって、指示信号SLがHレベルの場合には、速度ディスクリミネータ11からの速度誤差信号SDOがそのまま出力され、指示信号SLがLレベルの場合には、クランプ回路15によりクランプされた速度誤差信号SDOが出力されることとなる。すなわち、速度誤差信号SDOのHレベル側とLレベル側のレベル差は、指示信号SLがLレベルの場合に小さくなる。
ここで、本第1の実施形態のモータ速度制御回路1の動作について説明する。なお、本第1の実施形態のモータ速度制御回路1は、モータ100の目標回転速度を、例えば0〜2000rpm(revolutions per minute)の範囲で変化できることとする。また、目標回転速度が0〜1000rpmの範囲では、基準クロックCLKのLレベルのデューティ比が70%、目標回転速度が1000〜2000rpmの範囲では、基準クロックCLKのLレベルのデューティ比が60%となるようにマイコンが基準クロックCLKのデューティ比を変更することとする。
まず、目標回転速度が例えば2000rpmの場合、すなわちモータ100を高速で回転させる場合について説明する。マイコンからは、目標回転速度である2000rpmに応じた周波数及び、Lレベルのデューティ比が60%の基準クロックCLKが、速度ディスクリミネータ11及びデューティ比検出回路14に出力される。速度ディスクリミネータ11からは、目標回転速度と実際の回転速度に応じた速度誤差信号SDOが出力される。ここで、基準クロックCLKのLレベルのデューティ比は60%であることから、デューティ比検出回路14から出力される指示信号SLはHレベルとなる。したがって、速度誤差信号SDOは、クランプ回路15の影響を受けず抵抗200へ出力される。また、前述の様に、目標回転速度が高速の場合は、実際の回転速度と目標回転速度とが一致している状態から、実際の回転速度がずれた場合、基準クロックCLKの周期は短いため、速度誤差信号SDOによる積分回路の入力電圧の変動は小さい。このため、目標回転速度に対するズレを補正するためのPWM信号のデューティ比の変化量も小さくなることから、モータ100の回転速度の速度ムラも小さくなる。
つぎに、目標回転速度が例えば500rpmの場合、すなわちモータ100を低速で回転させる場合について説明する。マイコンからは、目標回転速度である500rpmに応じた周波数及び、Lレベルのデューティ比が70%の基準クロックCLKが、速度ディスクリミネータ11及びデューティ比検出回路14に出力される。速度ディスクリミネータ11からは、目標回転速度と実際の回転速度に応じた速度誤差信号SDOが出力される。ここで、デューティ比検出回路14から出力される指示信号SLはLレベルとなるため、速度誤差信号SDOは、クランプ回路15によりクランプされる。前述の様に、目標回転速度が低速の場合は、実際の回転速度と目標回転速度とが一致している状態から、実際の回転速度がずれた場合、基準クロックCLKの周期は長いため、速度誤差信号SDOによる積分回路の入力電圧の変動は大きくなる。しかしながら、本第1の実施形態におけるモータ速度制御回路1では、クランプ回路15により速度誤差信号SDOがクランプされ、速度誤差信号SDOのHレベルとLレベルのレベル差が小さくなるため、結果的に積分回路の入力電圧の変動は小さく抑えられる。したがって、目標回転速度が低速の場合であっても、目標回転速度に対するズレを補正するためのPWM信号のデューティ比の変化量も小さくできるため、モータ100の回転速度の速度ムラも小さくできる。
<<第2の実施形態>>
図8は、本発明の第2の実施形態であるモータ速度制御回路2の構成を示す図である。
モータ速度制御回路2は、モータ100の目標回転速度に応じた基準クロックCLK、モータ100の実際の回転速度に応じたPFG信号に基づいて、モータ100を駆動するための駆動信号VDを出力する回路であり、FGアンプ10、速度ディスクリミネータ(SD)11、PWM信号生成回路13、デューティ比検出回路14、ホールアンプ16、マトリックス回路17、プリドライバ18、チャージポンプ19から構成される。
図8は、本発明の第2の実施形態であるモータ速度制御回路2の構成を示す図である。
モータ速度制御回路2は、モータ100の目標回転速度に応じた基準クロックCLK、モータ100の実際の回転速度に応じたPFG信号に基づいて、モータ100を駆動するための駆動信号VDを出力する回路であり、FGアンプ10、速度ディスクリミネータ(SD)11、PWM信号生成回路13、デューティ比検出回路14、ホールアンプ16、マトリックス回路17、プリドライバ18、チャージポンプ19から構成される。
なお、本第2の実施形態における基準クロックCLKは、例えばモータ速度制御回路2を統括制御するマイコン(不図示)から出力され、目標回転速度の上昇に応じて周期が短くなることとする。さらに、本第2の実施形態において、モータ100の目標回転速度の低下に応じて、マイコンは、基準クロックCLKのローレベル(以下、Lレベル)のデューティ比を上昇させるものとする。また、PFG信号は、例えば、モータ100が実装された基板上に形成されたパターンコイル(不図示)から出力されるモータ100の実際の回転速度に応じた信号であることとする。なお、本第2の実施形態のモータ速度制御回路2は集積回路であり、モータ100、ホール素子300、モータドライバ301は第1の実施形態にて説明した夫々の回路と同じである。
また、本第2の実施形態においては、速度ディスクリミネータ11(速度誤差出力回路)及びチャージポンプ19(電流出力回路)が本発明の速度制御回路に相当し、デューティ比検出回路14が本発明のレベル変更回路に相当し、PWM信号生成回路13が本発明の駆動信号出力回路に相当する。
まず、図8に示した、モータ速度制御回路2を構成する各回路の概要を説明する。
FGアンプ10、速度ディスクリミネータ(SD)11、PWM信号生成回路13、デューティ比検出回路14、ホールアンプ16、マトリックス回路17、プリドライバ18は第1の実施形態にて説明した夫々の回路と同じである。
FGアンプ10、速度ディスクリミネータ(SD)11、PWM信号生成回路13、デューティ比検出回路14、ホールアンプ16、マトリックス回路17、プリドライバ18は第1の実施形態にて説明した夫々の回路と同じである。
チャージポンプ19は、デューティ比検出回路14からの指示信号SLに基づいて、速度ディスクリミネータ11からの速度誤差信号SDOを、端子75を介して接続されたコンデンサ207,208を充放電するための充放電電流Icpに変換する回路である。なお、抵抗205は、充放電電流Icpの電流値を決定するために端子74を介してチャージポンプ19と接続され、抵抗206は、モータ速度制御回路2におけるフィードバックループの周波数特性を改善するためにコンデンサ207に接続されている。また、本第2の実施形態において、コンデンサ207,208の充電電圧を電圧VCPとし、電圧VCPに基づいてPWM信号生成回路13は、PWM信号を生成するものとする。なお、本第2の実施形態においては、チャージポンプ19、抵抗205,206、コンデンサ207,208からなる回路を積分回路とする。
つぎに、チャージポンプ19の詳細を、図9に示したチャージポンプ19の一実施形態を示す図を参照しつつ説明する。
チャージポンプ19は、NPNトランジスタQ20〜Q28、PNPトランジスタQ29〜Q33、抵抗R20〜R23、コンパレータ40,41から構成される。なお、本実施形態におけるコンパレータ40の反転入力及びコンパレータ41の非反転入力には、コンパレータ40,41の基準電圧として電源電圧VCCの半分の電圧であるVCC/2が夫々印加されているものとする。また、抵抗R21と抵抗R22とが接続されたノードの電圧を電圧V3、抵抗R21,R22,R23の抵抗値をRとする。さらに、NPNトランジスタQ24,Q25,Q27,Q28は夫々同じサイズ、PNPトランジスタQ29〜Q33は夫々同じサイズであることとする。
チャージポンプ19は、NPNトランジスタQ20〜Q28、PNPトランジスタQ29〜Q33、抵抗R20〜R23、コンパレータ40,41から構成される。なお、本実施形態におけるコンパレータ40の反転入力及びコンパレータ41の非反転入力には、コンパレータ40,41の基準電圧として電源電圧VCCの半分の電圧であるVCC/2が夫々印加されているものとする。また、抵抗R21と抵抗R22とが接続されたノードの電圧を電圧V3、抵抗R21,R22,R23の抵抗値をRとする。さらに、NPNトランジスタQ24,Q25,Q27,Q28は夫々同じサイズ、PNPトランジスタQ29〜Q33は夫々同じサイズであることとする。
まず、速度誤差信号SDOがHレベルの場合について説明する。前述の様に、コンパレータ40の反転入力及びコンパレータ41の非反転入力には夫々基準電圧としてVCC/2が印加されていることから、コンパレータ40の出力はHレベル、コンパレータ41の出力はLレベルとなる。したがって、NPNトランジスタQ23はオンし、NPNトランジスタQ26はオフする。抵抗205は、NPNトランジスタQ22のエミッタ電極と端子74を介して接続されていることから、抵抗205にはNPNトランジスタQ22のベース電極に印加された電圧V3に応じた電流が流れる。なお、本第2の実施形態において、抵抗205に流れる電流を電流Iaとし、電流Iaの電流値をIaとする。ここで、電流Iaは、ダイオード接続されたPNPトランジスタQ29にも流れ、PNPトランジスタQ29,Q30,Q32はカレントミラーを構成していることから、PNPトランジスタQ30,Q32にも電流値Iaの電流が流れることとなる。
PNPトランジスタQ30からの電流値Iaの電流は、NPNトランジスタQ23のオン抵抗が小さく設計されていることから、NPNトランジスタQ23を介してグランドへ流れることとなる。したがって、ダイオード接続されたNPNトランジスタQ24には電流が供給されず、NPNトランジスタQ24はオフする。NPNトランジスタQ24,Q25はカレントミラーを構成していることから、NPNトランジスタQ25もオフする。ダイオード接続されたPNPトランジスタQ31のベース電極とエミッタ電極との電圧は、NPNトランジスタQ25に流れる電流に応じて増加する構成となっているため、結果的に、PNPトランジスタQ31はオフする。さらに、PNPトランジスタQ31,Q33はカレントミラーを構成することから、PNPトランジスタQ33もオフすることとなる。
PNPトランジスタQ32からの電流値Iaの電流は、NPNトランジスタQ26がオフしているため、ダイオード接続されたNPNトランジスタQ27に供給される。NPNトランジスタQ27,Q28はカレントミラーを構成していることから、NPNトランジスタQ28は、NPNトランジスタQ28のコレクタ電極が接続された端子75を介して、コンデンサ207,208を電流値Iaの電流にて放電する。
つぎに、速度制御信号SDOがLレベルの場合は、前述の逆の動作となり、結果的に、NPNトランジスタQ28がオフし、PNPトランジスタQ33が、PNPトランジスタQ33のコレクタ電極が接続された端子75を介して、コンデンサ207,208を電流値Iaの電流にて充電する。従って、チャージポンプ19における充放電電流Icpの電流値は、抵抗205に流れる電流Iaに基づいて決定されることとなる。
なお、NPNトランジスタQ28のコレクタ電極及びPNPトランジスタQ33のコレクタ電極が接続されたノードをチャージポンプ19の出力ノードとする。
さらに、指示信号SLがHレベルの場合について説明する。NPNトランジスタQ20及び抵抗R20はインバータを構成することから、NPNトランジスタQ20のベース電極の電圧がHレベルとなると、NPNトランジスタQ20のコレクタ電極の電圧はLレベルとなる。したがって、NPNトランジスタQ21はオフし、電圧V3はV3=(2/3)×VCCとなる。抵抗205は端子74を介してNPNトランジスタQ22のエミッタ電極に接続されていることから、抵抗205には、電圧V3=(2/3)×VCCに応じた電流が流れることとなる。ここで、電圧V3=(2/3)×VCCがNPNトランジスタQ22のベース電極に印加された場合に、抵抗205に流れる電流Iaの電流値をIa1とすると、指示信号SLがHレベルの場合、結果的に出力ノードからの充放電電流Icpの電流値はIa1となる。
また、指示信号SLがLレベルの場合は、前述と逆の動作し、結果的にNPNトランジスタQ21がオンする。NPNトランジスタQ21のオン抵抗を無視できるよう抵抗R21,R22の抵抗値Rが選択されていることから。電圧V3はV3=(1/2)×VCCとなる。V3=(1/2)×VCCがNPNトランジスタQ22のベース電極に印加されることにより抵抗205に流れる電流の電流値をIa2とすると、結果的に出力ノードからの充放電電流Icpの電流値はIa2となる。また、指示信号SLのHレベル、Lレベルによる電圧V3を考慮すると、指示信号SLがLレベルの場合の電流値Ia2は、指示信号SLがHレベルの場合の電流値Ia1よりも小さいことが分かる。
ここで、本第2の実施形態のモータ速度制御回路2の動作について説明する。なお、本第2の実施形態のモータ速度制御回路2は、モータ100の目標回転速度を、例えば0〜2000rpmの範囲で変化できることとする。また、目標回転速度が0〜1000rpmの範囲では、基準クロックCLKのLレベルのデューティ比が70%、目標回転速度が1000〜2000rpmの範囲では、基準クロックCLKのLレベルのデューティ比が60%となるようにマイコンが基準クロックCLKのデューティを変更することとする。
まず、目標回転速度が例えば2000rpmの場合、すなわちモータ100を高速で回転させる場合について説明する。マイコンからは、目標回転速度である2000rpmに応じた周波数及び、Lレベルのデューティ比が60%の基準クロックCLKが、速度ディスクリミネータ11及びデューティ比検出回路14に出力される。速度ディスクリミネータ11からは、目標回転速度と実際の回転速度に応じた速度誤差信号SDOが出力される。ここで、基準クロックCLKのLレベルのデューティ比は60%であることから、デューティ比検出回路14から出力される指示信号SLはHレベルとなる。したがって、チャージポンプ19からは、電流値Ia1の充放電電流Icpがコンデンサ207,208に供給されることとなる。前述の様に、目標回転速度が高速の場合は、実際の回転速度と目標回転速度とが一致している状態から、実際の回転速度がずれた場合、基準クロックCLKの周期は短いため、速度誤差信号SDOによる積分回路の入力電圧の変動は小さい。このため、目標回転速度に対するズレを補正するためのPWM信号のデューティ比の変化量も小さくなることから、モータ100の回転速度の速度ムラも小さくなる。
つぎに、目標回転速度が例えば500rpmの場合、すなわちモータ100を低速で回転させる場合について説明する。マイコンからは、目標回転速度である500rpmに応じた周波数及び、Lレベルのデューティ比が70%の基準クロックCLKが、速度ディスクリミネータ11及びデューティ比検出回路14に出力される。速度ディスクリミネータ11からは、目標回転速度と実際の回転速度に応じた速度誤差信号SDOが出力される。ここで、デューティ比検出回路14から出力される指示信号SLはLレベルとなるため、チャージポンプ19からは、電流値Ia2の充放電電流Icpがコンデンサ207,208に供給されることとなる。前述の様に、目標回転速度が低速の場合は、実際の回転速度と目標回転速度とが一致している状態から、実際の回転速度がずれた場合、基準クロックCLKの周期は長いため、充放電電流Icpによる積分回路の入力電圧VCPの変動は大きくなる。しかしながら、本第2の実施形態におけるモータ速度制御回路2において、チャージポンプ19からは、電流値Ia2と電流値の小さい充放電電流Icpが出力されるため、結果的に積分回路の出力電圧VCPの変動は小さく抑えられる。したがって、目標回転速度が低速の場合であっても、目標回転速度に対するズレを補正するためのPWM信号のデューティ比の変化量も小さくできるため、モータ100の回転速度の速度ムラも小さくできる。
以上に説明した構成からなる本第1の実施形態のモータ速度制御回路1では、目標回転速度が遅い場合にモータ100の速度ムラを抑制するため、速度誤差信号SDOのHレベルとLレベルのレベル差が小さくなるよう、クランプ回路15が速度誤差信号SDOをクランプする。また、クランプ回路15が速度誤差信号SDOをクランプするか否かは、基準クロックCLKのデューティ比に基づいてレベルが変更される指示信号SLにより決定される。さらに、本第2の実施形態のモータ速度制御回路2では、目標回転速度が低い場合にモータ100の速度ムラを抑制するため、チャージポンプ19からの充放電電流Icpが小さくなるよう、チャージポンプ19の動作が変更されている。また、チャージポンプ19からの充電放電電流Icpを小さくするか否かは、基準クロックCLKのデューティ比に基づいてレベルが変更される指示信号SLにより決定される。したがって、例えば、特開2003−111461号公報に記載されているように、積分回路の積分定数を変更するために積分定数の異なる外付け部品を備え、外付け部品を専用の切り替え信号により切り替えている場合と比較すると、外付け部品の数を減らすことが可能であるとともに、専用の切り替え信号を入力させる必要がない。また、モータ速度制御回路を集積化した場合は、前述の切り替え信号用の端子を削減することが可能である。
なお、上記実施例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
1 モータ速度制御回路
2 モータ速度制御回路
10 FGアンプ
11 速度ディスクリミネータ(SD)
12 オペアンプ
13 PWM信号生成回路
14 デューティ比検出回路
15 クランプ回路
16 ホールアンプ
17 マトリックス回路
18 プリドライバ
19 チャージポンプ
20 1/2分周回路
21,31 トリガパルス発生回路
22 第1カウンタ
23 第2カウンタ
30 逓倍回路
32 アップカウンタ
33 シフト演算回路
34 遅延回路
35 ダウンカウンタ
36 判定回路
40,41 コンパレータ
100 モータ
300 ホール素子
301 モータドライバ
2 モータ速度制御回路
10 FGアンプ
11 速度ディスクリミネータ(SD)
12 オペアンプ
13 PWM信号生成回路
14 デューティ比検出回路
15 クランプ回路
16 ホールアンプ
17 マトリックス回路
18 プリドライバ
19 チャージポンプ
20 1/2分周回路
21,31 トリガパルス発生回路
22 第1カウンタ
23 第2カウンタ
30 逓倍回路
32 アップカウンタ
33 シフト演算回路
34 遅延回路
35 ダウンカウンタ
36 判定回路
40,41 コンパレータ
100 モータ
300 ホール素子
301 モータドライバ
Claims (4)
- モータの回転速度がコンデンサの充電電圧に応じた速度となるよう、前記充電電圧に基づいた駆動信号を出力する駆動信号出力回路と、
前記モータの目標回転速度の上昇に応じて短くなる周期及び前記目標回転速度に応じたデューティ比を有する基準信号の前記周期と、前記回転速度の上昇に応じて短くなる周期を有する速度信号の前記周期とに基づき、前記回転速度を前記目標回転速度に一致させるべく、前記コンデンサを充電可能な第1レベルまたは前記コンデンサを放電可能な第2レベルの制御信号を、前記目標回転速度と前記回転速度との速度差及び前記基準信号の前記周期に応じた期間出力する速度制御回路と、
前記基準信号の前記デューティ比に基づいて、前記目標回転速度が低くなると前記速度制御回路から出力される前記制御信号の前記第1レベルと前記第2レベルとのレベル差が小さくなるよう、前記レベル差を変更するレベル変更回路と、
を備えることを特徴とするモータ速度制御回路。 - 前記制御信号は電圧信号であり、
前記レベル変更回路は、
前記基準信号の前記デューティ比に基づいて、前記目標回転速度が所定回転速度より低くなると前記レベル差の変更を指示する指示信号を出力する指示信号出力回路と、
前記指示信号が出力されると、前記レベル差が小さくなるよう前記制御信号をクランプするクランプ回路と、
を含むことを特徴とする請求項1に記載のモータ速度制御回路。 - 前記クランプ回路は、
制御電極と異なる二つの電極のうち、前記制御電極と共に導通状態を制御する一方の電極に前記制御信号が入力されるトランジスタと、
前記指示信号が出力されていない場合、前記トランジスタがオフとなる電圧を前記制御電極に印加し、前記指示信号が出力されている場合、前記トランジスタが、前記制御信号が前記第1レベルまたは前記第2レベルの何れか一方になるとオンとなる電圧を、前記制御電極に印加する電圧出力回路と、
を含むことを特徴とする請求項2に記載のモータ速度制御回路。 - 前記速度制御回路は、
前記基準信号の前記周期と前記速度信号の前記周期とに基づいて、前記回転速度と前記目標回転速度との大小関係に応じた論理レベルの速度誤差信号を、前記期間出力する速度誤差出力回路と、
基準電流を生成する基準電流生成回路と、
前記速度誤差信号が一方の前記論理レベルとなると、前記第1レベルの前記制御信号として前記基準電流の電流値に応じて変化する第1電流を、前記コンデンサを充電すべく出力し、前記速度誤差信号が他方の前記論理レベルとなると、前記第2レベルの前記制御信号として前記基準電流の前記電流値に応じて変化する第2電流を、前記コンデンサを放電すべく出力する電流出力回路と、
を含み、
前記レベル変更回路は、
前記基準信号の前記デューティ比に基づいて、前記目標回転速度が前記所定回転速度より低くなると前記第1電流及び前記第2電流の電流値が減少するよう前記基準電流の前記電流値を変化させること、
を特徴とする請求項1に記載のモータ速度制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007271541A JP2009100597A (ja) | 2007-10-18 | 2007-10-18 | モータ速度制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007271541A JP2009100597A (ja) | 2007-10-18 | 2007-10-18 | モータ速度制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009100597A true JP2009100597A (ja) | 2009-05-07 |
Family
ID=40703092
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007271541A Pending JP2009100597A (ja) | 2007-10-18 | 2007-10-18 | モータ速度制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009100597A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163483A (ja) * | 2015-03-04 | 2016-09-05 | 株式会社ホンダロック | モータ制御装置および反力出力装置 |
-
2007
- 2007-10-18 JP JP2007271541A patent/JP2009100597A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016163483A (ja) * | 2015-03-04 | 2016-09-05 | 株式会社ホンダロック | モータ制御装置および反力出力装置 |
WO2016140255A1 (ja) * | 2015-03-04 | 2016-09-09 | 株式会社ホンダロック | モータ制御装置および反力出力装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7402975B2 (en) | Motor drive device and drive method | |
JP3696186B2 (ja) | ファンの回転速度制御システム | |
US4958948A (en) | System for driving a brushless motor | |
US9018872B2 (en) | Motor control circuit | |
JP5127324B2 (ja) | ファンモータ速度制御回路、ファン装置、電子機器 | |
JP2013247834A (ja) | モータ駆動回路 | |
JP6698402B2 (ja) | 三相モータの駆動回路および駆動方法、プリンタ装置 | |
JP6301084B2 (ja) | モータ駆動装置 | |
JP2009100597A (ja) | モータ速度制御回路 | |
JP2005261091A (ja) | デッドタイム発生回路 | |
JP5028021B2 (ja) | モータの速度制御回路 | |
JP5028400B2 (ja) | 電圧出力ドライバーおよび圧電ポンプ | |
US20120181966A1 (en) | Motor speed control circuit | |
US10879819B2 (en) | Driving circuit and driving method for DC motor | |
JP2017184427A (ja) | モータの駆動回路および起動方法、プリンタ装置 | |
JP6818662B2 (ja) | モータ駆動制御装置とモータ駆動制御方法 | |
US8482232B2 (en) | Motor drive circuit | |
JP2005176457A (ja) | ブラシレスモータの位置検出回路 | |
JP2008236814A (ja) | モータのpwm制御回路 | |
JP2001275388A (ja) | ブラシレスモータ駆動回路 | |
JP2000023481A (ja) | Pwm制御回路装置 | |
JP2007336653A (ja) | モータの速度制御回路 | |
JP2010130734A (ja) | 高電圧出力ドライバーおよび圧電ポンプ | |
JP2006042476A (ja) | モータ駆動装置 | |
JP2897275B2 (ja) | ブラシレスモータの駆動装置 |