JP2009080211A - 画像形成装置 - Google Patents

画像形成装置 Download PDF

Info

Publication number
JP2009080211A
JP2009080211A JP2007248181A JP2007248181A JP2009080211A JP 2009080211 A JP2009080211 A JP 2009080211A JP 2007248181 A JP2007248181 A JP 2007248181A JP 2007248181 A JP2007248181 A JP 2007248181A JP 2009080211 A JP2009080211 A JP 2009080211A
Authority
JP
Japan
Prior art keywords
control cpu
engine control
image forming
forming apparatus
engine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007248181A
Other languages
English (en)
Other versions
JP5100280B2 (ja
JP2009080211A5 (ja
Inventor
Atsunobu Mori
厚伸 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007248181A priority Critical patent/JP5100280B2/ja
Publication of JP2009080211A publication Critical patent/JP2009080211A/ja
Publication of JP2009080211A5 publication Critical patent/JP2009080211A5/ja
Application granted granted Critical
Publication of JP5100280B2 publication Critical patent/JP5100280B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)

Abstract

【課題】電源投入による起動か、省エネモードからの復帰による起動かを判定し、エンジン制御の起動処理の切替えを制御する。
【解決手段】ホストコンピュータ1016から画像情報を受信し、エンジン部に送信するコントローラ1003と、コントローラから受信した画像情報により画像形成を実行させるエンジン部1001とを有し、エンジン部は、エンジン制御CPU210と、コントローラに電力が供給された後、メイン制御CPU1008の起動前に、エンジン制御CPUを起動する第1制御回路と、メイン制御CPUの起動後、メイン制御CPUからの出力信号に基づき、エンジン制御CPUを起動する第2制御回路と、エンジン制御CPUの起動が、電源投入によるか、省エネモードからの復帰によるかを判定する判定回路とを備え、エンジン制御CPUは、第1制御回路から又は、第2制御回路からの供給電力による起動処理によるかを切替える。
【選択図】図1

Description

本発明は、画像形成装置に関する。
近年の画像形成装置は、環境問題やエネルギー問題における対策として、待機時には省エネ状態または省エネモードと呼ぶ状態を有し消費電力を低減する機能を備えている。省エネモードにおいて、画像形成装置はスタンバイ状態とは異なり、定着装置の保温の停止、および画像形成装置に接続される外部機器、オプション装置などの通電も遮断して消費電力を低減する。
さらに近年は制御CPUへの通電も遮断し、消費電力の削減を達成するシステムも多くなっている。ホストコンピュータと接続し画像情報を受け付けるコントローラと、画像形成部の動作を制御するエンジン部とを有するシステムで、コントローラのみを通電してエンジン部の通電を止めるシステムも増えている。
例えば、特許文献1によれば、更なる電力消費を削減する為にコントローラにおいても必要なデバイスにのみ電力供給を行うことで省エネモードの効率を高める技術が開示されている。具体的には、コントローラに設けられているホストコンピュータとのデータ通信を司るインタフェース(I/F)のみに給電を行い、エンジン部との通信や画像処理などの高度な制御を司る部分への給電を停止させる技術が提案されている。
また、特許文献2によれば、省エネ状態からの復帰時の装置の立ち上げ動作を、電源オン時の装置の立ち上げ動作と異ならせる省エネ復帰方法が開示されている。省エネ用CPUで、省エネ状態からの復帰要因の発生を検出すると、復帰要因の検出結果を自ポートに保持した後に、本体用CPUを起動する。起動された本体用CPUは、省エネ用CPUのポートを読み、復帰要因の検出結果の有無を判別する。復帰要因の検出結果の有無に応じて異なる初期化手順により、ファクシミリ装置の初期化を行う。例えば、復帰要因を検出していなければ、本体用CPUは、ファクシミリ装置の電源スイッチがオンされた場合の初期化手順、すなわち、感光体のクリーニングを含む初期化動作を行う。また、復帰要因が検出されていれば、復帰要因に対応して予め定められた初期化手順により装置の初期化を行うことが提案されている。
特開2005−094659号公報 特開2004−196789号公報
しかしながら、特許文献1に開示されている画像形成装置においては、省エネモード時に、エンジン部への通電と、エンジン部のON/OFFを司るメイン制御ブロックへの通電までもが遮断される。エンジン部の制御CPUは、オフからオンに状態変化した場合、画像形成装置の電源投入時の電源オンであるのか、省エネモードからの復帰による電源オンであるのかの区別が付かない。メイン制御ブロックから電源投入時の電源オンであるのか、省エネモードからの復帰による電源オンであるのかの区別をつけるための指示を受けない限り、エンジン部の制御CPUは適切な起動制御が行えないという点が課題である。
従来の画像形成装置において電源ON時のエンジン部の起動は、メイン制御ブロックの起動後に行われている。エンジン部の制御CPUが省エネモードからの復帰により起動する場合でも、通常の電源ON時の起動処理と同様の処理を行うと、メイン制御ブロックの起動からエンジン部のイニシャライズ終了までに多くの時間を要することになる。
また、特許文献2に開示されたエンジン部の通電を停止させる省エネモードを有する画像形成装置においては、エンジン部の起動時に画像形成装置の電源オンであるのか、省エネモードからの復帰によるオンであるのかの区別はエンジン部自身では付かない。従って、省エネ時においてもオフにならないコントローラ(メイン制御ブロック)からの指示を受けない限り、エンジン部の制御CPUは適切な起動処理を行うことができない。
本発明は、電源投入による起動か、省エネモードからの復帰による起動かを判定し、この判定結果に従い、エンジン制御CPUにおける起動処理の切り替えを制御することが可能な画像形成技術の提供を目的とする。
本発明に係る画像形成装置は、ホストコンピュータから画像情報を受信し、当該画像情報をエンジン部に送信するコントローラと、当該コントローラから受信した前記画像情報に基づく画像形成を画像形成手段に実行させるエンジン部と、を有する画像形成装置であって、
前記コントローラは、
前記ホストコンピュータとの通信と、当該画像形成装置の動作モードの切り替えを制御するサブ制御手段と、
前記サブ制御手段による動作モードの切り替えに従い、前記エンジン部の動作を制御するメイン制御手段と、を備え
前記エンジン部は、
前記画像形成手段の動作を制御するエンジン制御手段と、
電源から前記コントローラに電力が供給された後、前記メイン制御手段の起動前に、前記エンジン制御手段を起動するための電力を供給する第1制御回路と、
前記メイン制御手段の起動後、当該メイン制御手段から出力される出力信号に基づき、前記エンジン制御手段を起動するための電力を供給する第2制御回路と、
前記エンジン制御手段の起動が、電源投入による起動か、低消費電力の省エネモードから通常の電力消費の動作モードへの復帰による起動か、を判定するための判定回路と、を備え、
前記エンジン制御手段は、前記判定回路の出力に基づき、前記第1制御回路から供給された電力による起動処理と、前記第2制御回路から供給された電力による起動処理と、を切り替えることを特徴とする。
本発明によれば、電源投入による起動か、省エネモードからの復帰による起動かを判定し、この判定結果に従い、エンジン制御CPUにおける起動処理の切り替えを制御することが可能になる。
以下、図面を参照して、本発明の好適な実施形態を例示的に詳しく説明する。ただし、この実施の形態に記載されている構成要素はあくまで例示であり、本発明の技術的範囲は、特許請求の範囲によって確定されるのであって、以下の個別の実施形態によって限定されるわけではない。
<第1実施形態>
図2は、本発明の実施形態にかかる画像形成装置101の概略的な構成を示す図である。画像形成装置101は、用紙カセット102、給紙ローラ103、トップセンサ123、転写ベルト駆動ローラ104、転写ベルト105、イエロー、マゼンタ、シアン、ブラックの感光ドラム106〜109を備える。また、画像形成装置101は、各色用の転写ローラ110〜113、イエロー、マゼンタ、シアン、ブラックのカートリッジ114〜117を備える。更に、画像形成装置101は、イエロー、マゼンタ、シアン、ブラックの光学ユニット118〜121、および定着ユニット122を備えている。
画像形成装置101は、電子写真プロセスにより記録材上にイエロー、マゼンタ、シアン、ブラックの画像を重ねて転写し、定着ローラを含む定着ユニット122によってトナー画像を温度制御することにより熱定着させる。各色の光学ユニット118〜121は、感光ドラム106〜109の表面をレーザビームによって露光走査して潜像を形成するよう構成されている。これら一連の画像形成動作は搬送される記録材上のあらかじめ決まった位置から画像が転写されるよう同期がとられている。
更に、画像形成装置101は記録材である記録紙を給紙、搬送する給紙モータを備え、給紙された記録紙は、転写ベルト、定着ローラへと搬送されながらその表面上に所望の像が形成される。
次に、図3を参照して、画像形成装置101のエンジン制御CPU210の動作について説明する。エンジン制御CPU210は、エンジン制御ASIC223と接続し、ポリゴンミラー、ポリゴンミラー回転駆動用のモータおよびレーザ発振器を含む各色用の光学ユニット118〜121を制御する。
エンジン制御CPU210は、エンジン制御ASIC223を介して、記録材を搬送する給紙モータ216、感光ドラムを駆動するドラム駆動モータ220、転写ベルト等を駆動するためのベルト駆動モータ221を制御する。エンジン制御CPU210は、記録材を給紙するための給紙ローラの駆動開始に使用する給紙ソレノイド217、記録材が用紙カセット102内にセットされているか否かを検知する紙有無センサ218を制御する。エンジン制御CPU210は、電子写真プロセスに必要な1次帯電、現像、1次転写、2次転写バイアスを制御する高電圧電源219と接続する。また、低圧電源222は、エンジン制御CPU210とコントローラ1003とに電力供給が可能である。
エンジン制御ASIC223は、エンジン制御CPU210の指示に基づき、光学ユニット118〜211内部のモータ速度制御、給紙モータ216の速度制御等を行うことが可能なハードウエア回路である。エンジン制御ASIC223は、給紙モータ216等からのタック信号を検出して、タック信号の間隔が所定の時間となるようモータに対して加速または減速信号を出力してモータ速度制御を実行する。複数のモータの速度制御を行うため、ソフトウエアによる制御よりは、制御回路としてエンジン制御ASIC223のハードウエアによる回路で構成したほうが、エンジン制御CPU210の制御負荷の低減が図れるメリットがある。
エンジン制御CPU210は、コントローラからプリントデータを受信すると、紙有無センサ218は記録材の有無を判断する。記録材が有りと紙有無センサ218により判断される場合、エンジン制御CPU210は、給紙モータ216、ドラム駆動モータ220、ベルト駆動モータ221を駆動するとともに、給紙ソレノイド217を駆動して記録材を所定の位置まで搬送制御する。記録材の先端はトップセンサ123(図2)で検知され、この検知結果に基づき、エンジン制御CPU210は、画像形成タイミングを決定し、画像と記録材との位置関係を補正する。
コントローラ1003のメイン制御CPU1008は、エンジン制御CPU210のON/OFFを制御することが可能である。画像形成装置が省エネモードに移行した場合に、コントローラ1003のメイン制御CPU1008は、エンジン制御CPU210の動作を停止(オフ(OFF))させるために、NORゲート1011(第21制御回路)への出力信号を切り替える。
コントローラ1003は、省エネモードにおいてホストコンピュータ1006とのインタフェースであるネットワークコントローラなどの一部の回路に通電する。コントローラ1003は、コントローラ1003を構成するメモリ、ハードディスクドライブなど、消費電力の大きなデバイスに対する電源からの電力供給を遮断し、さらなる消費電力の削減を達成している。
電源オンの状態で印刷を停止している場合を、スタンバイ状態と呼ぶ。このスタンバイ状態において、エンジン制御CPU210は、定着ユニットの温度を印刷時よりも低い温度で保温するように温度を制御する。印刷停止状態で保温する目的は、定着に要する定着温度まで加熱する時間を短縮することにより、短時間で印刷が可能な状態にするためである。
省エネ状態からの復帰処理は、コントローラ1003の一部の回路がホストコンピュータまたはユーザから入力されるトリガを検出することで開始される。例えば、ユーザから入力されるトリガは、画像形成装置の操作パネルに設けられた節電モードからの復帰キースイッチの入力操作により生成される。
ホストコンピュータ1006からのトリガは、主にコントローラ1003が印刷コマンドの着信を受け付けることにより生成される。省エネ状態でも通電されている一部の回路は、印刷コマンドの着信をトリガに、コントローラ1003のメイン制御CPU1008の電源をオンにして起動することで、コントローラ1003の全体は省エネ状態から復帰する。メイン制御CPU1008が起動すると、メイン制御CPU1008は、エンジン制御CPU210を起動(オン(ON))させるために、NORゲート1011(第21制御回路)への出力信号を更に切り替える。
次に、図1を参照して、画像形成装置101を構成するエンジン部1001とコントローラ1003の構成について説明する。コントローラ1003は、ホストコンピュータ1006から画像情報を受信し、画像情報をエンジン部に送信する機能を有する。エンジン部1001は、画像形成部を制御して、コントローラから受信した画像情報に基づく画像形成を実行させる機能を有する。
エンジン部1001は低圧電源222を備え、低圧電源222は、エンジン制御CPU210を含むエンジン部1001およびコントローラ1003への電力を供給することが可能である。エンジン制御CPU210は、エンジン部1001の動作を制御する機能を有する。エンジン制御CPU210は、エンジン制御基板1002上に構成されており、低圧電源222とエンジン制御基板1002との間にはP型のMOSFET1004が設けられている。例えば、NORゲート1011、MOSFET1010は、第1制御回路として機能する。P型のMOSFET1004のゲート端子に接続されたユーザスイッチ1005がONされると、ゲート電圧がHighレベルからLowレベルへと遷移する。これにより、低圧電源222から各負荷(エンジン制御CPU210およびコントローラ1003)に対し電力供給が行われる構成となっている。
コントローラ1003は、コントローラメイン制御CPU1008(以下、単に「メイン制御CPU」ともいう)とコントローラサブ制御CPU1007(以下、単に「サブ制御CPU」ともいう)とを備えている。サブ制御CPU1007は、ホストコンピュータ1006とのインタフェース(I/F)機能と画像形成装置の通常の動作モード、省エネモードへの移行、省エネモードからの復帰など、動作状態を制御する省エネ制御機能を有する。ここで、動作状態には、通常の電力消費の動作モード、低消費電力の省エネモードへの移行、省エネモードから当該通常の電力消費の動作モードへの復帰が含まれる。
メイン制御CPU1008は、画像処理およびエンジン部1001との通信機能を有する。サブ制御CPU1007はメイン制御CPU1008への電力供給をコントロールするためのP型のMOSFET1009を制御し、省エネモード時にはメイン制御CPU1008への電力供給を遮断する。
図1においてユーザスイッチ1005がONされると、P型のMOSFET1004がONし、低圧電源222から3.3V(3.3VB)が、エンジン制御基板1002およびコントローラ1003のサブ制御CPU1007へ給電(電力供給)される。
メイン制御CPU1008と3.3VBラインのON/OFFを制御するMOSFET1009のゲートはプルダウンされており、初期状態においてMOSFET1009は導通するよう構成されている。そのため、メイン制御CPU1008はユーザによりユーザスイッチ1005がONされた後から低圧電源222から電力が供給された状態となる。メイン制御CPU1008は、電力供給を受け、画像処理およびエンジン部1001との通信のため、初期化(イニシャライズ制御)を開始することが可能である。
メイン制御CPU1008の起動により、初期化が完了すると、メイン制御CPU1008は、エンジン部1001のエンジン制御CPU210と通信が可能な状態になる。
サブ制御CPU1007の制御により画像形成装置が省エネモードに移行した場合に、メイン制御CPU1008は、エンジン制御CPU210の動作を停止させるために、NORゲート1011への出力信号を切り替える。また、サブ制御CPU1007の制御により画像形成装置が省エネモードから復帰した場合に、メイン制御CPU1008は、エンジン制御CPU210を起動させるために、NORゲート1011への出力信号を更に切り替える。
エンジン制御CPU210への電力供給ラインにはP型のMOSFET1010が配されている。P型のMOSFET1010のゲートには、エンジン制御CPU210と、メイン制御CPU1008とからの出力を入力とするNORゲート1011が接続されている。NORゲート1011はメイン制御CPU1008からの出力に基づき、エンジン制御CPU210のON/0FFを制御し、エンジン制御CPU210自身の出力によってP型のMOSFET1010のON状態を維持することが可能である。
さらに、P型のMOSFET1010のゲート端子は低圧電源からの3.3VB出力でプルアップされており、エンジン制御CPU210およびメイン制御CPU1008がOFFした際にP型のMOSFET1010の動作がOFFになるよう構成されている。P型のMOSFET1010のゲートにはPNPトランジスタ1012が配されており、PNPトランジスタ1012のベースにはコンデンサ1013の正極が接続されている。
画像形成装置本体への電源投入直後においてコンデンサ1013の両端の電圧は、ほぼ0Vで低いことを利用し、画像形成装置の本体への電源投入直後、予め定められた時間、MOSFET1010を導通させエンジン部の起動時間の短縮化を実現する。
図4は、エンジン制御CPU210の起動制御を説明するタイミングチャートである。ユーザによりユーザスイッチ1005がONされると、P型のMOSFET1004がONし、3.3VBがエンジン制御基板1002およびコントローラ1003に供給される。電源投入直後にはコンデンサ1013には電荷が蓄積されていないため、コンデンサ1013の両端の電圧はほぼ0Vとなる。そのため、PNPトランジスタ1012のベース端子の電圧もほぼ0Vであり、エミッタ端子の電圧はベースエミッタ電圧(約0.6V)より高い電圧値となる。つまり、PNPトランジスタ1012のエミッタ端子に接続されているMOSFET1010のゲート電圧も約0.6Vとなる。一方、MOSFET1010のソース端子は3.3VBラインに接続されているので3.3Vである。よって、MOSFET1010のゲートソース間には電源投入直後に約2.7Vの電圧が加わることによりドレイン端子に導通し、MOSFET1010はONする(T1)。電源投入直後、コンデンサ1013の両端の電圧は、ほぼ0Vであり、画像形成装置の本体への電源投入直後、メイン制御CPU1008の起動とは独立に、MOSFET1010を導通させエンジン部の起動時間の短縮化を実現することができる。
MOSFET1010がONすると所定時間後にエンジン制御CPU210は起動し(T2)、エンジン制御CPU210は起動直後にポート1(P1)をHighにする(T3)。エンジン制御CPU210のポート1(P1)から出力されるHigh信号は、NORゲート1011に入力される。一方、メイン制御CPU1008が起動していない状態では、Low信号がNORゲート1011に入力された状態となる。この状態で、NORゲート1011の出力はHighからLow状態に切り替えられ、MOSFET1010のゲート端子電圧はLowの状態で維持される。
MOSFET1010のゲート端子電圧をLowにした時点で、PNPトランジスタ1012のエミッタ端子はベース端子より電位が低くなりOFF状態になる。その後、コンデンサ1013の両端の電位は3.3Vまで上昇し(T5)、PNPトランジスタ1012のエミッタ端子は常にOFF状態を保持する。また、エンジン制御CPU210はポート2(P2)に接続されているコンデンサ1013の静電容量に基づく電圧値に従い、起動が画像形成装置の本体への電源投入によるものか、省エネモードからの復帰によるものかを判断する。
電源投入時によるエンジン制御CPU210の起動であればコンデンサ1013の電圧値は3.3Vより十分低い電圧(例えば、0V)となる。また省エネモードからの復帰であればコンデンサ1013の電圧値は、ほぼ3.3Vである。エンジン制御CPU210は、コンデンサ1013の電圧値の検出結果に基づき、画像形成装置への電源投入時の起動か、省エネモードからの復帰による起動かを判別することができる。
図5は、エンジン制御CPU210の起動制御の流れを説明するフローチャートである。エンジン制御CPU210が起動されると、S501で、エンジン制御CPU210は、ポート1(P1)の出力をHighにしてエンジン制御CPU210への電力供給をつかさどるMOSFET1010のONを維持する。
その後、S502で、エンジン制御CPU210は、ポート2(P2)に接続されているコンデンサ1013の電位を検出する。そして、エンジン制御CPU210は、その検出結果に基づきエンジン制御CPU210の起動が画像形成装置の本体への電源投入によるものか、もしくは、省エネモードからの復帰によるものかを判断する。P2の電圧がLowレベルであった場合(S502−Yes)、処理はS503に進められ、エンジン制御CPU210は、画像形成装置への電源投入時の起動処理を実行する。エンジン制御CPU210は、電源投入による起動と判定した場合、メイン制御CPU1008の起動前に、第1制御回路(NORゲート1011、MOSFET1010)により電力の供給を受ける。エンジン制御CPU610は、起動後に以下のS503〜S509の処理を実行する。
尚、Lowレベルの判定は、例えば、電圧レベルの判定用の閾値を設定しておき、この閾値に対して、P2に入力される電圧が高ければ、コンデンサ1013の電圧値は、3.3Vの近傍のHighレベルの電圧と判定される。一方、閾値に対して、P2に入力される電圧が低ければ、コンデンサ1013の電圧は、3.3Vより十分低い、Lowレベルの電圧と判定される。
S503において、エンジン制御CPU210は、外部装置、オプション装置の接続確認を行い、S504で、外部装置、オプション装置との通信を開始する。そして、S505で、エンジン制御CPU210は、コントローラ1003との接続確認を行い、S506で、各部ユニットの有無確認、初期化処理を実行する。そして、S507で、エンジン制御CPU210は、画像形成装置内の記録材の有無検出し、S508で、画像形成装置内のクリーニング処理を行い、S509で、エンジン制御CPU210は、定着ユニットの加温制御を行う。
一方、S502の判定で、P2の電圧がLowレベルでない場合(S502−No)、処理はS510に進められ、エンジン制御CPU210は省エネモードから復帰するための起動処理を実行する。エンジン制御CPU210は、第2制御回路(NORゲート1011)を介して、メイン制御CPU1008の出力信号に基づき低圧電源222から電力の供給を受ける。エンジン制御CPU210は、起動後に以下のS510〜S512、S509の処理を実行する。
まず、S510において、エンジン制御CPU210は、外部装置、オプション装置との接続確認し、S511において、外部装置、オプション装置との通信を開始する。S512において、エンジン制御CPU210は、コントローラとの接続確認を行い、S509で、エンジン制御CPU210は、定着ユニットの加温制御を行う。
本実施形態に拠れば、電源投入による起動か、省エネモードからの復帰による起動かを判定し、この判定結果に従い、エンジン制御CPUにおける起動処理の切り替えを制御することが可能になる。
電源投入時の起動処理に比べて、省エネモードから復帰するための起動処理では、S506〜S508に対応する処理が実行されない。電源投入時の起動処理と比較して省エネモードからの復帰処理(起動に要する処理)を短縮化することで、省エネモードからの復帰の高速化を達成し、ユーザビリティーの向上を実現することができる。
また電源投入時と省エネ復帰時において重複した処理を避けることは、装置の稼働時間を減らすため、装置寿命を延ばすという観点でも重要である。ここで装置とは、例えば、画像形成装置のコントローラのハードディスクドライブ、または、エンジン部のモータ類、ローラ、ベルト、感光ドラムユニット、現像剤などを含む。装置寿命の延命により低コストの画像形成装置を提供することができる。
<第2実施形態>
ユーザにより画像形成装置の電源のOFF/ONが繰り返された場合、第1実施形態の構成では、コンデンサ1013の電荷をOFF/ONが繰り返される短時間にディスチャージすることができない。そのため、エンジン制御CPUは、画像形成装置本体の電源投入時であるにもかかわらず省エネモードからの復帰と判断してしまう。本実施形態においては上記の場合を鑑みて、電源OFF時にエンジン制御CPU610によりコンデンサ1013の電荷をディスチャージする回路を備える構成を説明する。第1実施形態と同様の回路構成については、説明の重複を避けるため、説明を省略する。
図6は、第2実施形態にかかる画像形成装置を構成するエンジン部6001とコントローラ1003の構成を説明する図である。エンジン制御CPU610は、エンジン部6001の動作を制御する機能を有し、エンジン制御基板6002上に構成されている。低圧電源222とエンジン制御基板6002との間にはP型のMOSFET1004が設けられている。P型のMOSFET1004のゲート端子にはユーザスイッチ1005が接続されている。また、ユーザスイッチ1005のOFF/ONに連動し、ユーザスイッチ1005の状態をエンジン制御CPU610のポート3(P3)に入力することが可能な検出用スイッチ1015が設けられている。エンジン制御CPU610は、ポート3(P3)に入力される検出用スイッチ1015の信号に基づき、ユーザスイッチ1005のOFF/ONの状態を検出することができる。
また、エンジン制御CPU610は、MOSFET1004のゲートに接続するポート4(P4)を介して、MOSFET1004のON状態を保持するための制御信号(制御情報)を出力することが可能である。ユーザスイッチ1005がOFFにされてもMOSFET1004のON状態を保持することが可能である。
更に、ユーザスイッチ1005がOFFの時にコンデンサ1013をディスチャージ(放電)するためにNPNトランジスタ1014がエンジン制御基板6002に設けられている。NPNトランジスタ1014のベース端子には検出用スイッチ1015が接続されている。ユーザスイッチ1005のOFFの時に検出用スイッチ1015がOFFになると、NPNトランジスタ1014は、抵抗1016を介しベース電流が流れ容量性素子(コンデンサ)1013の両端をディスチャージする。コンデンサ1013、NPNトランジスタ1014、エンジン制御CPU910の起動時に、電源投入による起動か、省エネモードから通常の電力消費の動作モードへの復帰による起動かを判定するための判定回路として機能する。
図7は、エンジン制御CPU610の起動制御の流れを説明するフローチャートである。エンジン制御CPU610が起動されると、S701で、エンジン制御CPU610は、ポート1(P1)の出力をHighにしてエンジン制御CPU610への電力供給をつかさどるMOSFET1010のONを維持する。
その後、S702で、エンジン制御CPU610は、検出用スイッチ1015から入力される信号に基づき、ポート4(P4)の出力をHighにする。エンジン制御CPU610は、ユーザによりユーザスイッチ1005がOFFにされてもエンジン制御基板6002およびコントローラ1003への電力供給が切断されないように制御する。
続いて、S703で、エンジン制御CPU610は、ポート2(P2)に接続されているコンデンサ1013の電位(コンデンサ1013に蓄えられている電荷)を検出する。そして、エンジン制御CPU610は、その検出結果に基づきエンジン制御CPU610の起動が画像形成装置の本体への電源投入によるものか、もしくは、省エネモードからの復帰によるものかを判断する。P2の電圧(電荷)がLowレベルであった場合(S703−Yes)、処理はS704に進められ、エンジン制御CPU610は、画像形成装置への電源投入時の起動処理を実行する。エンジン制御CPU610は、電源投入による起動と判定した場合、メイン制御CPU1008の起動前に、第1制御回路(NORゲート1011、MOSFET1010)により電力の供給を受ける。エンジン制御CPU610は、起動後に以下のS704〜S710の処理を実行する。
S704において、エンジン制御CPU610は、外部装置、オプション装置との接続確認を行い、S705で、外部装置、オプション装置との通信を開始する。そして、S706で、エンジン制御CPU610は、コントローラ1003との接続確認を行い、S707で、各部ユニットの有無確認、初期化処理を実行する。そして、S708で、エンジン制御CPU610は、画像形成装置内の記録材の有無検出し、S709で、画像形成装置内のクリーニング処理を行い、S710で、エンジン制御CPU610は、定着ユニットの加温制御を行う。
一方、S703の判定で、P2の電圧がLowレベルでない場合(S703−No)、処理はS711に進められ、エンジン制御CPU610は省エネモードから復帰するための起動処理を実行する。エンジン制御CPU610は、第2制御回路(NORゲート1011)を介して、メイン制御CPU1008の出力信号に基づき低圧電源222から電力の供給を受ける。エンジン制御CPU610は、起動後に以下のS711〜S713、S710の処理を実行する。
まず、S711において、エンジン制御CPU610は、外部装置、オプション装置との接続確認し、S712において、外部装置、オプション装置との通信を開始する。S713において、エンジン制御CPU610は、コントローラとの接続確認を行い、S710で、エンジン制御CPU610は、定着ユニットの加温制御を行う。
ユーザスイッチ1005がOFFされてもMOSFET1004がOFFされないように、エンジン制御CPU610は、P型のMOSFET1004のON状態を保持するための制御信号を出力することが可能である。
次に、図8を参照して、エンジン制御CPU610の電源OFF時の制御について説明する。まず、S801において、エンジン制御CPU610は、ポート3(P3)の入力信号に基づき、ユーザスイッチ1005がOFFされたことを検知した場合(S801−Yes)、処理は、S802に進められる。一方、ユーザスイッチ1005がOFFされたことが検知されない場合(S801−No)、待機状態となる。
S802において、エンジン制御CPU610は、コントローラ1003のメイン制御CPU1008へユーザスイッチ1005がOFFされたことを通知する。S803において、エンジン制御CPU610は、画像形成を実行する各ユニットの終了処理を行い、コントローラ1003のメイン制御CPU1008から送信されるOFF許可信号の受信待ちの状態で待機する(S804―No)。メイン制御CPU1008から送信されるOFF許可信号をエンジン制御CPU610が受信した時点で(S804−Yes)、エンジン制御CPU610は、ポート4(P4)の出力信号をHighにして、MOSFET1004の動作状態をOFFにする。
なお、ユーザスイッチ1005と連動した検出用スイッチ1015はユーザによりユーザスイッチ1005がOFFにされた時点でオープン状態となる。検出用スイッチ1015がオープン状態になると、NPNトランジスタ1014にベース電流が流れNPNトランジスタ1014がONの状態になり、コンデンサ1013をディスチャージする。
ユーザスイッチ1005が短時間にOFF/ONされた場合でも、電源投入による起動か、省エネモードからの復帰による起動かを判定し、この判定結果に従いエンジン制御CPUにおける起動処理の切り替えを制御することが可能になる。
電源投入時のエンジン制御CPU610の起動をコントローラ1003のメイン制御CPU1008からの指示を待つことなく起動することが可能となり、画像形成装置の電源投入からの起動処理の短縮化を図ることが可能になる。
<第3実施形態>
次に、電源投入による起動か、低消費電力の省エネモードから通常の電力消費の動作モードへの復帰による起動かを判定するための判定回路の構成をラッチ回路により構成した第3実施形態を説明する。図9は、第3実施形態にかかる画像形成装置を構成するエンジン部9001とコントローラ1003の構成を説明する図である。エンジン制御CPU910は、エンジン部9001の動作を制御する機能を有し、エンジン制御基板9002上に構成されている。ラッチ回路としてPNPトランジスタ1017とNPNトランジスタ1019によりサイリスタ回路を構成している。サイリスタ回路は、エンジン制御CPU910の起動時に、電源投入による起動か、省エネモードから通常の電力消費の動作モードへの復帰による起動か、を判定するための判定回路として機能する。
サイリスタ回路はエンジン制御CPU910のポート2(P2)と接続し、検出用スイッチ1015による電源のONの検知結果に従い、電源がONの状態を識別するための出力信号のレベル(High)の状態を保持する。一度、Highが保持されると、サイリスタ回路はHighの状態を保持し、エンジン制御CPU910へのポート5(P5)の信号レベルはHighの状態に保持(ラッチ)される。また、サイリスタ回路において、Highの状態に保持されている信号は、検出用スイッチ1015による電源のOFFの検知結果に従い解除されてサイリスタ回路の出力はLowレベルになる。
画像形成装置本体への電源投入時において、サイリスタ回路はHighの状態にラッチされていないのでポート5(P5)への信号レベルはLowになる。また、サイリスタ回路を構成しているNPNトランジスタ1019のベース電位は、サイリスタ回路がHighの状態にラッチされていない電源投入時においてLowレベルとなっている。NPNトランジスタ1019のエミッタ端子に対しダイオード1020を介してMOSFET1010のゲートを接続する。これにより、電源投入時にMOSFET1010のゲート電位をソース電位(3.3V)に対し引き下げることが可能となりMOSFET1010をONできる。このことは電源投入時においてコントローラ1003からの指示を待たずにエンジン制御CPU910をONすることを可能にする。また、ダイオード1020はサイリスタ回路がラッチした後にもNORゲート1011の出力としてMOSFET1010のゲートレベルをLowに維持することを可能にする。また、ユーザによってON/OFFされるユーザスイッチ1005と連動してON/OFFする検出用スイッチ1015とNPNトランジスタ1018のベース端子とを接続する。ユーザスイッチ1005がOFFにされて検出用スイッチ1015がオープンになると、NPNトランジスタ1018にベース電流が流れラッチ回路をリセットするよう構成されている。これによりユーザによりユーザスイッチ1005のOFF/ONが短時間で繰り返されたとしても、ラッチしたまま本体への電源投入が行われることがなくなり正常なエンジン起動制御が実現可能となる。
図10は、エンジン制御CPU910の起動制御の流れを説明するフローチャートとである。エンジン制御CPU910が起動されると、S1001で、エンジン制御CPU910は、ポート1(P1)の出力をHighにしてエンジン制御CPU910への電力供給をつかさどるMOSFET1010のONを維持する。
その後、S1002で、エンジン制御CPU910は、検出用スイッチ1015から入力される信号に基づき、ポート4(P4)をHigh(Low)にする。エンジン制御CPU910は、ユーザによりユーザスイッチ1005がOFFにされてもエンジン制御基板9002およびコントローラ1003への電力供給が切断されないよう制御する。
続いて、S1003で、エンジン制御CPU910は、ポート5(P5)に接続されているラッチ回路の出力の電位を読み取る。エンジン制御CPU910は、ラッチ回路から出力される電位に基づき、画像形成装置本体への電源投入による起動か、もしくは、省エネモードからの復帰による起動であるかを判断する。
ポート5(P5)の電圧がLowレベルであった場合、エンジン制御CPU910は、本体への電源投入による起動であると判断し(S1003−Yes)、処理はS1004に進められる。エンジン制御CPU910は、電源投入による起動と判定した場合、メイン制御CPU1008の起動前に、第1制御回路(NORゲート1011、MOSFET1010)により電力の供給を受ける。エンジン制御CPU910は、画像形成装置への電源投入時の起動処理として、以下のS1004〜S1011の処理を実行する。
S1004において、エンジン制御CPU910は、ポート2(P2)をHighに設定し、ラッチ回路をラッチさせる。
S1005において、エンジン制御CPU910は、外部装置、オプション装置との接続確認を行い、S1006で、外部装置、オプション装置との通信を開始する。そして、S1007で、エンジン制御CPU910は、コントローラ1003との接続確認を行い、S1008で、各部ユニットの有無確認、初期化処理を実行する。そして、S1009で、エンジン制御CPU910は、画像形成装置内の記録材の有無検出し、S1010で、画像形成装置内のクリーニング処理を行い、S1011で、エンジン制御CPU910は、定着ユニットの加温制御を行う。
一方、S1003の判定において、ラッチ回路がHigh信号をラッチした状態でありポート5(P5)への入力がHighである場合、エンジン制御CPU910は、省エネモードからの復帰であると判定する。エンジン制御CPU910は、第2制御回路(NORゲート1011)を介して、メイン制御CPU1008の出力信号に基づき低圧電源222から電力の供給を受ける。エンジン制御CPU910は省エネモードから復帰するための起動処理として、以下のS1012〜S1014、S1011の処理を実行する。
まず、S1012において、エンジン制御CPU910は、外部装置、オプション装置との接続確認し、S1013において、外部装置、オプション装置との通信を開始する。S1014において、エンジン制御CPU910は、コントローラとの接続確認を行い、S1011で、エンジン制御CPU910は、定着ユニットの加温制御を行う。
次に、図11を参照して、エンジン制御CPU910の電源OFF時の制御について説明する。まず、S1101において、エンジン制御CPU910は、ポート3(P3)の入力信号に基づき、ユーザスイッチ1005がOFFされたことを検知した場合(S1101−Yes)、処理は、S1102に進められる。一方、ユーザスイッチ1005がOFFされたことが検知されない場合(S1101−No)、待機状態となる。
S1102において、エンジン制御CPU910は、コントローラ1003のメイン制御CPU1008へユーザスイッチ1005がOFFされたことを通知する。S1103において、エンジン制御CPU910は、画像形成を実行する各ユニットの終了処理を行い、コントローラ1003のメイン制御CPU1008から送信されるOFF許可信号の受信待ちの状態で待機する(S1104―No)。メイン制御CPU1008から送信されるOFF許可信号をエンジン制御CPU910が受信した時点で(S1104−Yes)、エンジン制御CPU910は、ポート4(P4)の出力信号をHighにして、MOSFET1004の動作状態をOFFにする。
なお、ユーザスイッチ1005と連動した検出用スイッチ1015はユーザによりユーザスイッチ1005がOFFにされた時点でオープン状態となる。検出用スイッチ1015がオープン状態になると、NPNトランジスタ1018にベース電流が流れNPNトランジスタ1018がONし、ラッチ回路はリセットされる。
本実施形態によれば、電源投入による起動か、省エネモードからの復帰による起動かを判定し、この判定結果に従いエンジン制御CPUにおける起動処理の切り替えを制御することが可能になる。
電源投入時のエンジン制御CPU910の起動をコントローラ1003のメイン制御CPU1008からの指示を待つことなく起動することが可能となり、画像形成装置の電源投入からの起動処理の短縮化を図ることが可能になる。
第1実施形態にかかる画像形成装置を構成するエンジン部とコントローラの構成を説明する図である。 第1乃至第3実施形態にかかる画像形成装置の概略的な構成を示す図である。 エンジン制御CPUの動作について説明する図である。 エンジン制御CPUの起動制御を説明するタイミングチャートである。 第1実施形態にかかるエンジン制御CPUの起動制御の流れを説明するフローチャートである。 第2実施形態にかかる画像形成装置を構成するエンジン部とコントローラの構成を説明する図である。 第2実施形態にかかるエンジン制御CPUの起動制御の流れを説明するフローチャートである。 第2実施形態にかかるエンジン制御CPUの電源OFF時の制御について説明するフローチャートである。 第3実施形態にかかる画像形成装置を構成するエンジン部とコントローラの構成を説明する図である。 第3実施形態にかかるエンジン制御CPUの起動制御の流れを説明するフローチャートである。 第3実施形態にかかるエンジン制御CPUの電源OFF時の制御について説明するフローチャートである。
符号の説明
101 画像形成装置
210 エンジン制御CPU
222 低圧電源
1003 コントローラ
1006 ホストコンピュータ
1007 コントローラサブ制御CPU
1008 コントローラメイン制御CPU

Claims (6)

  1. ホストコンピュータから画像情報を受信し、当該画像情報をエンジン部に送信するコントローラと、当該コントローラから受信した前記画像情報に基づく画像形成を画像形成手段に実行させるエンジン部と、を有する画像形成装置であって、
    前記コントローラは、
    前記ホストコンピュータとの通信と、当該画像形成装置の動作モードの切り替えを制御するサブ制御手段と、
    前記サブ制御手段による動作モードの切り替えに従い、前記エンジン部の動作を制御するメイン制御手段と、を備え
    前記エンジン部は、
    前記画像形成手段の動作を制御するエンジン制御手段と、
    電源から前記コントローラに電力が供給された後、前記メイン制御手段の起動前に、前記エンジン制御手段を起動するための電力を供給する第1制御回路と、
    前記メイン制御手段の起動後、当該メイン制御手段から出力される出力信号に基づき、前記エンジン制御手段を起動するための電力を供給する第2制御回路と、
    前記エンジン制御手段の起動が、電源投入による起動か、低消費電力の省エネモードから通常の電力消費の動作モードへの復帰による起動か、を判定するための判定回路と、を備え、
    前記エンジン制御手段は、前記判定回路の出力に基づき、前記第1制御回路から供給された電力による起動処理と、前記第2制御回路から供給された電力による起動処理と、を切り替えることを特徴とする画像形成装置。
  2. 前記サブ制御手段の制御により前記画像形成装置が前記通常の電力消費の動作モードから前記省エネモードに移行した場合に、前記メイン制御手段は前記第2制御回路に前記エンジン制御手段の動作を停止させるための信号を出力し、
    前記サブ制御手段の制御により前記画像形成装置が前記省エネモードから前記通常の動作モードへ復帰した場合に、前記メイン制御手段は、前記第2制御回路に前記エンジン制御手段を起動させるための信号を出力することを特徴とする請求項1に記載の画像形成装置。
  3. 前記判定回路は、前記電源がOFFにされると当該判定回路を構成する容量性素子の電荷が放電されるように構成され、前記電源がONの状態で、容量性素子には電荷が蓄えられるように構成されていることを特徴とする請求項1に記載の画像形成装置。
  4. 前記エンジン制御手段は、前記容量性素子に蓄えられている電荷のレベルに基づき、前記電源投入による起動か、前記省エネモードから前記通常の電力消費の動作モードへの復帰による起動かを判定することを特徴とする請求項3に記載の画像形成装置。
  5. 前記判定回路は、前記電源のONの状態を識別するため信号レベルを保持し、前記電源のOFFの状態で保持している当該信号レベルを解除するラッチ回路として構成されていることを特徴とする請求項1に記載の画像形成装置。
  6. 前記エンジン制御手段は、前記ラッチ回路が前記信号レベルを保持しているか否かを判定し、当該判定結果に基づき、前記電源投入による起動か、前記省エネモードから前記通常の電力消費の動作モードへの復帰による起動かを判定することを特徴とする請求項5に記載の画像形成装置。
JP2007248181A 2007-09-25 2007-09-25 画像形成装置 Expired - Fee Related JP5100280B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007248181A JP5100280B2 (ja) 2007-09-25 2007-09-25 画像形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007248181A JP5100280B2 (ja) 2007-09-25 2007-09-25 画像形成装置

Publications (3)

Publication Number Publication Date
JP2009080211A true JP2009080211A (ja) 2009-04-16
JP2009080211A5 JP2009080211A5 (ja) 2010-11-11
JP5100280B2 JP5100280B2 (ja) 2012-12-19

Family

ID=40655010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007248181A Expired - Fee Related JP5100280B2 (ja) 2007-09-25 2007-09-25 画像形成装置

Country Status (1)

Country Link
JP (1) JP5100280B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012048521A (ja) * 2010-08-27 2012-03-08 Oki Data Corp 電源制御回路、及び電源制御回路を有する画像形成装置
JP2013035153A (ja) * 2011-08-04 2013-02-21 Ricoh Co Ltd 画像形成装置、画像形成方法、画像形成プログラム

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196789A (ja) * 1998-12-25 2000-07-14 Ricoh Co Ltd 省エネ復帰方法とそれを用いた記録装置
JP2000307750A (ja) * 1999-04-22 2000-11-02 Canon Inc 通信装置、受信装置および送信装置
JP2001180083A (ja) * 1999-12-24 2001-07-03 Fuji Xerox Co Ltd 印刷装置
JP2001345980A (ja) * 2000-03-30 2001-12-14 Ricoh Co Ltd 画像形成装置管理システムおよびそれに使用する画像形成装置並びにその給電制御方法
JP2003186357A (ja) * 2001-12-20 2003-07-04 Copyer Co Ltd 省エネルギー復帰方法および画像形成装置
JP2004148569A (ja) * 2002-10-29 2004-05-27 Ricoh Co Ltd 画像形成装置
JP2005315923A (ja) * 2004-04-27 2005-11-10 Kyocera Mita Corp 画像形成装置
JP2006110823A (ja) * 2004-10-14 2006-04-27 Fuji Xerox Co Ltd コントローラ、画像形成装置、及び電源制御方法
JP2006301367A (ja) * 2005-04-21 2006-11-02 Konica Minolta Business Technologies Inc 画像形成装置
JP2007047211A (ja) * 2005-08-05 2007-02-22 Ricoh Co Ltd 定着ヒータ制御装置、定着ヒータ制御方法、および画像形成装置
JP2007098920A (ja) * 2005-10-07 2007-04-19 Canon Inc 印刷装置及びその制御方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000196789A (ja) * 1998-12-25 2000-07-14 Ricoh Co Ltd 省エネ復帰方法とそれを用いた記録装置
JP2000307750A (ja) * 1999-04-22 2000-11-02 Canon Inc 通信装置、受信装置および送信装置
JP2001180083A (ja) * 1999-12-24 2001-07-03 Fuji Xerox Co Ltd 印刷装置
JP2001345980A (ja) * 2000-03-30 2001-12-14 Ricoh Co Ltd 画像形成装置管理システムおよびそれに使用する画像形成装置並びにその給電制御方法
JP2003186357A (ja) * 2001-12-20 2003-07-04 Copyer Co Ltd 省エネルギー復帰方法および画像形成装置
JP2004148569A (ja) * 2002-10-29 2004-05-27 Ricoh Co Ltd 画像形成装置
JP2005315923A (ja) * 2004-04-27 2005-11-10 Kyocera Mita Corp 画像形成装置
JP2006110823A (ja) * 2004-10-14 2006-04-27 Fuji Xerox Co Ltd コントローラ、画像形成装置、及び電源制御方法
JP2006301367A (ja) * 2005-04-21 2006-11-02 Konica Minolta Business Technologies Inc 画像形成装置
JP2007047211A (ja) * 2005-08-05 2007-02-22 Ricoh Co Ltd 定着ヒータ制御装置、定着ヒータ制御方法、および画像形成装置
JP2007098920A (ja) * 2005-10-07 2007-04-19 Canon Inc 印刷装置及びその制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012048521A (ja) * 2010-08-27 2012-03-08 Oki Data Corp 電源制御回路、及び電源制御回路を有する画像形成装置
JP2013035153A (ja) * 2011-08-04 2013-02-21 Ricoh Co Ltd 画像形成装置、画像形成方法、画像形成プログラム

Also Published As

Publication number Publication date
JP5100280B2 (ja) 2012-12-19

Similar Documents

Publication Publication Date Title
KR101669443B1 (ko) 기동에 필요한 시간을 단축가능한 화상형성장치, 그 제어방법, 및 기억매체
JP2011112710A (ja) 画像形成装置
US20200329166A1 (en) Image forming apparatus and controlling method for the same
JP2005018049A (ja) 画像形成装置、画像形成方法および定着装置
JP2005132052A (ja) 画像形成装置
JP5489625B2 (ja) 画像形成装置
JP2008158210A (ja) 電源供給制御装置、電源供給制御方法及び画像形成装置
JP2012230228A (ja) 画像形成装置
JP5100280B2 (ja) 画像形成装置
JP2006129651A (ja) 電源装置、システム機器、電子機器および電源制御方法
JP2017027458A (ja) メモリー制御装置及びこれを備えた画像形成装置
JP2006142779A (ja) 電源起動方法及びそれを適用した装置
JP2005115478A (ja) 制御システム
JP2006234970A (ja) 画像形成装置及びその制御方法、並びに制御プログラム
JP4423070B2 (ja) 画像形成装置及びその省電力制御方法
JP2005014595A (ja) 画像形成装置およびその制御方法
JP2000324820A (ja) 電源装置、画像形成装置、画像形成システム、電源装置の制御方法、画像形成装置の電源制御方法、及び記憶媒体
JP5247098B2 (ja) 画像形成装置及びその制御方法
JP7067281B2 (ja) 画像形成装置および画像形成方法
JP2006010825A (ja) 画像形成装置
JP7158948B2 (ja) 画像形成装置
JP2007021844A (ja) 印字装置
JP2015101064A (ja) 画像形成システムの制御方法およびプログラム
JP2019069604A (ja) 画像形成装置
JP2007171741A (ja) 画像形成装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100927

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120611

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120827

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5100280

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees