JP2009080036A - 電流検出回路および電流検出方法 - Google Patents

Abstract

【課題】マルチソースＭＯＳを用いた負荷電流の検出回路において、負荷電流の変動に依存せずに、オフセットの影響を抑えた精度の高い負荷電流の検出を可能とする。
【解決手段】マルチソースＭＯＳは、センスＭＯＳと負荷ＭＯＳとを備えて負荷に接続される。電流検出部は、負の入力オフセット電圧特性を有し、電源とセンスＭＯＳに接続されたときの第１のセンス電流を検出し、センスＭＯＳと負荷ＭＯＳに接続されたときの第２のセンス電流を検出する。演算制御部は、電流検出部の入力オフセット電圧による影響がキャンセルされるように、第１のセンス電流と第２のセンス電流とに基づいて負荷電流を算出する。
【選択図】図１

Description

本発明は、マルチソースＭＯＳを用いた電流検出回路および電流検出方法に関する。

近年、自動車に搭載される電子装置は多種多用の物となり、搭載数も増加の一途である。各電子装置、一例としてヘッドランプ、ブレーキランプなどが断線などにより正常動作不可能になると、事故につながる危険性があることから、断線を検出するための装置の搭載が必須であり、法令により義務化もされている。また、各ランプ類は、消費電流の多いハロゲンランプなどから、消費電流の小さなＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｉｎｇ Ｄｉｏｄｅ）が使用されるようになってきている。ハロゲンランプとＬＥＤ、どちらの負荷が接続された場合においても、断線を検出するためには、パワーデバイスから流れる負荷電流を精度良く検出することが重要となっている。

特許文献１には、マルチソースＭＯＳを用いた負荷電流の検出方法が開示されている。図５は、マルチソースＭＯＳを用いた負荷電流を検出するための回路であり、負荷ＭＯＳと検出ＭＯＳを有するマルチソースＭＯＳと、オペアンプを備えた電流検出回路で構成される。負荷ＭＯＳのオン抵抗と検出ＭＯＳのオン抵抗を所定の比率にし、かつ、検出ＭＯＳのオン抵抗を負荷ＭＯＳのオン抵抗よりも大きくすることと、オペアンプにより検出ＭＯＳと負荷ＭＯＳのドレイン−ソース間電圧がほぼ同一となることで、電流検出回路に流れる電流は、負荷ＭＯＳに流れる負荷電流の所定の比となり、かつ、微小電流となる。よって、消費電力に悪影響することなく負荷電流の検出が可能となる。

マルチソースＭＯＳを用いた負荷電流検出回路では、オペアンプを電流検出回路として使うため、オペアンプのオフセットにより、その精度が問題となる。特許文献１では、このオペアンプのオフセットの問題を解消するため、図５のマルチソースＭＯＳを用いた負荷電流の検出回路に対して、図６のようにＭＯＳ抵抗可変手段を追加している。ＭＯＳ抵抗可変手段は、負荷電流による負荷ＭＯＳ、検出ＭＯＳでの電圧降下が常に一定になるように、負荷ＭＯＳと検出ＭＯＳのオン抵抗を制御するものである。オペアンプのオフセットは、負荷ＭＯＳ、検出ＭＯＳでの電位降下が小さいときに最も影響が大きくなる。従って、特許文献１では、負荷ＭＯＳ、検出ＭＯＳへのゲートバイアス電圧を制御、すなわち負荷ＭＯＳ、検出ＭＯＳでの電位降下量を制御することにより、オペアンプのオフセットの影響を小さくしている。しかしながら、この方法ではオフセットを完全にはキャンセルできない。

特許文献１では、更にオペアンプのオフセットをキャンセルするために、図７のような電流検出方法を開示している。検出ＭＯＳと負荷ＭＯＳのセンス比を１：ｎ、とし、オペアンプのオフセット電圧をＶｏｆｆとする。そして、負荷ＭＯＳのオン抵抗をＲｏｎとした時と、０．５Ｒｏｎとした時の２回、電流検出回路に流れる電流を計測する。負荷電流をＩとすると、２回で計測される電流は次のようになる。
Ｉｏｕｔ１＝（Ｉ×Ｒｏｎ＋Ｖｏｆｆ）／（ｎ×Ｒｏｎ）
Ｉｏｕｔ２＝（Ｉ×０．５Ｒｏｎ＋Ｖｏｆｆ）／（ｎ×０．５Ｒｏｎ）
この２式から、負荷電流Ｉを求めると次のようになる。
Ｉ＝（２Ｉｏｕｔ１−Ｉｏｕｔ２）／ｎ
つまり、２回の電流算出結果から、オフセットＶｏｆｆをキャンセルした負荷電流Ｉを求めることができる、としている。
特開２００３−２８９０１

特許文献１が開示している図７の電流検出回路によれば、オペアンプのオフセットをキャンセルした負荷電流の検出が可能になるとされている。しかしながら、上述した２式からわかる通り、Ｉｏｕｔ１、Ｉｏｕｔ２の２回の電流計測において、負荷電流Ｉが変化しないことが必要条件である。Ｉｏｕｔ１の計測時と、Ｉｏｕｔ２の計測時で負荷電流Ｉが変わってしまった場合は、Ｉｏｕｔ１とＩｏｕｔ２から負荷電流を求めることは困難になる。特許文献１の場合、マルチソースＭＯＳのオン抵抗Ｒｏｎ（実施例では、Ｒｏｎと０．５Ｒｏｎ）を変えて計測しているため、電源や負荷の環境が変わらなければ、Ｉｏｕｔ１とＩｏｕｔ２で負荷電流Ｉが同じになるとは限らない。

また、Ｉｏｕｔ１とＩｏｕｔ２の２回の電流計測において、負荷となっている装置の断線などによって、単純に負荷電流が変わってしまう場合も考えられる。この場合に求められた負荷電流は信頼性の低いものとなる。この場合は、計測結果に対する正常／異常の判断や、異常と判断した場合には、再度、Ｉｏｕｔ１とＩｏｕｔ２を計測し直すなどの対策が必要になってしまう。

本発明に係る電流検出回路は、センスＭＯＳと負荷ＭＯＳとを有し、電源と負荷に接続されるマルチソースＭＯＳと、負の入力オフセット電圧特性を有し、一方が電源または負荷ＭＯＳに接続され、他方がセンスＭＯＳに接続されて、センスＭＯＳに流れるセンス電流を検出する電流検出部と、電流検出部で検出されたセンス電流に基づいて、負荷に流れる負荷電流を算出する演算制御部とを備え、演算制御部は、電流検出部の入力オフセット電圧による影響がキャンセルされるように、電流検出部が電源に接続されたときの第１のセンス電流と、負荷ＭＯＳに接続されたときの第２のセンス電流に基づいて負荷電流を算出することを特徴とする。

本発明によれば、マルチソースＭＯＳを用いた電流検出回路において、負荷電流の変動に依存せずにオフセットをキャンセルすることが可能となり、負荷電流の検出精度向上に有益である。

以下、添付した図面を参照して本発明の実施の形態について説明する。
［第１の実施形態］

図１は、本発明の第１の実施の形態に係る電流検出回路の全体図である。ランプ類などの負荷１５をドライブするパワーデバイス１０、パワーデバイス１０から出力された電流を元に、負荷１５に流れる負荷電流を計測するための抵抗１６、演算制御部１７で構成される。演算制御部１７は、マイクロコントローラなどで構成される。パワーデバイス１０は、電源と負荷１５との間にマルチソースＭＯＳ１１が配置され、マルチソースＭＯＳ１１の出力にはセンス電流制御部１３、電流検出部１２が配置される。詳細は後述する。

図２は、パワーデバイス１０の詳細図である。マルチソースＭＯＳ１１は、演算制御部１７からの制御信号によって、負荷１５への電源供給が制御される。マルチソースＭＯＳ１１は、Ｎｃｈ−ＭＯＳでドレインが電源に、ソースが負荷１５に接続される負荷ＭＯＳ１８と、Ｎｃｈ−ＭＯＳでドレインが電源に、ソースが電流検出部１２に接続されるセンスＭＯＳ１９とで構成される。電流検出部１２は、オペアンプで構成される定電流回路であり、オペアンプの負入力側にはセンスＭＯＳ１９のソースが接続され、正入力側には電源または負荷ＭＯＳ１８のソースが接続される。オペアンプの正入力側の接続は、センス電流制御部１３により制御される。センス電流制御部１３は、タイマ回路とスイッチ回路とで構成される。

次に、図２と図３を用いて、第１の実施の形態に係る電流検出回路の動作を説明する。ここでは、マルチソースＭＯＳのセンス比（負荷ＭＯＳとセンスＭＯＳのオン抵抗で決まる比）を１／５０００とする。一例として、負荷ＭＯＳ１８のオン抵抗Ｒｏｎｌを２０ｍΩ、センスＭＯＳ１９のオン抵抗Ｒｏｎｓを１００Ωとする。始めに、センス電流制御部１３は、電流検出部１２のオペアンプの正入力側を電源に接続する（ステップ３０）。次に、演算制御部１７より、パワーデバイス１０から負荷１５への電源供給開始が指示される（ステップ３１）。すなわち、負荷ＭＯＳ１８、センスＭＯＳ１９のゲートに電圧が印加されてマルチソースＭＯＳが動作を開始する。

センス電流制御部１３は、タイマ回路を備えており、タイマ回路とスイッチ回路とによって、演算制御部１７からの制御信号をトリガとして、所定の時間オペアンプの正入力側を電源に接続する。ただし、この制御はタイマ回路に限られない。外部からの制御、例えば演算制御部が切り替えるタイミングを指示しても良い。

電流検出部１２は、オペアンプの正入力側が電源に接続され、マルチソースＭＯＳが動作を開始すると、オペアンプのイマジナリーショートにより、センスＭＯＳ１９との接続ノードが電源と同電位となるように動作する。ただし、オペアンプは、製造ばらつき、動作温度などの影響により、入力オフセット電圧（正入力側と負入力側の電位差）を有するため、センスＭＯＳ１９との接続ノードの電位は、電源と入力オフセット電圧で決まることになる。ここで、電源電位ＶＤＤを１２Ｖ、オペアンプの動作電圧も同じく１２Ｖ、そしてオペアンプが負の入力オフセット電圧を持ち、その値Ｖｏｆｆを５ｍＶとすると、オペアンプとセンスＭＯＳ１９との接続ノードの電位は、ＶＤＤ−Ｖｏｆｆ＝１２Ｖ−５ｍＶとなる。この時に電流検出部１２に流れる電流、すなわちセンスＭＯＳ１９に流れるセンス電流は、抵抗１６（例：５ｋΩ）で電圧変換されて演算制御部１７に出力される。演算制御部１７は、入力された電圧値をＡ／Ｄ変換した後、電流値に変換することで電流検出部１２に流れる電流値を求め、演算制御部１７内に記憶する（ステップ３２）。センス電流の値Ｉ１は次のようになる。
Ｉ１＝Ｖｏｆｆ／Ｒｏｎｓ＝５ｍＶ／１００Ω＝５０μＡ・・・（１）

次に、センス電流制御部１３は、電流検出部１２のオペアンプの正入力側を負荷ＭＯＳ１８のソースに接続する（ステップ３３）。負荷ＭＯＳ１８に流れる負荷電流Ｉは、負荷１５によって決まるが、ここでは５０ｍＡとすると、オペアンプの正入力側に印加される電圧は、ＶＤＤ−Ｉ×Ｒｏｎｌ＝１２Ｖ−１ｍＶとなる。オペアンプのイマジナリーショート、さらに負の入力オフセット電圧により、オペアンプとセンスＭＯＳ１９との接続ノードの電位は、ＶＤＤ−Ｉ×Ｒｏｎｌ−Ｖｏｆｆ＝１２Ｖ−６ｍＶとなる。よって、このときのセンス電流の値Ｉ２は次のよう求められる（ステップ３４）。
Ｉ２＝（Ｉ×Ｒｏｎｌ＋Ｖｏｆｆ）／Ｒｏｎｓ＝６ｍＶ／１００Ω＝６０μＡ・・・（２）

上述した（１）式は、入力オフセット電圧で決まる電流値であり、負荷電流Ｉには依存しない値であることがわかる。（１）（２）式を変形すると、次のようになる。
Ｉ２−Ｉ１＝Ｉ×Ｒｏｎｌ／Ｒｏｎｓ＝１０μＡ
すなわち、（Ｉ２−Ｉ１）は入力オフセット電圧の影響によるオフセット電流がキャンセルされた値であり、１０μＡは、負荷電流５０ｍＡのマルチソースＭＯＳのセンス比１／５０００の値に一致していることがわかる。よって、演算制御部１７は、Ｉ１とＩ２の値から、入力オフセット電圧Ｖｏｆｆの影響によるオフセット電流をキャンセルした負荷電流Ｉを求めることができる（ステップ３５）。

本発明では、電流検出部１２内のオペアンプは負の入力オフセット電圧を有するものが望ましい。その理由を説明する。オペアンプが正の入力オフセット電圧を有する場合、オペアンプの正入力側を電源に接続すると、電流検出部１２とセンスＭＯＳ１９との接続ノードは、オペアンプの動作電圧１２Ｖで飽和してしまう。従って、この場合はセンス電流がほとんど流れないため前述したＩ１の測定が困難になる。よって、本発明では、電流検出部１２内のオペアンプは負の入力オフセット電圧を有するもので構成することが望ましい。

また、本発明では、上述したセンス電流Ｉ１の測定時には、オペアンプの正入力側は電源に接続することが望ましい。電源に接続することで、センス電流Ｉ１は、オペアンプのオフセットに依存した電流となるからである。接地電位側に接続した場合でも、センス電流Ｉ１にはオフセットの影響が反映されるが、センスＭＯＳ１９に印加される電圧はＶＤＤ−Ｖｏｆｆとなり、ＶＤＤ＞＞Ｖｏｆｆの場合は、オフセットに依存した電流値とは言えない。従って、オフセットキャンセルの精度を上げるためには、電源に接続することが望ましい。
［第２の実施の形態］

図４は、第２の実施の形態に係る電流検出回路である。第１の実施の形態とは、電流検出部１２が、定電源部２０を備えていることに違いがある。定電源部２０は、電流検出回路１２内のオペアンプが、常時、負の入力オフセット電圧を有するように設置されるものである。製造条件などにより、予めオペアンプの入力オフセット電圧の特性が、例えば±５ｍＶ範囲といったことが分れば、Ｖｆ＝１０ｍＶ程度の定電源部２０をオペアンプの負入力側に設置することにより、オペアンプは常に負の入力オフセット電圧を有することになる。第２の形態での電流検出回路の動作は第１の実施の形態の電流検出回路と同様であり、オフセット電圧Ｖｏｆｆが、定電源部２０の電位分上乗せされたＶｏｆｆ＋Ｖｆと置き換えられて、電流値Ｉ１、Ｉ２が計算され、負荷電流Ｉが求められる。

第２の実施の形態の電流検出回路では、定電源部２０を設置しない場合と比べて、オフセット電流が増加する場合もあるが、オペアンプの入力オフセット電圧の変化に依存することなく、オフセットをキャンセルした負荷電流Ｉを求めることが可能となる。

第１の実施の形態に係る電流検出回路の全体図である。 第１の実施の形態に係るパワーデバイス部の詳細図である。 第１の実施の形態に係る電流検出回路の動作フロー図である。 第２の実施の形態に係る電流検出回路の図である。 従来技術の電流検出回路の図である。 従来技術の電流検出回路の図である。 従来技術の電流検出回路の図である。

符号の説明

１０・・・パワーデバイス
１１・・・マルチソースＭＯＳ
１２・・・電流検出部
１３・・・センス電流制御部
１４・・・制御部
１５・・・負荷
１６・・・抵抗
１７・・・演算制御部
１８・・・負荷ＭＯＳ
１９・・・センスＭＯＳ
２０・・・定電源部

Claims (7)

1. センスＭＯＳと負荷ＭＯＳとを有し、電源と負荷に接続されるマルチソースＭＯＳと、
   負の入力オフセット電圧特性を有し、一方が前記電源または前記負荷ＭＯＳに接続され、他方が前記センスＭＯＳに接続されて、前記センスＭＯＳに流れるセンス電流を検出する電流検出部と、
   前記電流検出部で検出されたセンス電流に基づいて、前記負荷に流れる負荷電流を算出する演算制御部とを備え、
   前記演算制御部は、前記入力オフセット電圧による影響がキャンセルされるように、前記電流検出部が前記電源に接続されたときの第１のセンス電流と、前記負荷ＭＯＳに接続されたときの第２のセンス電流に基づいて前記負荷電流を算出する電流検出回路。
2. 前記電流検出部はオペアンプで構成される定電流回路であって、前記オペアンプの正入力が前記電源または前記負荷ＭＯＳの一方に接続され、前記オペアンプの負入力が前記センスＭＯＳに接続される請求項１に記載の電流検出回路。
3. 前記オペアンプが負の入力オフセット電圧特性を有するように、前記オペアンプの負入力と前記センスＭＯＳとの間に定電源部を更に備える請求項２に記載の電流検出回路。
4. センス電流制御部を更に備え、当該センス電流制御部は制御信号に基づいて、前記電流検出部の一方に前記負荷ＭＯＳまたは電源を接続する請求項１乃至３のいずれかに記載の電流検出回路。
5. 前記センス電流制御部は、タイマ回路とスイッチ回路とで構成され、前記制御信号は前記タイマにより所定のタイミングで生成される請求項４に記載の電流検出回路。
6. 前記演算制御部はマイクロコントローラである請求項１に記載の電流検出回路。
7. センスＭＯＳと負荷ＭＯＳとを有し、電源と負荷に接続されるマルチソースＭＯＳと、負の入力オフセット電圧特性を有する電流検出部とを用いて前記負荷に流れる負荷電流を検出する方法であって、
   前記電流検出部を前記センスＭＯＳと前記電源とに接続し、第１のセンス電流を検出するステップと、
   前記電流検出部を前記センスＭＯＳと前記負荷ＭＯＳとに接続し、第２のセンス電流を検出するステップと、
   前記入力オフセット電圧による影響がキャンセルされるように、前記第１のセンス電流と前記第２のセンス電流に基づいて、前記負荷電流を算出するステップとを有する電流検出方法。

Images