JP2009077482A

JP2009077482A - 電圧形インバータのデッドタイム補償方法

Info

Publication number: JP2009077482A
Application number: JP2007242241A
Authority: JP
Inventors: Koji Maruyama; 宏二丸山; Yasushi Matsumoto; 康松本
Original assignee: Fuji Electric Holdings Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-09-19
Filing date: 2007-09-19
Publication date: 2009-04-09

Abstract

【目的】電圧形インバータにおいてデッドタイム補償を効率的に行う。
【構成】インバータ出力電流を検出し、基本波周波数付近の成分をフィルタにより抽出し、電流リプル成分の影響を排除して正確な補償を行う。また、フィルタをバンドパスフィルタとして、この中心周波数を調節することにより、電流検出や制御遅れ時間に相当する位相補正を簡単に行う。
【選択図】図１

Description

本発明は、電圧形インバータの制御、詳しくは上下アーム短絡による出力電圧歪みを補償する方法に関する。

図２にスイッチング素子としてＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）を採用した電圧形インバータの１相分の回路構成を示す。図２において、Ｑｕ、ＱｘはＩＧＢＴ、Ｄｕ、Ｄｘは還流ダイオードであり、以下、直流電源Ｅｄの正側に接続されるＱｕとＤｕを上アーム、直流電源Ｅｄの負側に接続されるＱｘとＤｘを下アームと呼ぶ。
電圧形インバータは前記の上下アームを交互にオン・オフすることで、交流電圧を出力するように制御されるが、実際のスイッチング動作ではＩＧＢＴのターンオフ動作に遅れ時間があるため、これによる上下アームの短絡を防止する目的で、デッドタイム（上下アームともオフする期間）が設けられる。このデッドタイム期間の出力電圧は、出力電圧の極性により異なり、このため、インバータの出力電圧は所望の交流波形に対して歪が生じる。
より具体的に説明すると、出力電流の極性が図２に示すような正の場合には、下アームの還流ダイオードＤｘがオンしているため負電圧が増大する。また、出力電流極性が負の時には、上アーム側のＤｕがオンするため正電圧が増大する。このように、出力電流の極性に依存して出力電圧の増減が異なり、波形の歪みが生じてしまう。
このような問題に対して、従来から出力電流極性に応じて、電圧の増減分を補正する信号を電圧指令値に加算する方法、すなわち特許文献１や特許文献２に記載の方法が広く知られ、採用されている。

図３は、この従来技術の一般的な制御ブロックを示したものであり、出力電流検出手段ＣＴにより検出した電流の極性を補正信号発生回路にて判別し、電流極性が正ならば補正量ｋを、電流極性が負ならば補正量−ｋを補正信号ΔＶとして電圧指令Ｖ^*に加算するようにしている。なお、補正量ｋは、デッドタイムによる出力電圧の増減分を補正する所定の値であり、これによりデッドタイムによる電圧歪みを抑制している。
特公昭５９−８１５２号公報特開平９−４７０８２号公報

電圧形インバータのデッドタイムによる電圧波形の歪みは、前述のとおり出力電流極性に応じて補正量を与えることで抑制可能であるが、実際のインバータ出力電流の検出信号にはスイッチングリプル成分やノイズ、検出器のオフセット誤差などがあり、正確に電流極性を判定することは非常に困難である。また、出力電流の検出遅れ時間、及びインバータの制御遅れ時間などもあるので、正しくデッドタイム補償が行われないという問題点がある。
従って、本発明における解決すべき課題は、より正確にデッドタイムによる電圧歪みを抑制する補償方式を実現することにある。

このような課題を解決するため、本発明では、電圧形インバータの上下アーム短絡防止期間による出力電圧の歪みを補正するにあたり、前記インバータの出力電流を検出し、この検出された出力電流のうち、所定周波数成分帯を抽出し、抽出された成分の極性に応じて前記インバータの出力電圧の補正を行う。
なお、出力電流の所定周波数帯の抽出を、バンドパスフィルタにておこなったり、バンドパスフィルタの中心周波数を調整し、バンドパスフィルタの出力信号位相を所定値だけ進めることも可能である。

この発明によれば、インバータ出力電流検出信号からフィルタにより、例えば基本波周波数付近の成分を抽出することで、正確な電流極性の判定が可能となり、デッドタイム補償を正しく行うことができる。また、このフィルタをバンドパスフィルタとし、この中心周波数を調整することにより、簡単に電流検出遅れやインバータ制御遅れに相当する位相補正を行うことができ、より正確にデッドタイム補償による電圧歪みの抑制を図ることができる。

図１はこの発明の実施の形態を示すブロック図である。
図１では、図３に記載した従来技術に対し、電流検出手段ＣＴの後段に、バンドパスフィルタＢＰＦを付加した点で相違する。
ここで、電圧形インバータが商用周波数である５０Ｈｚの正弦波を一定出力するＣＶＣＦ装置とした場合、例えばＢＰＦの中心周波数はこの５０Ｈｚとなるように設定する。出力電流に含まれるスイッチングリプル成分は、一般的にインバータの出力周波数の数十〜数百倍と高い周波数であり、ＢＰＦにてこのリプル成分を除去することができる。また、電流検出のオフセット誤差がある場合でも、この直流成分をＢＰＦにて除去できるため、電流極性が切り替わるタイミングを正確に判別することができる。電圧指令Ｖ^*に加算する補正信号ΔＶの演算は、このＢＰＦ出力信号にて行い、この結果、電流極性に応じた最適なデッドタイム補償を行うことができる。
また、ＢＰＦの位相特性を利用し、電流検出の遅れ時間や、インバータ制御の遅れ時間を簡単に補正することができる。例えば、ＢＰＦの中心周波数をＣＶＣＦの出力周波数５０Ｈｚに対して高く設定することで、ＢＰＦ出力信号は、設定した中心周波数に応じて進み位相となる。このため、、電流検出及びインバータ制御の遅れ時間とＢＰＦ出力信号の進み位相が一致するようにＢＰＦの中心周波数を調整すれば、より正確にデッドタイム補償を行うことができ、インバータ出力電圧の波形歪みを改善することができる。

なお、遅れ時間の補正のためＢＰＦの中心周波数を調整した場合、ＢＰＦの出力信号は位相が進むとともに、振幅も減衰するが、電圧指令Ｖ＊に加算する補正量は、所定の値ｋであり、何ら問題になることはない。

この発明の実施の形態を示すブロック図電圧形インバータの一般的な１相分を示す回路図従来技術を示すブロック図

符号の説明

１…加算器、２…インバータ、３…負荷、４…補正信号発生回路、５…ＢＰＦ

Claims

電圧形インバータの上下アーム短絡防止期間による出力電圧の歪みを補正するにあたり、前記インバータの出力電流を検出し、この検出された出力電流のうち、所定周波数成分帯を抽出し、抽出された成分の極性に応じて前記インバータの出力電圧の補正を行うことを特徴とする、電圧形インバータの短絡防止期間による電圧歪み補償方法。
前記出力電流の所定周波数帯の抽出を、バンドパスフィルタにて行うことを特徴とする、請求項１に記載の電圧形インバータの短絡防止期間による電圧歪み補償方法。
前記バンドパスフィルタの中心周波数を調整し、バンドパスフィルタの出力信号位相を所定値だけ進めることを特徴とする請求項１または２に記載の電圧形インバータの短絡防止期間による電圧歪み補償方法。