JP2009076938A - サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法 - Google Patents
サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法 Download PDFInfo
- Publication number
- JP2009076938A JP2009076938A JP2008323971A JP2008323971A JP2009076938A JP 2009076938 A JP2009076938 A JP 2009076938A JP 2008323971 A JP2008323971 A JP 2008323971A JP 2008323971 A JP2008323971 A JP 2008323971A JP 2009076938 A JP2009076938 A JP 2009076938A
- Authority
- JP
- Japan
- Prior art keywords
- nanowire channel
- transistor structure
- suspended
- suspended nanowire
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002070 nanowire Substances 0.000 title claims abstract description 94
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052710 silicon Inorganic materials 0.000 claims description 16
- 239000010703 silicon Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 13
- 239000013078 crystal Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000001953 recrystallisation Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 238000001179 sorption measurement Methods 0.000 abstract description 3
- 238000003795 desorption Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 49
- 238000000034 method Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003197 catalytic effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000002923 metal particle Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005441 electronic device fabrication Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical group [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
- H01L29/0669—Nanowires or nanotubes
- H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/70—Nanostructure
- Y10S977/813—Of specified inorganic semiconductor composition, e.g. periodic table group IV-VI compositions
- Y10S977/814—Group IV based elements and compounds, e.g. CxSiyGez, porous silicon
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S977/00—Nanotechnology
- Y10S977/902—Specified use of nanostructure
- Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
- Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
- Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法を提供する。
【解決手段】サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法は、基板と、基板上に位置するサイドゲートと、基板とサイドゲート上を被覆する誘電層と、サイドゲートの側辺に位置し、誘電層との間に気隙を有するサスペンデッドナノワイヤチャネルと、誘電層上に設置され、サスペンデッドナノワイヤチャネルの両端に分設されるソース電極とドレイン電極と、からなる。サイドゲートの静電力のサスペンデッドナノワイヤチャネルに対する吸着と分離により、等価サイドゲートの誘電層厚さを快速に変化させ、素子がスイッチ状態上で快速に切り換わる、或いは、チャネルの初期電圧を変化させる。
【選択図】図１
【解決手段】サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法は、基板と、基板上に位置するサイドゲートと、基板とサイドゲート上を被覆する誘電層と、サイドゲートの側辺に位置し、誘電層との間に気隙を有するサスペンデッドナノワイヤチャネルと、誘電層上に設置され、サスペンデッドナノワイヤチャネルの両端に分設されるソース電極とドレイン電極と、からなる。サイドゲートの静電力のサスペンデッドナノワイヤチャネルに対する吸着と分離により、等価サイドゲートの誘電層厚さを快速に変化させ、素子がスイッチ状態上で快速に切り換わる、或いは、チャネルの初期電圧を変化させる。
【選択図】図１
Description
本発明は、トランジスタ構造と製造方法に関するものであって、特に、サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法に関するものである。
理論によると、一般素子のサブスレショルドスイング（subthreshold swing，SS）の最適置は60mv/decadeである。しかし、素子に更によいサブスレショルドスイングを有させるため、素子に、スイッチ間に更に大きい電流スイッチ比を有させ、微小電気機械システム（MEMS）と金属酸化膜半導体電界効果トランジスタを結合したサスペンデッドゲートトランジスタ（suspended gate MOSFET，SG-MOSFET）が生まれた。サスペンデッドゲート構造は、変調可能なゲートキャパシタを提供し、サブスレショルドスイングが、理論の制限を突破（数mv/decade）するが、微小電気機械システムの構造は、素子の規模を大きくする（数〜数十ミクロン）ので、規模が大きすぎて、ゲートサスペンデッドに使用のエッチング工程も難度が高くなる。
N. Abele らによる “1T MEMS Memory Based on Suspended Gate MOSFET,” in IEDM, (2006)の文献中、平面構造と微小電気機械システムを利用し、選択的なドライエッチングにより、犠牲誘電層を除去して、気隙をゲートとチャネルの間に形成する微小電気機械メモリを開示しているが、この文献中のサスペンデッド部分はゲートである。この他、平面構造を利用するので、気隙を形成する工程が困難で、且つ、選択的なドライエッチング方式でエッチングしなければならない。また、この文献中、犠牲誘電層の気隙のエッチングの難易度により、形成される気隙の厚さが非常に厚く(>200 nm)、よって、高い操作電圧が必要となる。
更に、中華民国（台湾）特許公告第I246541の特許文献中、低コストで大量生産可能なシリコンナノワイヤー製作方法が開示され、シリコン基板を感光液と活性液により触媒処理を実行して、反応金属原子をシリコン基板表面に吸着させ、処理後のシリコン基板を無電解鍍金酸性液に浸して無電解鍍金蒸着を実行し、シリコン基板上に一層の触媒金属粒子を有する金属層を蒸着する。その後、このシリコンベースを高温炉管に設置し、高温下で触媒された金属粒子とシリコン基板表面のシリコン原子は、高温下で、金属／シリコン基板界面に、液態のケイ化物合金を溶融形成し、その後、固相―液相―固相(solid-liquid-solid, SLS)化学合成工程で、温度の段階的変化により、シリコンーシリコン鎖が、触媒効果により新たに配列されて、シリコンナノワイヤに畳成する。この特許は、シリコンナノワイヤを大量に製造できるが、トランジスタ素子を製作する時の照準の問題や触媒金属残留汚染の問題もある。
X. L. Feng らによる ”Very High Frequency Silicon Nanowire Electromechanical Resonators,” Nano Lett., Vol. 7, pp. 1953-1959 (2007)の文献は、気相-液相-固相(vapor-liquid-solid, VLS)方式により、サスペンデッドナノワイヤの素子を形成し、発振特性を研究して、発振器の可能性を評価する。この方式は、主に、実験室での技術手段であり、基本的に、ナノワイヤの位置の定位と照準を精確にするのは難しい。よって、応用上、製品の量産には不向きである。この他、構造自身は、ソースとドレインの両電極しかなく、受動素子に属する。
更に優れた微小電気機械システムの金属酸化半導体素子を得るため、本発明は、上述の欠点に対し、斬新で、低電圧下でも操作できるサスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、効果的に工程を簡潔化すると共に、コストを減少させる。
本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、現有の半導体製造工程と設備互換性技術により、コストが低く、工程が簡単な製造工程下で、再現性が高く、量産可能なトランジスタ構造を完成することを目的とする。
本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、静電力のサスペンデッドナノワイヤチャネルに対する作用により、等価サイドゲート誘電層の厚さを快速に変化させる目的を達成し、スイッチ素子への応用を可能にし、スイッチ素子の電流スイッチ比を向上させることを目的とする。
本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、サイドゲート電圧により、静電力をナノワイヤチャネル上に施し、吸着と排斥効果を生成し、これにより、サイドゲートの等価誘電層厚さを変化させて、チャネルの初期電圧を変化させ、メモリ素子の作動に応用できるようにすることを目的とする。
本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造は、基板と、基板上に位置するサイドゲートと、基板とサイドゲート上を被覆する誘電層と、サイドゲートの側辺に位置し、誘電層との間に気隙を有するサスペンデッドナノワイヤチャネルと、誘電層上に設置され、サスペンデッドナノワイヤチャネルの両端に分設されるソース電極とドレイン電極と、からなる。
本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法は、基板を提供する工程と、基板上にサイドゲートを形成する工程と、サイドゲートと基板表面上に、順に、誘電層と犠牲層を形成する工程と、犠牲層上に、多結晶シリコン層を形成すると共に、ソース／ドレインイオンを注入する工程と、多結晶シリコン層にパターン化を実行し、サイドゲート側壁上に、ナノワイヤチャネルを形成し、犠牲層上に、ナノワイヤ両端に分設されるソース電極とドレイン電極を形成する工程と、ソース電極、ドレイン電極とナノワイヤから露出した犠牲層を除去し、ナノワイヤチャネルをサスペンデッド状態にする工程と、からなる。
本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法は、コストが低く、工程が簡単な製造方法下で、重複製が高く、且つ、量産可能である。
図１は、本発明の実施例のサスペンデッドナノワイヤチャネルを有するトランジスタ構造を示す図である。図のように、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ１０は、上に絶縁層となる熱酸化層１４を有する基板１２からなる。熱酸化層１４の表面はサイドゲート１６を有する。誘電層２０は、サイドゲート１６と熱酸化層１４上を被覆する。サイドゲート１６の側辺上に位置する少なくとも一つのサスペンデッドナノワイヤチャネル２２は、誘電層２０との間に、気隙２５を有する。ソース電極２４とドレイン電極２６は、誘電層２０上に設置され、且つ、サスペンデッドナノワイヤチャネル２２の両端に分設される。
上述の基板はシリコン基板で、サイドゲートの材質は多結晶シリコンで、ソース電極２４とドレイン電極２６の材質は、ソース／ドレインイオン注入後の多結晶シリコンである。サスペンデッドナノワイヤチャネル２２の結晶態は、多結晶でも、或いは、低温再結晶技術により処理された単結晶でもよい。誘電層の材質は窒化ケイ素か、酸化ケイ素である。
この他、ソース電極２４とドレイン電極２６の底面は、更に、犠牲層２８を有し、誘電層との接点となる。
続いて、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を説明する。
図２〜図６は、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造工程を示す図である。まず、図２で示されるように、シリコン基板１２を提供し、シリコン基板１２上に、順に、絶縁層となる熱酸化層１４と多結晶シリコン層１５を形成する。図３で示されるように、多結晶シリコン層１５にパターン化工程を実行して、サイドゲート（SIDE−GATE）構造１６を定義する。図４で示されるように、表面上に、更に、誘電層２０、誘電層２０と異なるエッチング選択比を有する犠牲層２８と多結晶シリコン層３０を蒸着する。その後、多結晶シリコン層３０に対し、ソースイオンとドレインイオン注入を実行し、リソグラフィと異方性エッチングにより、サイドゲート１６側壁の犠牲層２８上に、ナノワイヤチャネル２２を形成すると共に、同時に、図５で示されるように、犠牲層２８上のソース電極２４とドレイン電極２６構造を定義する。最後に、選択的エッチングにより、ソース、ドレイン電極２４、２６とナノワイヤチャネル２２から露出する犠牲層２８を除去して、ナノワイヤチャネル２２がサスペンデッド状態になり、図６で示されるようなサスペンデッドナノワイヤチャネルを有するトランジスタ構造１０を完成する。
更に、低温再結晶技術により、サスペンデッドナノワイヤチャネルの結晶状態を、多結晶態から高品質の単結晶態に転換して、操作時のチャネルの信頼度を向上させる。
上述の製造方法の工程から、分かるように、本発明は、現有の半導体製造方法と現有の半導体設備互換性の技術によって、ゲートスペーサをエッチングするのと同じの方法を利用し、多結晶シリコンを異方性エッチングし、エッチング時間を調整して、ナノレベルに縮小し、ゲート両側で、スペーサ状の多結晶シリコンナノワイヤチャネルを形成し、エッチング条件によりナノワイヤチャネル尺寸を１００nm以下に制御し、コストが低く、工程が簡単な製造方法下で、重複性が高く、且つ、量産可能なサスペンデッドナノワイヤチャネル素子の製作を完成する。これにより、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造は、現在のナノワイヤ電子素子の製造が困難、或いは、高コストと高技術が必要な問題を改善する。
図７を参照すると、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造中、ナノワイヤチャネルがサスペンデッド状態なので、サイドゲートとサスペンデッドナノワイヤチャネルの間は、誘電層以外に、一層の空気を誘電質とする。サイドゲート電圧を静電力によりサスペンデッドナノワイヤチャネル上に施加し、吸着と排斥の効果を生成し、これにより、サイドゲートの等価誘電層の厚さを変化させて、チャネルの初期電圧を変化し、メモリ素子の作動に応用することができる。
更に、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタ構造は、スイッチ素子の操作にも応用でき、静電力がサスペンデッドナノワイヤチャネルに作用して、快速に、等価サイドゲート誘電層の厚さを変化させる目的を達成し、素子がスイッチ状態上で快速に切り換わり、サイドゲート誘電層の厚さの変化と等価であり、素子の電流スイッチ比を向上させる。
よって、本発明のサスペンデッドナノワイヤチャネルを有するトランジスタは、操作時に、ゲート静電力の作用により、吸引力の場合は、サスペンデッドナノワイヤチャネルが、ゲート側壁上のゲート誘電層に接触し、排斥は、サスペンデッドナノワイヤチャネルを分離させ、図７で示されるように、電気的に、二種の異なるロジック態を呈する。よって、本発明の構造は、スイッチ素子、或いは、メモリ素子に応用できる。
総合すると、本発明は、サスペンデッドナノワイヤチャネルを有するトランジスタ構造と製造方法を提供し、現有の半導体製造工程と設備互換性の技術により、コストが低く、工程が簡単な製造方法下で、重複性が高く、且つ、量産可能なサスペンデッドナノワイヤチャネル素子の製作を完成する。更に、本発明は、微小電気機械システムとトランジスタを結合した構造で、サイドゲートキャパシタは可変キャパシタであり、素子停止状態時、空気誘電層の存在により、素子停止電流が極めて低く、電力消耗が少なく、低電圧操作環境下で作動し、素子の信頼度を向上させる。
１０ サスペンデッドナノワイヤチャネルを有するトランジスタ
１２ 基板
１４ 熱酸化層
１５ 多結晶シリコン層
１６ サイドゲート
２０ 誘電層
２２ サスペンデッドナノワイヤチャネル
２４ ソース電極
２６ ドレイン電極
２８ 犠牲層
１２ 基板
１４ 熱酸化層
１５ 多結晶シリコン層
１６ サイドゲート
２０ 誘電層
２２ サスペンデッドナノワイヤチャネル
２４ ソース電極
２６ ドレイン電極
２８ 犠牲層
Claims (18)
- サスペンデッドナノワイヤチャネルを有するトランジスタ構造であって、
基板と、
前記基板上に位置するサイドゲートと、
前記基板と前記サイドゲート上を被覆する誘電層と、
前記サイドゲートの側辺に位置し、前記誘電層との間に気隙を有するサスペンデッドナノワイヤチャネルと、
前記誘電層上に設置され、前記サスペンデッドナノワイヤチャネルの両端に分設されるソース電極とドレイン電極と、
からなることを特徴とするサスペンデッドナノワイヤチャネルを有するトランジスタ構造。 - 前記ソース電極と前記ドレイン電極の底面は、それぞれ、犠牲層を有して、前記誘電層との接点となることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- 前記犠牲層と前記誘電層間には、異なるエッチング選択比を有することを特徴とする請求項２に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- 前記基板表面に、絶縁層を有することを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- 前記誘電層の材質は、窒化ケイ素、或いは、酸化ケイ素であることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- 前記サスペンデッドナノワイヤチャネルの結晶態は単結晶シリコン、或いは、多結晶シリコンであることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- 前記基板はシリコン基板であることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- メモリ素子の操作、或いは、スイッチ素子に応用できることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- 前記サスペンデッドナノワイヤチャネルの尺寸は、１００ナノメートル以下であることを特徴とする請求項１に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造。
- サスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法であって、
基板を提供する工程と、
前記基板上にサイドゲートを形成する工程と、
前記サイドゲートと前記基板表面上に、順に、誘電層と犠牲層を形成する工程と、
前記犠牲層上に、多結晶シリコン層を形成すると共に、前記多結晶シリコン層に対し、ソース／ドレインイオンを注入する工程と、
前記多結晶シリコン層にパターン化を実行し、前記サイドゲート側壁上に、ナノワイヤチャネルを形成し、前記誘電層上に、前記ナノワイヤ両端に分設されるソース電極とドレイン電極を形成する工程と、
前記ナノワイヤチャネルと前記ゲート間に挟まれた前記犠牲層を除去し、前記ナノワイヤチャネルをサスペンデッド状態にする工程と、
からなることを特徴とするサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。 - 前記多結晶シリコン層にパターン化を施す工程は、リソグラフィと異方性エッチングであることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
- 前記犠牲層を除去する工程は、選択的エッチングを利用することを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
- 前記基板表面は絶縁層を被覆することを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
- 前記基板上にサイドゲートを形成する工程は、
前記絶縁層上にサイドゲート多結晶シリコン層を形成する工程と、
前記サイドゲート多結晶シリコン層にパターン化を施して、前記サイドゲート構造を定義する工程と、
からなることを特徴とする請求項１３に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。 - 前記誘電層の材質は、窒化ケイ素、或いは、酸化ケイ素であることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
- 前記基板はシリコン基板であることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
- 更に、前記ナノワイヤチャネルに低温再結晶工程を実行して、前記ナノワイヤチャネルを単結晶構造にすることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
- 前記ナノワイヤチャネルの尺寸は１００ナノメートル以下であることを特徴とする請求項１０に記載のサスペンデッドナノワイヤチャネルを有するトランジスタ構造の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097139994 | 2008-10-17 | ||
| TW097139994A TW201017769A (en) | 2008-10-17 | 2008-10-17 | Transistor structure with suspension type nano-channel and the manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009076938A true JP2009076938A (ja) | 2009-04-09 |
| JP4934662B2 JP4934662B2 (ja) | 2012-05-16 |
Family
ID=40611537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008323971A Expired - Fee Related JP4934662B2 (ja) | 2008-10-17 | 2008-12-19 | サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7977755B2 (ja) |
| JP (1) | JP4934662B2 (ja) |
| TW (1) | TW201017769A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101090740B1 (ko) | 2009-07-06 | 2011-12-08 | 고려대학교 산학협력단 | 상향식 게이트 올 어라운드 소자 및 그 제조방법 |
| KR20160012805A (ko) * | 2014-07-25 | 2016-02-03 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9312333B2 (en) | 2010-11-22 | 2016-04-12 | Samsung Electronics Co., Ltd. | Resonator having terminals and a method for manufacturing the resonator |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103165462A (zh) * | 2011-12-19 | 2013-06-19 | 中芯国际集成电路制造(上海)有限公司 | 制作悬浮纳米线沟道型mosfet的方法 |
| TWI458464B (zh) * | 2012-02-01 | 2014-11-01 | Nat Univ Tsing Hua | 可早期偵測及辨識肺炎種類之呼吸器、其氣體辨識晶片、及其氣體辨識方法 |
| US8785909B2 (en) * | 2012-09-27 | 2014-07-22 | Intel Corporation | Non-planar semiconductor device having channel region with low band-gap cladding layer |
| WO2014169242A1 (en) * | 2013-04-12 | 2014-10-16 | The Regents Of The University Of California | Nanowire nanoelectromechanical field-effect transistors |
| US9129938B1 (en) | 2014-03-03 | 2015-09-08 | International Business Machines Corporation | Methods of forming germanium-containing and/or III-V nanowire gate-all-around transistors |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150261A (ja) * | 1997-11-19 | 1999-06-02 | Toshiba Corp | 電子機能素子 |
| JP2006033813A (ja) * | 2004-06-14 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 電気機械信号選択素子 |
| JP2006263905A (ja) * | 2005-03-24 | 2006-10-05 | Stmicroelectronics Sa | 曲げ変形を受ける梁を有するマイクロエレクトロメカニカルシステム |
| JP2006318670A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Corp | スイッチング素子 |
| JP2006352125A (ja) * | 2005-06-13 | 2006-12-28 | Samsung Electronics Co Ltd | 多重チャンネルを有するｍｏｓ電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するｍｏｓ電界効果トランジスタ |
| JP2007502545A (ja) * | 2003-08-13 | 2007-02-08 | ナンテロ，インク． | 複数の制御装置を有するナノチューブを基礎とする交換エレメントと上記エレメントから製造される回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100652381B1 (ko) * | 2004-10-28 | 2006-12-01 | 삼성전자주식회사 | 다수의 나노 와이어 채널을 구비한 멀티 브릿지 채널 전계효과 트랜지스터 및 그 제조방법 |
| KR100757328B1 (ko) * | 2006-10-04 | 2007-09-11 | 삼성전자주식회사 | 단전자 트랜지스터 및 그 제조 방법 |
| US7727830B2 (en) * | 2007-12-31 | 2010-06-01 | Intel Corporation | Fabrication of germanium nanowire transistors |
-
2008
- 2008-10-17 TW TW097139994A patent/TW201017769A/zh not_active IP Right Cessation
- 2008-12-17 US US12/314,796 patent/US7977755B2/en not_active Expired - Fee Related
- 2008-12-19 JP JP2008323971A patent/JP4934662B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11150261A (ja) * | 1997-11-19 | 1999-06-02 | Toshiba Corp | 電子機能素子 |
| JP2007502545A (ja) * | 2003-08-13 | 2007-02-08 | ナンテロ，インク． | 複数の制御装置を有するナノチューブを基礎とする交換エレメントと上記エレメントから製造される回路 |
| JP2006033813A (ja) * | 2004-06-14 | 2006-02-02 | Matsushita Electric Ind Co Ltd | 電気機械信号選択素子 |
| JP2006263905A (ja) * | 2005-03-24 | 2006-10-05 | Stmicroelectronics Sa | 曲げ変形を受ける梁を有するマイクロエレクトロメカニカルシステム |
| JP2006318670A (ja) * | 2005-05-10 | 2006-11-24 | Toshiba Corp | スイッチング素子 |
| JP2006352125A (ja) * | 2005-06-13 | 2006-12-28 | Samsung Electronics Co Ltd | 多重チャンネルを有するｍｏｓ電界効果トランジスタの製造方法及びそれによって製造された多重チャンネルを有するｍｏｓ電界効果トランジスタ |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101090740B1 (ko) | 2009-07-06 | 2011-12-08 | 고려대학교 산학협력단 | 상향식 게이트 올 어라운드 소자 및 그 제조방법 |
| US9312333B2 (en) | 2010-11-22 | 2016-04-12 | Samsung Electronics Co., Ltd. | Resonator having terminals and a method for manufacturing the resonator |
| KR20160012805A (ko) * | 2014-07-25 | 2016-02-03 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| KR102219295B1 (ko) * | 2014-07-25 | 2021-02-23 | 삼성전자 주식회사 | 반도체 소자 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4934662B2 (ja) | 2012-05-16 |
| US7977755B2 (en) | 2011-07-12 |
| TWI380376B (ja) | 2012-12-21 |
| TW201017769A (en) | 2010-05-01 |
| US20100096704A1 (en) | 2010-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4934662B2 (ja) | サスペンデッドナノワイヤチャネルを有するトランジスタ構造とその製造方法 | |
| JP4493344B2 (ja) | カーボン・ナノチューブ電界効果トランジスタ半導体デバイス及びこれの製造方法 | |
| US9252252B2 (en) | Ambipolar silicon nanowire field effect transistor | |
| US7989067B2 (en) | Incorporation of functionalizing molecules in nanopatterned epitaxial graphene electronics | |
| CN103563080B (zh) | 具有嵌入的栅电极的自对准碳电子装置 | |
| Sacchetto et al. | Fabrication and characterization of vertically stacked gate-all-around Si nanowire FET arrays | |
| US7687308B2 (en) | Method for fabricating carbon nanotube transistors on a silicon or SOI substrate | |
| KR20110132246A (ko) | 전계 효과 트랜지스터의 제조 방법, 전계 효과 트랜지스터 및 반도체 그래핀 산화물의 제조 방법 | |
| JP2006505119A (ja) | 電界効果トランジスタおよび該電界効果トランジスタの製造方法 | |
| KR20020001260A (ko) | 탄소나노튜브를 이용한 나노 크기 수직 트랜지스터 및 그제조방법 | |
| KR101198301B1 (ko) | 금속 나노입자를 이용하고 환원된 그래핀 산화물에 기반한 양쪽극 기억소자 및 이의 제조방법 | |
| WO2007022359A2 (en) | Vertical integrated silicon nanowire field effect transistors and methods of fabrication | |
| US7939398B2 (en) | Method to manufacture silicon quantum islands and single-electron devices | |
| TW200535927A (en) | Vertical carbon nanotube field effect transistor | |
| CN103985762A (zh) | 超低欧姆接触电阻石墨烯晶体管及其制备方法 | |
| Boodhoo et al. | Fabrication and characterisation of suspended narrow silicon nanowire channels for low-power nano-electro-mechanical (NEM) switch applications | |
| CN105097904B (zh) | 隧穿碳纳米管场效应晶体管及其制造方法 | |
| JP5626972B2 (ja) | 電子機械スイッチの製造方法 | |
| CN108091698A (zh) | 场效应晶体管、制造场效应晶体管的方法及电子器件 | |
| KR101168667B1 (ko) | 단일벽 탄소나노튜브의 선택적 조립 방법 및 이를 이용한 단일벽 탄소나노튜브 다중 채널을 갖는 전계 효과 트랜지스터의 제조 방법 | |
| CN104538442B (zh) | 一种隧穿场效应晶体管及其制作方法 | |
| CN107994078A (zh) | 具有源极控制电极的场效应晶体管、制造方法和电子器件 | |
| KR101355930B1 (ko) | 측벽 스페이서 기술과 촉매 금속 식각 방법을 이용한 수직 나노튜브 구조 제조 방법 및 이에 의하여 제조된 수직 나노튜브 구조 | |
| CN105633145B (zh) | 晶体管及其制作方法 | |
| KR20120079323A (ko) | 트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120214 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4934662 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150224 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |