JP2009064360A5 - - Google Patents

Download PDF

Info

Publication number
JP2009064360A5
JP2009064360A5 JP2007233377A JP2007233377A JP2009064360A5 JP 2009064360 A5 JP2009064360 A5 JP 2009064360A5 JP 2007233377 A JP2007233377 A JP 2007233377A JP 2007233377 A JP2007233377 A JP 2007233377A JP 2009064360 A5 JP2009064360 A5 JP 2009064360A5
Authority
JP
Japan
Prior art keywords
memory
access request
memory access
issuing
wiring delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007233377A
Other languages
English (en)
Japanese (ja)
Other versions
JP2009064360A (ja
JP5349775B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2007233377A priority Critical patent/JP5349775B2/ja
Priority claimed from JP2007233377A external-priority patent/JP5349775B2/ja
Publication of JP2009064360A publication Critical patent/JP2009064360A/ja
Publication of JP2009064360A5 publication Critical patent/JP2009064360A5/ja
Application granted granted Critical
Publication of JP5349775B2 publication Critical patent/JP5349775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

JP2007233377A 2007-09-07 2007-09-07 メモリコントローラ及びその制御方法 Active JP5349775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007233377A JP5349775B2 (ja) 2007-09-07 2007-09-07 メモリコントローラ及びその制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007233377A JP5349775B2 (ja) 2007-09-07 2007-09-07 メモリコントローラ及びその制御方法

Publications (3)

Publication Number Publication Date
JP2009064360A JP2009064360A (ja) 2009-03-26
JP2009064360A5 true JP2009064360A5 (cg-RX-API-DMAC10.html) 2010-08-26
JP5349775B2 JP5349775B2 (ja) 2013-11-20

Family

ID=40558878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007233377A Active JP5349775B2 (ja) 2007-09-07 2007-09-07 メモリコントローラ及びその制御方法

Country Status (1)

Country Link
JP (1) JP5349775B2 (cg-RX-API-DMAC10.html)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5393289B2 (ja) * 2009-06-24 2014-01-22 キヤノン株式会社 メモリ制御回路、メモリシステム及び制御方法
US8707002B2 (en) 2009-06-09 2014-04-22 Canon Kabushiki Kaisha Control apparatus
JP5393270B2 (ja) * 2009-06-09 2014-01-22 キヤノン株式会社 メモリ制御回路、メモリシステム及び制御方法
JP5448595B2 (ja) * 2009-06-18 2014-03-19 キヤノン株式会社 制御装置及び制御方法
JP7197998B2 (ja) * 2018-05-02 2022-12-28 キヤノン株式会社 メモリコントローラおよびメモリコントローラで実施される方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4019056B2 (ja) * 2004-02-25 2007-12-05 エヌイーシーコンピュータテクノ株式会社 リードリクエスト調停制御システム及びその方法
US7222224B2 (en) * 2004-05-21 2007-05-22 Rambus Inc. System and method for improving performance in computer memory systems supporting multiple memory access latencies

Similar Documents

Publication Publication Date Title
CN104981789B (zh) 用于可变延时存储器操作的设备及方法
JP2013525924A5 (cg-RX-API-DMAC10.html)
TWI620062B (zh) 透過每個動態隨機存取記憶體的定址能力模式之多用途暫存器編程的方法、系統及設備
JP2008102706A5 (ja) メモリ制御回路とメモリ制御方法、及び集積回路と当該メモリ制御回路におけるｏｄｔ制御方法
JP2013025795A5 (cg-RX-API-DMAC10.html)
JP2012181916A5 (cg-RX-API-DMAC10.html)
WO2008084681A1 (ja) メモリ制御装置、メモリ装置およびメモリ制御方法
JP2008532140A5 (cg-RX-API-DMAC10.html)
JP2006508413A5 (cg-RX-API-DMAC10.html)
CN102646446A (zh) 硬件动态高速缓存电源管理
JP2008529121A5 (cg-RX-API-DMAC10.html)
JP2006120307A5 (cg-RX-API-DMAC10.html)
JP2009093227A5 (cg-RX-API-DMAC10.html)
JP2010534001A5 (cg-RX-API-DMAC10.html)
CN105320462A (zh) 固态硬盘存取数据的方法
TW200630799A (en) Memory system and method having uni-directional data buses
JP2007265475A5 (cg-RX-API-DMAC10.html)
JP2008027247A5 (cg-RX-API-DMAC10.html)
TWI474254B (zh) 用於在一記憶體系統中執行命令的方法與裝置及資料儲存系統
JP6965523B2 (ja) マルチプロセッサシステム
JP5414209B2 (ja) メモリコントローラおよびその制御方法
CN101482853B (zh) 直接存储器访问系统及方法
JP2006236105A5 (cg-RX-API-DMAC10.html)
WO2016185878A1 (ja) メモリ制御回路およびメモリ制御方法
WO2008105494A1 (ja) Ｄｍａ転送装置及び方法