JP4019056B2 - リードリクエスト調停制御システム及びその方法 - Google Patents

リードリクエスト調停制御システム及びその方法 Download PDF

Info

Publication number
JP4019056B2
JP4019056B2 JP2004048861A JP2004048861A JP4019056B2 JP 4019056 B2 JP4019056 B2 JP 4019056B2 JP 2004048861 A JP2004048861 A JP 2004048861A JP 2004048861 A JP2004048861 A JP 2004048861A JP 4019056 B2 JP4019056 B2 JP 4019056B2
Authority
JP
Japan
Prior art keywords
read request
latency
request
read
arbitration control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004048861A
Other languages
English (en)
Other versions
JP2005242500A (ja
Inventor
修作 内堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP2004048861A priority Critical patent/JP4019056B2/ja
Publication of JP2005242500A publication Critical patent/JP2005242500A/ja
Application granted granted Critical
Publication of JP4019056B2 publication Critical patent/JP4019056B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Multi Processors (AREA)
  • Memory System (AREA)

Description

本発明はリードリクエスト調停制御システム及びその方法に関し、特にNUMA(NonUniform Memory Access)型分散共有メモリ並列計算機におけるリードリクエスト調停制御方式に関するものである。
従来の共有メモリシステムの一例として、図17に示すようなUMA(Uniform Memory Access )システムがある。このシステムでは、物理アドレスに依存することなく、メモリアクセスレイテンシが同じであるとして、各プロセッサ801〜804の主記憶ユニット806に対するリードリクエストのリプライは、制御ユニット805によって、当該リードリクエストの発行順に返却されるようになっている。
よって、リードリクエスト間の調停は必要なく、図18に示すように、リードリクエスト調停ユニット11内において、リードリクエスト110をリードリクエスト登録テーブル102に登録しておき、登録した順番にリードリクエストを発行する、いわゆるFIFO(First In First Out:先入れ先出し)方式を採用することで、何等問題を生ずることはなかった。
近年、コストの面でのメリットのために、図19に示すようなNUMA(Non-Uniform Memory Access )システムがある。図を参照すると、本システムは、複数のプロセッサノード20,21と、これ等ノード間を接続するプロセッサ間接続装置40とを含んでいる。各プロセッサノード20,21は同一構成であり、例えば、プロセッサノード20は、複数のプロセッサ200a,200bと、プロセッサノード接続ユニット202と、主記憶ユニット201とを有している。
このシステムでは、物理アドレスに依存してメモリアクセスレイテンシが異なるために、リードリクエストを、従来のように、リクエスト順に発行するFIFO方式では、リードリクエスト転送の効率が悪化し、ノード間データ転送の実効性能が低下する。
ここで、特許文献1を参照すると、各プロセッサのメモリアクセスタイムを均等化することを目的としたマルチプロセッサシステムが開示されており、データ転送経路上に、リクエスト間の調停を行う調停部を設け、この調停部で、リクエスト元からの蓄積された(リクエストに付加された)伝達時間を元に、最も長い伝達時間を有する(つまり、リクエスト元で発行されてから、最も長く待たされている)リクエストから、優先して発行するというものである。すなわち、この技術では、複数のリクエスト元から、一つのリクエスト先へのリクエストの性能向上を図るようになっている。
特開平2−294867号公報 特開2003−216489号公報
上述した図19に示したNUMA型分散共有メモリ並列計算機では、物理アドレスに依存してメモリアクセスレイテンシが異なるために、リードリクエストを、従来のように、リクエスト順に発行するFIFO方式では、リードリクエスト転送の効率が悪化し、ノード間データ転送の実効性能が低下するという課題の他に、他社の既存のシステムを組み合わせて、一部を自社開発するということが行われ他社製品には変更が難しいので、汎用的な方法でないと、自社開発部分だけで性能を向上させることが難しいという課題もある。
また、上述した特許文献1の技術では、複数のリクエスト元から、一つのリクエスト先へのリクエストの性能向上を図るものであって、一つのリクエスト元から複数のリクエスト先へのリクエストの場合の性能向上を図ることはできないという課題がある。また、この技術においては、リクエストに特殊なプライオリティ情報を付加することが必要であり、よってこの技術の実際の適用に当たっては、システム変更が必要になるという欠点があり、よってNUMA型分散共有メモリ並列計算機に汎用的に適用できないという課題がある。
本発明の目的は、NUMA型分散共有メモリ並列計算機に汎用的に適用でき、データ転送を効率化することにより、データ転送実効性能の向上を可能としたリードリクエスト調停制御システム及びその方法を提供することである。
本発明によるリードリクエスト調停システムは、一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御システムであって、リードリクエストのリクエスト先アドレスに対するアクセスレイテンシが最も長いリードリクエストを優先して発行する制御手段を含むことを特徴とする。
本発明によるリードリクエスト調停制御方法は、一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御方法であって、リードリクエストのリクエスト先アドレスに対するアクセスレイテンシが最も長いリードリクエストを優先して発行する制御ステップを含むことを特徴とする。
本発明によるプログラムは、一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御方法をコンピュータに実行させるためのプログラムであって、リードリクエストのリクエスト先アドレスに対するアクセスレイテンシが最も長いリードリクエストを優先して発行する処理を含むことを特徴とする。
本発明の作用を述べる。一般に、NUMA型分散共有メモリ並列計算機内での、データ転送においては、リードリクエスト間では、オーダリングの保障は必要がないために、リクエスト先物理アドレスから当該リクエストのアクセスレイテンシを算出し、リクエスト先物理アドレスのレイテンシがより長いリクエストを優先するようにオーダリングを変更してリードリクエストを発行するよう構成する。これにより、リードリクエストの転送を効率化し、結果として、データ転送効率の性能向上を可能とする。
本発明による第1の効果は、NUMA型分散共有メモリ並列計算機内のデータ転送の特徴であるリクエスト物理アドレスに依存したアクセスレイテンシに合わせて、リクエスト先物理アドレスへのアクセスレイテンシが長いリクエストを優先するように、オーダリングを変更して、リードリクエストを発行しているので、リードリクエスト転送が効率化されデータ転送実効性能を向上できるということである。
本発明による第2の効果は、一般的に計算機内のデータ転送でオーダリング保証の必要の無いリードリクエスト間に対してオーダリングを変更しているので、特に何等の制約なく、NUMA型分散共有メモリ並列計算機に対して適用可能となって、データ転送実効性能を向上できるということである。
本発明による第3の効果は、リードリクエスト調停ユニットを、データ転送系路上で、リードリクエスト間の調停が出来る任意の箇所に設けることができるので、NUMA型分散共有メモリ並列計算機のプロセッサノード、I/Oノード、または、ノード間接続装置内等、任意の箇所に設けることにより、データ転送実効性能を向上できるということである。
以下に、図面を参照しつつ本発明の実施の形態について説明する。図1は本発明の実施の形態を示すブロック図である。図1においては、本発明の一実施の形態としてのNUMA型分散共有メモリ並列計算機が示されている。同図に示すように、NUMA型分散共有メモリ並列計算機は、複数のプロセッサノード20〜23、複数のI/Oノード30〜33、およびこれらノード間を接続するノード間接続装置40からなる。本例では、プロセッサノード数およびI/Oノード数がそれぞれ4であるが、実際には任意の数で実現可能である。
図2を参照すると、図1のブロックの各々の詳細な構成が示されている。プロセッサノード20は、一以上のプロセッサ200a〜200b、主記憶ユニット201、プロセッサノード制御ユニット202からなり、プロセッサ200およびプロセッサノード制御ユニット202は、システムバス210で接続されている。I/Oノード30は、I/Oノード制御ユニット300からなる。
また、ノード間接続装置40は、ノード間接続制御ユニット400からなる。さらに本実施例では、データ転送経路上、つまりプロセッサノード20とノード間接続装置の間、およびI/Oノード30とノード間接続装置40の間に、本発明によるリードリクエスト調停ユニット10が接続される。リードリクエスト調停ユニット10は、データ転送経路上に備えるので、本実施例のように各ノード内に備えることも、図3に示すように、ノード間接続ユニット400内に備えることも、あるいは、その両方に備えることも可能である。
分散共有メモリは、各プロセッサノード20〜23の主記憶ユニット201に分散配置されている。分散配置の第一の例は、図4に示すように、各プロセッサノードの主記憶をスタックしてシステムの主記憶空間を形成するもの、つまりメモリアドレス上位ビットでプロセッサノードを指定する方式がある。
本実施例では、主記憶空間のアドレス000(16進数)から3FF番地がプロセッサノード20に、400から7FF番地がプロセッサノード21に、800からBFF番地がプロセッサノード22に、C00から最後のFFF番地までがプロセッサノード23にそれぞれ分散配置され、アドレス上位2ビットでプロセッサノードを指定する。
分散配置の第二の例は、特許文献2に開示の如く、すなわち、図5に示すように、各プロセッサノード20〜23に、ノード間インタリーブ制御ユニットを備え、各プロセッサノードの主記憶ユニット間でインタリーブを行う方式、つまりアドレス途中ビットでノードを指定する方式がある。
本例では、主記憶空間のアドレス000(16進数)から0FF番地と400から4FF番地と800から8FF番地とC00からCFF番地までがプロセッサノード20に、アドレス100から1FF番地と500から5FF番地と900から9FF番地とD00からDFF番地までがプロセッサノード21に、アドレス200から2FF番地と600から6FF番地とA00からAFF番地とE00からEFF番地までがプロセッサノード22に、アドレス300から3FF番地と700から7FF番地とB00からBFF番地とF00から最後のFFF番地までがプロセッサノード23に、それぞれ256バイト単位でインタリーブされて分散配置され、アドレス下位8ビットよりも上2ビットでプロセッサノードを指定する。
図6を参照すると、図2に示した本発明によるリードリクエスト調停ユニット10の詳細な構成が示されている。図において、物理アドレス別レイテンシ検索テーブル101は、物理アドレス毎のメモリアクセスレイテンシつまり、リクエストを発行してからリプライが返ってくるまでの時間を、予め保持しており、リクエスト物理アドレス111を入力するとアクセスレイテンシ112が出力される。
本例では、例えば、図4に示したように、主記憶空間が各プロセッサノードに分散配置されている場合、図7に示すように、物理アドレス別レイテンシ検索テーブル101は、アクセスレイテンシを保持するエントリー120と、選択回路121とにより構成される。このとき、各プロセッサノードに対して1エントリー、全部で4エントリー必要であり、例えば、プロセッサノード20〜23の各々に対するアクセスレイテンシが、それぞれ200nS、400nS、600nS、800nSと、予め保持されている。また、選択回路121は、11ビットのリクエスト先物理アドレス111の上位2ビット、つまりビット11およびビット10で、エントリーが選択される。
また、例えば、図5に示したように、主記憶空間が各プロセッサノードにインタリーブされて分散配置されている場合も、図8に示すように、物理アドレス別レイテンシ検索テーブル101は、アクセスレイテンシを保持するエントリー120と、選択回路122とにより構成される。このときも、各プロセッサノードに対して1エントリー、全部で4エントリー必要であり、例えば、プロセッサノード20〜23の各アクセスレイテンシが、それぞれ200nS、400nS、600nS、800nSと、予め保持されている。また、選択回路122は、11ビットのリクエスト先物理アドレス111の下位8ビットより上位2ビット、つまりビット9およびビット8で、エントリーが選択される。
リードリクエスト登録テーブル102は、図9にその詳細が示されるように、複数のエントリーからなり、一つのエントリーには、リクエスト先物理アドレスおよびリクエストデータ長等の、通常のリードリクエスト110のリードリクエスト情報、物理アドレス別レイテンシ検索テーブル101によりリクエスト先物理アドレス111から得られたアクセスレイテンシ112、およびリードリクエスト登録時にタイマ103から出力される登録時刻113が格納される。
調停手段100は、図10にその詳細を示すように、リードリクエスト登録テーブル102の各エントリーに対して、タイマ103が示す現在時刻115からリクエスト登録時刻130を引いた、登録されてからの待ち時間131を算出し、さらにアクセスレイテンシ132を加えて登録時刻からのレイテンシ133を算出し、その登録時刻からのレイテンシ133が最長であるリードリクエスト116を選択して発行する。タイマ103は現在時刻を保持する。
以上、詳細に実施例の構成を述べたが、図1のNUMA型分散共有メモリ並列計算機、図2のプロセッサノード20、I/Oノード30、ノード間接続装置40、および図4、図5の分散共有メモリの分散配置方式は、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。
次に、図6に示したリードリクエスト調停ユニット10の動作を説明する。リードリクエスト調停ユニット10は、リードリクエスト110の発生からリードリクエスト登録テーブル102のエントリーへの登録動作および、調停手段100により、リードリクエスト登録テーブル102に登録されているリードリクエスト間で調停を行い、リクエスト116を発行する動作からなる。
まず、図11を使用してリードリクエスト110発生からリードリクエスト登録テーブル102のエントリーへの登録動作を説明する。図において、リードリクエスト110がリードリクエスト調停ユニット10に与えられると、リードリクエスト110のリクエスト先物理アドレス111およびリクエストデータ長等のリードリクエスト情報が、リードリクエスト登録テーブル102の空きエントリーに登録される(図11(a))。
また、このときの時刻113をタイマ103から得て、登録時刻として同エントリーに登録する(図11(b))。さらに、リードリクエスト110のリクエスト先物理アドレス111が物理アドレス別レイテンシ検索テーブル101に与えられ(図14(c))、その物理アドレスへのアクセスレイテンシ112つまり、リードリクエストを発行してからリプライが返ってくるまでの時間が出力されるので、アクセスレイテンシとして同エントリーに登録する(図11(d))。
なお、リードリクエスト登録テーブル102に空きエントリーがなくなると、リクエスト元に対してフロー制御等が行われるが、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。
次に、図10を使用して、調停手段100により、リードリクエスト登録テーブル102に登録されているリードリクエスト間で調停を行い、リクエスト116を発行する動作を説明する。図10において、フローコントロール等の結果により、リードリクエスト116が発行可能となると、リードリクエスト登録テーブル102に登録されているエントリーに対して、タイマ103から得られる現在時刻115からリクエスト登録時刻130を引き算し、リクエストが登録されてから現在時刻までの待ち時間131を算出する(図10(a))。
次に、この待ち時間131にアクセスレイテンシ132を加算して、登録時刻からリードリプライを受け取るまでのレイテンシ133を得る(図10(b))。調停手段100では、空きエントリ以外の全てのエントリーに対してこれら登録時間からのレイテンシ133を算出し、レイテンシ最長のリクエストを選択し、リードリクエスト116として発行する(図10(c))。発行したリードリクエスト116は、占めていたエントリーから削除される。
さらに、具体例を用いて実施例の動作を説明する。図3に示されるI/Oノード30において、I/Oノード制御ユニット300で4Kバイトのリードリクエストが発生し、調停ユニット10に対してI/Oノード制御ユニット300から256バイトに分割されたリードリクエストが16個発行されたとする。フロー制御により、調停ユニット10からは25nSに1回リクエストが発行されるものとする。
図4に示すように、主記憶空間が各プロセッサノードに分散配置されている場合、従来のようにリクエスト順に発行するFIFO方式では、図12に示すように、0nS後から25nS間隔でリードリクエストが発行され、最後のリクエストのリプライは、1275nS後に返る。
一方、図7に示す物理アドレス別レイテンシ検索テーブルを持つ本発明による調停ユニット10を備えた場合は、図13に示すように、リクエスト先物理アドレスへのアクセスレイテンシが長いリクエストを優先するようにオーダリングを変更し、リードリクエストを発行しているので、0nS後から25nS間隔でリードリクエストが発行され、最後のリクエストのリプライは、875nS後に返る。つまり、従来よりも400nS早くリプライが返り、リードリクエスト転送が効率化されデータ転送実効性能が向上されていることがわかる。
また、図5に示すように、主記憶空間が各プロセッサノードにインタリーブ分散配置されている場合も、従来のようにリクエスト順に発行するFIFO方式では、図14に示すように、0nS後から25nS間隔でリードリクエストが発行され、最後のリクエストのリプライは、1275nS後に返る。
一方、図8に示す物理アドレス別レイテンシ検索テーブルを持つ本発明による調停ユニット10を備えた場合は、図15に示すように、リクエスト先物理アドレスへのアクセスレイテンシが長いリクエストを優先するようにオーダリングを変更し、リードリクエストを発行しているので、0nS後から25nS間隔でリードリクエストが発行され、最後のリクエストのリプライは、875nS後に返る。つまり、従来よりも400nS早くリプライが返り、リードリクエスト転送が効率化されデータ転送実効性能が向上されていることがわかる。
本発明の他の実施の形態として、その基本的構成は上記の通りであるが、物理アドレス別レイテンシ検索テーブル101について、先の実施の形態では、予め設定されていた物理アドレスに依存したアクセスレイテンシを、実際のリードリクエストとそのリプライを元に、動的に設定するように、更に工夫している。
その構成を図16に示す。本図において、調停手段100によりリードリクエスト116が発行されると、レイテンシ計算手段104にアクセス先物理アドレスおよびタイマ103から得られるリクエスト発行時刻140を登録する(図16(a))。リードリクエスト116に対するリードリプライ117が返却されると、タイマ103から得られるリプライ到着時刻141を登録する(図16(b))。更に、リプライ到着時刻141からリクエスト発行時刻140を引き算したアクセスレイテンシ118を計算する(図16(c))。最後に、物理アドレス別レイテンシ検索テーブル101の、物理アドレス119に対応するアクセスレイテンシをアクセスレイテンシ118で更新する(図16(d))。
このように、本例では、先の実施の形態では予め設定されていた物理アドレスに依存したアクセスレイテンシを、実際のリードリクエストとそのリプライをもとに動的に更新するようにしているので、初期設定が必要なく、また、NUMA型分散共有メモリ並列計算機の動的な構成変更や実行ジョブの負荷に応じて、動的にデータ転送が最適化されデータ転送実効性能が向上するという効果が得られる。
本構成において、レイテンシ計算手段104を複数備え、複数のリードリクエストに対してアクセスレイテンシを動的に設定することできる。また、一回のリクエストだけでなく複数回のリクエストのレイテンシの平均を求め物理アドレス別レイテンシ検索テーブル101を更新する構成にしてもよい。
なお、上述した各実施の形態の動作は、予めROMなどの記録媒体にその動作手順を記録しておき、これをコンピュータにより読み取らせて実行させるように構成することができることは明白である。
本発明が適用されるNUMA型分散共有メモリ並列計算機システムの構成図である。 図1の各部の具体例を示す図である。 図2の変形例を示す図である。 各プロセッサノードの主記憶をスタックしてシステムの主記憶空間を形成した例を示す図である。 各プロセッサノードの主記憶間でインタリーブしてシステムの主記憶空間を形成した例を示す図である。 図1のリードリクエスト調停ユニット10の一例の詳細を示す図である。 物理アドレス別レイテンシ検索テーブル101の一例を説明する図である。 物理アドレス別レイテンシ検索テーブル101の他の例を説明する図である。 リードリクエスト登録テーブル102の例を説明する図である。 調停手段100の例を説明する図である。 リードリクエスト調停ユニット10の動作を説明する図である。 従来の分散配置方式のFIFO方式によるリードリクエストとリードリプライとの時間関係を示す図である。 本発明の分散配置方式によるリードリクエストとリードリプライとの時間関係を示す図である。 従来のインタリーブ分散配置方式のFIFO方式によるリードリクエストとリードリプライとの時間関係を示す図である。 本発明のインタリーブ分散配置方式によるリードリクエストとリードリプライとの時間関係を示す図である。 図1のリードリクエスト調停ユニット10の他の例の詳細を示す図である。 従来のUMAシステムの例を示す図である。 従来のFIFO方式によるリードリクエストの発行の例を示す図である。 従来のNUMAシステムの例を示す図である。
符号の説明
10 ノードリクエスト調停ユニット
20〜23 プロセッサノード
30〜33 I/Oノード
40 ノード間接続装置
100 調停手段
101 物理アドレスレイテンシ検索テーブル
102 リードリクエスト登録テーブル
103 タイマ
200a,200b プロセッサ
201 主記憶ユニット
202 プロセッサノード制御ユニット
300 I/Oノード制御ユニット

Claims (14)

  1. 一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御システムであって、リードリクエストのリクエスト先アドレスに対するアクセスレイテンシが最も長いリードリクエストを優先して発行する制御手段を含むことを特徴とするリードリクエスト調停制御システム。
  2. 前記制御手段は、前記リードリクエスト先の各アドレスとこれらアドレスにそれぞれ対応したレイテンシとを予め格納したテーブルと、前記リードリクエストの発生に応答して、そのリクエスト先により前記テーブルを参照して前記レイテンシを算出する手段とを有することを特徴とする請求項記載のリードリクエスト調停制御システム。
  3. 前記リードリクエストに対する実際の応答を元に、前記テーブルの前記レイテンシの更新をなす手段を、更に含むことを特徴とする請求項記載のリードリクエスト調停制御システム。
  4. 一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御方法であって、リードリクエストのリクエスト先アドレスに対するアクセスレイテンシが最も長いリードリクエストを優先して発行する制御ステップを含むことを特徴とするリードリクエスト調停制御方法。
  5. 前記制御ステップは、前記リードリクエストの発生に応答して、前記リードリクエスト先の各アドレスとこれらアドレスにそれぞれ対応したレイテンシとを予め格納したテーブルを、そのリクエスト先により参照して前記レイテンシを算出するステップを有することを特徴とする請求項記載のリードリクエスト調停制御方法。
  6. 前記リードリクエストに対する実際の応答を元に、前記テーブルの前記レイテンシの更新をなすステップを、更に含むことを特徴とする請求項記載のリードリクエスト調停制御方法。
  7. 一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御方法をコンピュータに実行させるためのプログラムであって、リードリクエストのリクエスト先アドレスに対するアクセスレイテンシが最も長いリードリクエストを優先して発行する処理を含むことを特徴とするコンピュータ読取り可能なプログラム。
  8. 一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御システムであって、
    データ転送経路上にリードリクエスト間の調停を行う調停手段を設け、
    前記調停手段は、前記リードリクエストのリクエスト先を示すアドレスから前記リクエスト先へのアクセスレイテンシを求める手段と、
    前記リードリクエストの登録時刻からの待ち時間及び前記アクセスレイテンシを元に、前記リードリクエストの前記登録時刻からのレイテンシを算出する手段と、
    前記登録時刻からのレイテンシが最長のリードリクエストを選択して発行する手段とを含むことを特徴とするリードリクエスト調停制御システム。
  9. 前記アクセスレイテンシを求める手段は、前記リードリクエスト先の各アドレスとこれらアドレスにそれぞれ対応したレイテンシとを予め格納したテーブルを有し、前記リードリクエストの発生に応答して、前記テーブルをそのリクエスト先により参照して前記レイテンシを求めることを特徴とする請求項8記載のリードリクエスト調停制御システム。
  10. 前記リードリクエストに対するリードリプライの到着時刻を元に、前記テーブルの前記レイテンシの更新をなす手段を、更に含むことを特徴とする請求項9記載のリードリクエスト調停制御システム。
  11. 一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御方法であって、
    データ転送経路上に設けられたリードリクエスト間の調停を行う調停手段において、
    前記リードリクエストのリクエスト先を示すアドレスから前記リクエスト先へのアクセスレイテンシを求めるステップと、
    前記リードリクエストの登録時刻からの待ち時間及び前記アクセスレイテンシを元に、前記リードリクエストの前記登録時刻からのレイテンシを算出するステップと、
    前記登録時刻からのレイテンシが最長のリードリクエストを選択して発行するステップとを含むことを特徴とするリードリクエスト調停制御方法。
  12. 前記アクセスレイテンシを求めるステップは、前記リードリクエスト先の各アドレスとこれらアドレスにそれぞれ対応したレイテンシとを予め格納したテーブルを、前記リードリクエストの発生に応答して、そのリクエスト先により参照して前記レイテンシを求めることを特徴とする請求項11記載のリードリクエスト調停制御方法。
  13. 前記リードリクエストに対するリードリプライの到着時刻を元に、前記テーブルの前記レイテンシの更新をなすステップを、更に含むことを特徴とする請求項12記載のリードリクエスト調停制御方法。
  14. 一以上のプロセッサと主記憶装置を有する複数のノードでシステムを構成する分散型共有メモリ並列計算機におけるリードリクエスト調停制御方法をコンピュータに実行させるためのプログラムであって、
    前記リードリクエストのリクエスト先を示すアドレスから前記リクエスト先へのアクセスレイテンシを求める処理と、
    前記リードリクエストの登録時刻からの待ち時間及び前記アクセスレイテンシを元に、前記リードリクエストの前記登録時刻からのレイテンシを算出する処理と、
    前記登録時刻からのレイテンシが最長のリードリクエストを選択して発行する処理とを含むことを特徴とするプログラム。
JP2004048861A 2004-02-25 2004-02-25 リードリクエスト調停制御システム及びその方法 Expired - Lifetime JP4019056B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004048861A JP4019056B2 (ja) 2004-02-25 2004-02-25 リードリクエスト調停制御システム及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004048861A JP4019056B2 (ja) 2004-02-25 2004-02-25 リードリクエスト調停制御システム及びその方法

Publications (2)

Publication Number Publication Date
JP2005242500A JP2005242500A (ja) 2005-09-08
JP4019056B2 true JP4019056B2 (ja) 2007-12-05

Family

ID=35024204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004048861A Expired - Lifetime JP4019056B2 (ja) 2004-02-25 2004-02-25 リードリクエスト調停制御システム及びその方法

Country Status (1)

Country Link
JP (1) JP4019056B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4725130B2 (ja) * 2005-02-22 2011-07-13 日本電気株式会社 分散共有メモリ装置およびメモリアクセス方法
JP5349775B2 (ja) * 2007-09-07 2013-11-20 キヤノン株式会社 メモリコントローラ及びその制御方法
KR101533405B1 (ko) * 2014-02-21 2015-07-03 한국과학기술원 Numa 시스템의 공유 메모리 관리 방법
JP6711281B2 (ja) 2015-01-22 2020-06-17 ソニー株式会社 メモリコントローラ、記憶装置、情報処理システムおよびメモリの制御方法
CN116225346B (zh) * 2023-05-09 2023-07-25 此芯科技(上海)有限公司 一种内存数据访问方法及电子设备

Also Published As

Publication number Publication date
JP2005242500A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
JP4820566B2 (ja) メモリアクセス制御回路
US7380102B2 (en) Communication link control among inter-coupled multiple processing units in a node to respective units in another node for request broadcasting and combined response
JP2000506659A (ja) マルチプロセッサデータ処理システム内でメモリを割り当てる方法
US8102855B2 (en) Data processing system, method and interconnect fabric supporting concurrent operations of varying broadcast scope
JP2002373115A (ja) 共有キャッシュメモリのリプレイスメント制御方法及びその装置
JP3900025B2 (ja) 共有キャッシュメモリのヒット判定制御方法及び共有キャッシュメモリのヒット判定制御方式
WO2024082747A1 (zh) 具有缓存的路由器、路由交换网络系统、芯片及路由方法
JP4019056B2 (ja) リードリクエスト調停制御システム及びその方法
JP2009015509A (ja) キャッシュメモリ装置
JP5158576B2 (ja) 入出力制御システム、入出力制御方法、及び、入出力制御プログラム
US7809004B2 (en) Data processing system and processing unit having an address-based launch governor
TWI475383B (zh) Memory control device
KR20150078951A (ko) 메모리 관리 방법 및 장치
JP2006235761A (ja) 分散共有メモリ装置およびメモリアクセス方法
JP6365718B1 (ja) コンピュータシステム、及びメモリコピー方法
JPH05290000A (ja) 並列計算機及びデータ交換制御装置
JP2830780B2 (ja) マルチプロセッサシステム
JP7493311B2 (ja) バスシステムおよびその制御方法
JP4900381B2 (ja) メモリ制御装置およびメモリ制御装置の制御方法
JP5549179B2 (ja) データアクセス装置、データアクセス制御方式、及び、データアクセス制御プログラム
JP2006260395A (ja) プログラムローディング方法及びその装置
JP2009088622A (ja) バッファメモリを有するパケット転送装置および方法
JP5338452B2 (ja) メモリ管理システム、メモリ管理方法及びプログラム
JP6037029B2 (ja) データ転送装置、情報処理装置及びio制御方法
JP5076574B2 (ja) メモリアクセス装置及び方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070418

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070921

R150 Certificate of patent or registration of utility model

Ref document number: 4019056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350