JP2009063935A - 液晶表示装置及び液晶投影システム - Google Patents

Abstract

【課題】デジタルアナログ変換回路を備える液晶表示装置において、基板サイズの増大を抑え、基板温度の不均一性を抑えるとともに、有効表示領域の周囲の良好な黒表示を実現すること。
【解決手段】液晶表示装置は、液晶を含む画素１０が複数配置された表示領域２７、２８と、入力されたデジタル信号を画素１０を駆動するためのアナログ信号に変換する複数のデジタルアナログ変換回路１６と、を有するアクティブマトリクス基板２２と、開口部を有する遮光板２６と、を備える。表示領域２７、２８は、有効表示領域２７と、有効表示領域１７の周囲に配置された黒表示領域２８と、を有する。前記開口部の外縁は、黒表示領域１８に位置している。複数のデジタルアナログ変換回路１６は、前記開口部の外側に位置する黒表示領域１８の画素１０に重なる位置であって、有効表示領域１７を挟んで対向する位置にそれぞれ配置されている。
【選択図】図１

Description

本発明は、液晶表示装置に関し、特に、液晶素子を駆動するためのデジタルアナログ変換回路が形成されたアクティブマトリクス基板を用いた液晶表示装置に関する。

従来、液晶素子を駆動する駆動電圧（ビデオ信号電圧）をデジタル信号で受信し、アクティブマトリクス基板上に搭載されたデジタルアナログ変換回路によりアナログビデオ信号電圧を発生し、所望の画像を出力する液晶表示装置がある。

特許文献１は、液晶プロジェクタに用いられる反射型液晶表示装置の構成を開示している。

特許文献２は、携帯電話やＰＤＡ（Ｐｅｒｅｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）などの携帯端末に用いられる透過型液晶表示装置の構成を開示している。
特開２００３−１７７３８８号公報 特開２００２−１７４８２３号公報

しかしながら、特許文献１では、ＤＡ信号生成回路が水平シフトレジスタと入出力端子パッド部との間、すなわち、表示部の一つの角部のみに配置されており、表示部に対するＤＡ信号生成回路の配置が非対称となっている。そのため、ＤＡ信号生成回路が発熱すると、表示部における基板の温度分布が不均一となり、出力画像にムラが生じて、出力画像の品質が著しく低下する。

特許文献２では、表示エリア部の対向する２辺にＤＡ変換回路を含むＨドライバが設けられているため、ＤＡＣ変換回路の発熱による基板の温度分布が均一化されている。しかしながら、反射型液晶表示装置においては、表示エリア部の外側に黒表示を行うための領域があり、その領域の両側にＤＡ変換回路を設ける必要がある。そのため、基板サイズが増大し、コストアップにつながるという問題がある。

本発明は、上記の問題点に鑑みてなされたものであり、デジタルアナログ変換回路を備える液晶表示装置において、基板サイズの増大を抑え、基板温度の不均一性を抑えるとともに、有効表示領域の周囲の良好な黒表示を実現することを目的とする。

本発明の第１の側面は、液晶表示装置に係り、液晶を含む画素が複数配置された表示領域と、入力されたデジタル信号を前記画素を駆動するためのアナログ信号に変換する複数のデジタルアナログ変換回路と、を有するアクティブマトリクス基板と、開口部を有する遮光板と、を備え、前記表示領域は、有効表示領域と、前記有効表示領域の周囲に配置された黒表示領域と、を有し、前記開口部の外縁は、前記黒表示領域に位置し、前記複数のデジタルアナログ変換回路は、前記開口部の外縁の外側に位置する前記黒表示領域の画素に重なる位置であって、前記有効表示領域を挟んで対向する位置にそれぞれ配置されていることを特徴とする。

本発明の第２の側面は、液晶投影システムに係り、上記の液晶表示装置と、前記液晶表示装置に光源からの照射光を集光するレンズと、前記液晶表示装置からの出力光をスクリーンに投影するレンズと、を備えることを特徴とする。

本発明によれば、デジタルアナログ変換回路を備える液晶表示装置において、基板サイズの増大を抑え、基板温度の不均一性を抑えるとともに、有効表示領域の周囲の良好な黒表示を実現することができる。

以下、本発明の好適な実施の形態について、添付図面を参照しつつ詳細に述べる。

図１は、画素を構成する基板と同一の基板上に、同一のプロセスで形成されたデジタルアナログ変換回路を備えるアクティブマトリクス基板の画素及び駆動回路を示す回路図である。図１に示す構成では、有効表示領域２７の上下に２個ずつ、合計４個の駆動回路１９が配置されている。そのため、４チャンネル（４ｃｈ）駆動とも呼ばれる。各駆動回路１９の動作は同じであるため、有効表示領域２７の左下の駆動回路１９を例に挙げて説明をする。

１０は、一画素を示している。画素１０は、ＮＭＯＳトランジスタ等のトランジスタ１０ａ、反射電極１０ｂ及び保持容量１０ｃにより構成されている。同一行のトランジスタ１０ａのゲートは、同一のゲート線１１ａに接続されている。同一列のトランジスタ１０ａのソースは、同一の信号線１２−１に接続されている。トランジスタ１０ａのドレインは、反射電極１０ｂと保持容量１０ｃに接続されている。保持容量１０ｃの他端は、全画素に共通の電位を有するＶｃｏｍに接続されている。各画素１０は、行方向及び列方向にマトリクス状に配置され、表示領域を構成している。

反射電極１０ｂと後述する透明電極２４に挟まれた空間には、後述する液晶層１１６が存在し、反射電極１０ｂと透明電極２４との間の電位差によって液晶の偏向特性が変化する。液晶層１１６を構成する材料としては、例えば、誘電率異方性が負の液晶分子で構成された垂直配向型の液晶材料を用いることができる。液晶層１１６は、反射電極１０ｂと透明電極２４との電位差が無いときには、黒表示になる特性を有する。

また、後述する垂直走査制御回路１３から見て、奇数列にある画素１０は、有効表示領域２７の下側に配置された駆動回路１９により駆動される。また、垂直走査制御回路１３から見て、偶数列の画素１０は、有効表示領域２７の上側に配置された駆動回路１９により駆動される。駆動回路１９は、列方向に２分割された構成になっているが、画素への信号書込み時間を確保する為であって、必ずしも２分割で構成される必要はない。駆動回路１９の分割数は、画素への書き込み能力等を考慮して、適宜変更されうる。

１３は、垂直走査制御回路であり、基板外部から垂直走査スタート信号ＶＳＴと垂直走査クロック信号ＶＣＫとが入力される。垂直走査制御回路１３は、ＶＳＴ信号とＶＣＫ信号とに応じて、ゲート線１１ａ〜１１ｄを順次制御する。垂直走査制御回路１３としては、従来のものを適用可能であるため、詳細な説明を省略する。

１４は、デジタルアナログ変換回路１６から出力されるアナログビデオ信号（アナログ信号）を順次サンプリングして、画素１０に接続された信号線１２−１〜１２−４に転送するためのスイッチ回路である。信号線１２−１〜１２−４は、スイッチ回路１４の転送スイッチ１４−１〜１４−４にそれぞれ接続されている。転送スイッチ１４−１〜１４−４の他端は、後述する論理ゲート１５−１〜１５−４に接続されている。転送スイッチ１４−１〜１４−４は、ＣＭＯＳのアナログスイッチ回路（双方向スイッチ回路）で構成される。

１５は、水平走査制御回路であり、複数の論理ゲート１５−１〜１５−４を含む。水平走査制御回路１５は、タイミング信号発生回路２０から出力されたタイミング制御信号Ｔ０〜Ｔ２を所望の値にデコードし、転送スイッチ１４−１〜１４−４のＯＮ／ＯＦＦ（オンオフ）を制御する。

２０は、基板外部から水平走査スタート信号ＨＳＴと水平走査クロック信号ＨＣＫとが入力されるタイミング信号発生回路である。タイミング信号発生回路２０は、ＨＳＴ信号をリセット信号とし、ＨＣＫ信号をクロック信号とした、例えば３ビットの同期リセット付カウンタ回路で構成される。タイミング信号発生回路２０は、ＨＣＫ信号に応じて、タイミング制御信号Ｔ０〜Ｔ２を出力する。なお、３ビットのカウンタ回路を用いたのは、水平ブランキングを考慮したためであり、本発明はこれのみに限定されない。

１８は、基板外部からシリアルデータ形式で入力されるデジタルビデオ信号を受信するシフトレジスタ回路であり、データ転送クロック信号ＤＣＫとデジタルビデオ信号ＤＡ１とが入力される。有効表示領域２７の左上の駆動回路１９のシフトレジスタ回路１８には、デジタルビデオ信号ＤＡ２が入力される。有効表示領域２７の右下の駆動回路１９のシフトレジスタ回路１８には、デジタルビデオ信号ＤＡ３が入力される。有効表示領域２７の右上の駆動回路１９のシフトレジスタ回路１８には、デジタルビデオ信号ＤＡ４が入力される。

１７は、シフトレジスタ回路１８の出力信号を保持するラッチ回路であり、基板外部から入力されるデータラッチ信号ＤＬＴに応じてシフトレジスタ回路１８の出力信号をラッチする。ラッチ回路１７の出力信号は、デジタルアナログ変換回路１６に入力される。

２１は、光が照射される投影表示領域であり、後述する遮光板２６の開口部の外縁によって決定される。後述するように、デジタルアナログ変換回路１６は、投影表示領域２１の外側に配置される。また、スイッチ回路１４及び水平走査制御回路１５は、投影表示領域２１に配置される。

垂直走査制御回路１３及びタイミング信号発生回路２０は、ＣＭＯＳ回路で構成されるため、消費電力が少ない。従って、垂直走査制御回路１３及びタイミング信号発生回路２０の少なくとも一方を投影表示領域２１内に配置してもよい。

このように、有効表示領域２７の上下に各回路がほぼ同一の構成で配置されているため、発熱源がほぼ上下対称となり、基板温度の均一性が向上する。

図２は、図１に示した回路構成を有する反射型液晶表示装置の全体構成の一例を模式的に示す斜視図である。

２２は画素１０及び駆動回路１９が一体に形成されたアクティブマトリクス基板であり、例えば、Ｐ型のシリコン基板（例えば、単結晶シリコン基板）で形成される。画素１０が複数配置された上述の表示領域は、有効表示領域２７と、有効表示領域２７の周囲に配置された黒表示領域２８と、で構成されている。

２４は透明電極であり、液晶を駆動する際の全画素共通の電極となる。

２３ａは液晶を封止するためのシール領域である。アクティブマトリクス基板２２と透明電極２４との間のシール領域２３ａには、シール部材２３ｂが配置されている。シール部材２３ｂは、開口部を有する枠で構成され、その枠がシール領域２３ａに配置されている。これにより、アクティブマトリクス基板２２と透明電極２４とシール部材２３ｂとで囲まれた空間に後述する液晶層１１６が封止される。

２５は放熱板であり、アクティブマトリクス基板２２を固定する部材でもある。

２６は遮光板であり、本実施形態の反射型液晶表示装置を液晶プロジェクタに用いた場合の投影表示領域２１を決定する。遮光板２６の開口部を通過した光は、アクティブマトリクス基板２２上に形成された反射電極１０９に照射されて、出力画像が得られる。言い換えると、アクティブマトリクス基板２２上において、照射光が遮光板２６で遮断された領域には、光が照射されない。スクリーン上に大画面の画像を投影するフロントプロジェクタの場合、集光された光がアクティブマトリクス基板２２のみならず、遮光板２６にも照射され、遮光板２６の温度が高くなる。従って、遮光板２６がアクティブマトリクス基板２２と密着していると、遮光板２６の熱がアクティブマトリクス基板２２に伝達され、液晶の偏向特性に影響を与える。そのため、本実施形態では、遮光板２６がアクティブマトリクス基板２２と接触することなく、放熱板２５に固定されており、遮光板２６からアクティブマトリクス基板２２に伝達される熱が抑えられている。

アクティブマトリクス基板２２に入力される電源電圧や信号のＰＡＤ（パッド）は、四辺のうち一辺側に集められ、ＰＡＤにフレキシブル配線３０が接続されている。そして、フレキシブル配線３０を介して電源電圧や各信号が入力される。アクティブマトリクス基板２２の一辺から電源電圧や各信号を入力するのは、実装性及びコストを考慮したことによる。

３１は液晶パネル制御用及びビデオデータ出力用のＩＣ（集積回路）を搭載した駆動基板（外部駆動回路基板）である。３２は、映像ソース（図示していない）からデータを受信し、クロックなどのタイミングやビデオデータを出力する制御ＩＣである。３３は、制御ＩＣ３２から出力されたデジタルビデオデータを、フレキシブル配線３０を介してアクティブマトリクス基板２２に出力するドライバＩＣである。アクティブマトリクス基板２２へのデジタルビデオデータの伝送は、単相フルスイング信号（ＣＭＯＳレベル）であってもよいし、差動信号（例えばＬＶＤＳ）であってもよい。

このように、同一のアクティブマトリクス基板上に走査回路等の駆動回路と画素電極とが形成された駆動回路一体型の反射型液晶表示装置は、ＬＣＯＳ（Liquid Crystal On Silicon）と呼ばれる。

遮光板２６の加工精度と組み立て精度を考慮して、遮光板２６の開口部の大きさ、すなわち投影表示領域２１は、画素１０が配置された有効表示領域２７よりも大きく、黒表示領域２８の一部を含むように構成されている。

デジタルアナログ変換回路１６は、図２において斜線領域で示す位置に配置される。以下、この斜線領域をデジタルアナログ変換回路配置領域２９という。デジタルアナログ変換回路配置領域２９は、光が照射されない領域、すなわち遮光板２６の開口部の外縁の外側であって、有効表示領域２７を挟んで対向する位置にある。デジタルアナログ変換回路１６をデジタルアナログ変換回路配置領域２９に配置することによって、遮光板２６の開口部を通った光が照射されることにより、デジタルアナログ変換回路１６の温度が上昇することがない。また、後述するように、デジタルアナログ変換回路１６は、黒表示領域２８の画素と置き換えることなく、黒表示領域２８に重ねて配置されるため、良好な黒表示を実現することができる。

また、一般に、シール部材２３ｂには後述する液晶層１１６の厚さ（ギャップ）を制御するアクリル樹脂のビーズが入っている。そして、液晶を封止する際には、アクティブマトリクス基板２２と透明電極２４とに所望の圧力をかけ、シール部材２３ｂを硬化させてギャップを保持する。従って、シール領域２３ａの下にデジタルアナログ変換回路１６があると、圧力を掛けたときに、アナログ回路を構成する素子（トランジスタ、抵抗、容量など）にストレスが加わり、アナログ出力特性に影響を与える可能性がある。そこで、図２に示すように、デジタルアナログ変換回路配置領域２９は、シール領域２３ａの内側（シール部材２３ｂの開口部の外縁の内側）に位置することが望ましい。

次に、図３を参照して、駆動回路１９で黒表示を行う方法について説明する。

図３は、本実施形態に係る反射型液晶表示装置の模式的な断面構造を示す図である。なお、図３に示す各層の間で特記していない位置には、絶縁膜が配置される。また、上下の層を接続するスルーホールやコンタクトホールは、太線で示し、参照番号を付していない。

１０１〜１０９は、一画素の断面構造を示している。１０１はポリシリコン等で形成されたトランジスタ１０ａのゲートであり、１０２はトランジスタ１０ａのソース領域であり、１０３はトランジスタ１０ａのドレイン領域である。１０４はポリシリコン等で形成された保持容量１０ｃの電極であり、１０５は１０４の対向電極となるＮ^＋拡散領域で形成された共通電極（Ｖｃｏｍ電極）である。

１１０は第１メタルで形成されたゲート線であり、１１１は第２メタルで形成されたゲート線であり、１１０と１１１はスルーホールで接続され、１１０と１０１はコンタクトホールで接続されている。

１１２は第１メタルで形成された信号線であり、１１３は第２メタルで形成された信号線であり、１１２と１１３はスルーホールで接続され、１１２と１０２はコンタクトホールで接続されている。

１０６は第１メタルで形成されたドレイン配線であり、１０３及び１０６並びに１０４及び１０６は、それぞれコンタクトホールで接続されている。１０７は第２メタルで形成されたドレイン配線であり、１０７と１０６はスルーホールで接続されている。

１０８は第３メタルで形成された遮光層であり、反射電極１０９と第２メタルで形成されたドレイン配線１０７とを接続するスルーホールを通す開口部が形成されている。

１１６は液晶層であり、１１７は導電性薄膜であり、１１８はガラス基板である。本実施形態では、１１７と１１８を合わせて透明電極と呼んでいる。

１１４は第１メタルで形成されたＶｃｏｍ配線であり、１１５は第２メタルで構成されたＶｃｏｍ配線であり、１１４と１１５はスルーホールで接続されている。また、１１４と１０５はコンタクトホールで接続されている。

１９’は駆動回路１９の一部の構成を示し、第２メタルより下層（すなわち、アクティブマトリクス基板２２側）の層に配置されている。駆動回路１９’の上層には、遮光膜１０８と反射電極１０９が配置され、１０８と１０９はスルーホールで接続されている。駆動回路１９’は、少なくとも駆動回路１９のデジタルアナログ変換回路１６を有し、デジタルアナログ変換回路１６が黒表示領域２８と重なる位置（下方）に配置される。このように、黒表示領域２８の画素を配置した状態で、その領域内にデジタルアナログ変換回路１６を配置することにより、黒表示を行うとともに、基板サイズをコンパクト化することができる。本実施形態では、アクティブマトリクス基板２２を構成するＰ型のシリコン基板と黒表示領域２８の反射電極１０９との間にデジタルアナログ変換回路１６を配置している。言い換えると、デジタルアナログ変換回路１６は、黒表示領域２８の反射電極１０９の下側またはシリコン基板の表面側に配置されている。また、駆動回路１９’は、スイッチ回路１４を更に有し、スイッチ回路１４が有効表示領域２７とデジタルアナログ変換回路１６との間に配置されることが好ましい。これにより、デジタルアナログ変換回路１６から有効表示領域２７への熱の伝達を抑えることができる。また、駆動回路１９’は、水平走査制御回路を更に有し、水平走査制御回路１５がスイッチ回路１４とデジタルアナログ変換回路１６との間に配置されることが更に好ましい。これにより、デジタルアナログ変換回路１６から有効表示領域２７への熱の伝達を更に抑えることができる。なお、スイッチ回路１４及び水平走査制御回路１５は、光の照射による熱の影響を受けにくいため、図３に示すように投影表示領域２１に配置されうる。

図４は、タイミング制御信号Ｔ０，Ｔ１，Ｔ２と転送スイッチ１４−１〜１４−４の制御信号のタイミングチャートを示している。タイミング信号発生回路２０は、上述したように同期リセット付のカウンタ回路で構成されている。ＨＳＴが“Ｈｉ”（論理ハイ）の期間では、時刻ｔ１においてＨＣＫ信号の立ち上がりエッジにより出力がリセットされ、カウンタ動作を開始する。Ｔ０信号はＬＳＢ信号であり、Ｔ２信号はＭＳＢ信号である。水平走査制御回路１５の出力信号（転送スイッチ制御信号）は、下記のとおりである。

Ｔ０＝Ｔ１＝Ｔ２＝“Ｌｏ”（論理ロー）の場合には、転送スイッチ１４−１の制御信号＝“Ｈｉ”となる。

Ｔ０＝“Ｈｉ”及びＴ１＝Ｔ２＝“Ｌｏ”の場合には、転送スイッチ１４−２の制御信号＝“Ｈｉ”となる。

Ｔ１＝“Ｈｉ” 及びＴ０＝Ｔ２＝“Ｌｏ”の場合には、転送スイッチ１４−３の制御信号＝“Ｈｉ”となる。

Ｔ０＝Ｔ１＝“Ｈｉ” 及びＴ２＝“Ｌｏ”の場合には、転送スイッチ１４−４の制御信号＝“Ｈｉ”となる。

上記以外の条件では、水平ブランキング期間となり、転送スイッチ１４−１〜１４−４の制御信号は“Ｌｏ”となる。ＨＳＴが再び“Ｈｉ”（論理ハイ）となる期間では、時刻ｔ２においてＨＣＫ信号の立ち上がりエッジにより出力がリセットされ、次のカウンタ動作が開始する。

図５は、シリアル形式で入力されるデジタルビデオ信号ＤＡ１のタイミングチャートであり、同時にラッチ回路１７の出力信号も示している。図５では、８ビットのデジタルビデオ信号を例に挙げて説明する。ＨＣＫ信号の周期Ｔとデータラッチ信号ＤＬＴの周期Ｔとは等しく、ＨＣＫ信号の１周期Ｔで８ビット分のデータがシフトレジスタ回路１８に転送される。従って、データ転送クロック信号ＤＣＫの周波数は、ＨＣＫ信号の周波数の８倍である。ＤＣＫ信号の立ち上がりエッジによりＤＡ１信号をシフトレジスタ回路１８に取り込み、順次転送していく。ＤＬＴ信号の立下りエッジで、ラッチ回路１７は、シフトレジスタ回路１８に取り込まれたデータをラッチする。

以上のように、本実施形態では、複数のデジタルアナログ変換回路を同一基板上に搭載した小型反射型液晶表示装置において、黒表示領域の下方、且つ、遮光板で照射光が遮断された投影表示領域内にデジタルアナログ変換回路を配置する。これにより、基板温度の不均一による出力画像の低下を防ぐとともに、黒表示領域の画質低下を防ぐことができる。また、有効表示領域とデジタルアナログ変換回路配置領域との間に、スイッチアレイ回路や水平走査制御回路を配置することにより、基板サイズの増大を防ぐとともに、デジタルアナログ変換回路からの発熱の影響を抑えることができる。

更に、デジタルアナログ変換回路配置領域を投影表示領域の外側、且つ、シール領域の内側に配置することにより、アナログ回路を構成する素子に不要なストレスを与えることがない。そのため、デジタルアナログ変換回路の出力特性の劣化を未然に防ぐことができる。

図６は、本発明の好適な実施の形態に係るアクティブマトリクス基板２２を用いた反射型液晶表示装置を使用した液晶投影システムを示す図である。図６に示す液晶投影システムは、液晶投影用光学システムの一例である。１１０１はランプ、１１０２はリフレクター、１１０３はロッドインテグレーター、１１０４はコリメーターレンズ、１１０５は偏光変換系、１１０６はリレーレンズ、１１０７はダイクロイックミラーである。また、１１０８は偏光ビームスプリッター、１１０９はクロスプリズムである。１１１０は本発明の好適な実施の形態に係るアクティブマトリクス基板２２を用いた液晶表示装置としての反射型液晶パネル、１１１１は反射型液晶パネルからの出力光をスクリーンに投影するための投影レンズ、１１１２は全反射ミラーである。

ランプ１１０１から出た光束はリフレクター１１０２で反射し、インテグレーター１１０３の入り口に集光する。このリフレクター１１０２は楕円リフレクターであり、発光部及びインテグレーター入り口にその焦点が存在する。インテグレーター１１０３に入った光束はインテグレーター内部で０〜数回反射を繰り返し、インテグレーター出口で２次光源像を形成する。２次光源形成法としてはフライアイを用いた方法も有るが、ここでは省略する。２次光源からの光束はコリメーターレンズ１１０４を通して、おおむね平行光とされ、偏光変換系の偏光ビームスプリッター１１０５に入射する。Ｐ波は偏光ビームスプリッター１１０５で反射し、λ／２板を通りＳ波となり、全てがＳ波となりリレーレンズ１１０６に入射する。光束はリレーレンズ１１０６により、液晶パネル１１１０に集光される。液晶パネル１１１０に集光される間に、色分解ダイクロイックミラー１１０７、偏光板（不図示）、偏光ビームスプリッター１１０８、クロスプリズム１１０９等で色分解系が構成され、Ｓ波がそれぞれ３枚の液晶パネル１１１０に入射する。液晶パネル１１１０では液晶シャッターが、映像に合わせて画素１０ごとに電圧を制御する。液晶の作用によりＳ波を楕円偏光（もしくは直線偏光）に変調し、偏光ビームスプリッター１１０８でＰ波成分を透過させ、クロスプリズム１１０９で色合成した後投影レンズ１１１１から投影する形態が一般的である。

なお、本実施形態では、ノーマリー黒の特性を有する液晶を用いている。そのため、遮光膜に透明電極と同一の電圧を印加する手段を基板内部に設けることにより、有効表示領域の周辺部に駆動回路があっても黒表示を行うことができる。

また、ノーマリー白の特性を有する液晶を用いる場合には、例えばフィールド反転駆動するときに、フィールド毎に遮光膜の電位を制御する制御回路が必要になる。この場合、遮光膜の電位を制御する制御回路は電力を消費するため、アクティブマトリクス基板上の配置場所を十分に考慮して、基板温度が不均一にならないようにする必要がある。

また、アクティブマトリクス基板として、Ｐ型シリコン基板を用いて説明したが、本発明はこれに限定されず、Ｎ型シリコン基板を用いてもよい。同様に、画素を構成するトランジスタとして、ＮＭＯＳトランジスタを用いて説明したが、本発明はこれに限定されず、ＰＭＯＳトランジスタを用いてもよい。

また、単結晶シリコン基板を用いた反射型液晶表示装置を用いて説明を行ったが、本発明はそれに限定されない。例えば、ガラスや石英基板などの絶縁基板に、多結晶シリコンで形成されたトランジスタや画素電極を含む表示領域と、表示領域の周辺に多結晶シリコンで形成された駆動回路を有するアクティブマトリクス基板を用いた透過型液晶表示装置に適用してもよい。ただし、上述したように、黒表示領域の液晶の偏向状態が表示される画像に対する影響が大きい反射型液晶表示装置に対し、本発明を適用することによって、より効果が顕著になる。

また、液晶材料として垂直配向型の液晶材料を用いて説明しているが、本発明はそれに限定されるものではなく、他の公知の液晶材料を用いてもよい。

本発明の好適な実施の形態に係るアクティブマトリクス基板の画素及び駆動回路を示す回路図である。 図１に示した回路構成を有する反射型液晶表示装置の全体構成の一例を模式的に示す斜視図である。 本発明の好適な実施の形態に係る反射型液晶表示装置の模式的な断面構造を示す図である。 タイミング制御信号と転送スイッチ制御信号のタイミングチャートを示す図である。 シリアル形式で入力されるデジタルビデオ信号のタイミングチャートを示す図である。 本発明の好適な実施の形態に係るアクティブマトリックス基板を用いた反射型液晶表示装置を使用した液晶投影システムを示す図である。

符号の説明

１０ 画素
１６ ＤＡＣ回路
２２ アクティブマトリクス基板
２６ 遮光板
２７ 有効表示領域
２８ 黒表示領域

Claims (5)

1. 液晶を含む画素が複数配置された表示領域と、入力されたデジタル信号を前記画素を駆動するためのアナログ信号に変換する複数のデジタルアナログ変換回路と、を有するアクティブマトリクス基板と、
   開口部を有する遮光板と、
   を備え、
   前記表示領域は、有効表示領域と、前記有効表示領域の周囲に配置された黒表示領域と、を有し、
   前記開口部の外縁は、前記黒表示領域に位置し、
   前記複数のデジタルアナログ変換回路は、前記開口部の外縁の外側に位置する前記黒表示領域の画素に重なる位置であって、前記有効表示領域を挟んで対向する位置にそれぞれ配置されていることを特徴とする液晶表示装置。
2. 前記アナログ信号を順次サンプリングして前記画素に接続された信号線に転送するための複数の転送スイッチを含むスイッチ回路を備え、
   前記スイッチ回路は、前記開口部の外縁の内側に配置された前記黒表示領域の画素に重なる位置において、前記有効表示領域と前記デジタルアナログ変換回路との間に配置されていることを特徴とする請求項１に記載の液晶表示装置。
3. 入力されたタイミング信号をデコードして前記複数の転送スイッチの各々を制御する走査制御回路を備え、
   前記走査制御回路は、前記開口部の外縁の内側に配置された前記黒表示領域の画素に重なる位置において、前記スイッチ回路と前記デジタルアナログ変換回路との間に配置されていることを特徴とする請求項２に記載の液晶表示装置。
4. 前記アクティブマトリクス基板に対向して配置された透明電極と、
   開口部を有し、前記開口部に前記液晶を封止するように前記アクティブマトリクス基板と前記透明電極との間に配置されたシール部材と、
   を備え、
   前記複数のデジタルアナログ変換回路は、前記シール部材の開口部の外縁の内側にそれぞれ配置されていることを特徴とする請求項１乃至請求項３の何れか１項に記載の液晶表示装置。
5. 請求項１乃至請求項４の何れか１項に記載の液晶表示装置と、
   前記液晶表示装置に光源からの照射光を集光するレンズと、
   前記液晶表示装置からの出力光をスクリーンに投影するレンズと、
   を備えることを特徴とする液晶投影システム。

Images