JP2009060709A - Gate drive circuit - Google Patents

Gate drive circuit Download PDF

Info

Publication number
JP2009060709A
JP2009060709A JP2007225486A JP2007225486A JP2009060709A JP 2009060709 A JP2009060709 A JP 2009060709A JP 2007225486 A JP2007225486 A JP 2007225486A JP 2007225486 A JP2007225486 A JP 2007225486A JP 2009060709 A JP2009060709 A JP 2009060709A
Authority
JP
Japan
Prior art keywords
voltage
zener diode
gate
circuit
zener
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007225486A
Other languages
Japanese (ja)
Inventor
Akitake Takizawa
聡毅 滝沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2007225486A priority Critical patent/JP2009060709A/en
Publication of JP2009060709A publication Critical patent/JP2009060709A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce wasteful turn-off loss in steady state and suppress increase in the size of equipment. <P>SOLUTION: When in a gate drive circuit for a voltage-driven element, such as IGBT, a Zener diode 14 is connected between the collector and the gate of an element 4 in an attempt to reduce surge voltage when the element 4 is turned off, operation can be performed even in steady state depending on the Zener voltage characteristics. Therefore, when the direct-current voltage (measured value) of a main circuit and a turn-off current (measured value) are equal to or lower than a certain set value, a switch 20 comprised of FET or the like is turned off to prevent the Zener diode 14 from operating. Wasteful turn-off loss is thereby prevented. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、IGBT(絶縁ゲート型バイポーラトランジスタ)などの電圧駆動形電力用半導体素子のゲート駆動回路に関する。     The present invention relates to a gate drive circuit for a voltage-driven power semiconductor element such as an IGBT (insulated gate bipolar transistor).

図2にIGBTを用いた一般的なインバータ主回路図を示す。
1が直流電源回路(交流入力インバータの場合は、整流器+電解コンデンサとなり、電圧値をEdとする)、2が直流を交流に変換するIGBT4およびダイオード5の6組よりなるインバータなどの電力変換回路、3A,3BがIGBTのゲート駆動回路(各素子対応に設けられる)、6がゲート駆動信号GDを生成する制御回路、7がモータなどの負荷である。また、Lsは直流電源回路1とインバータ回路2との間の配線インダクタンスを示す。
FIG. 2 shows a general inverter main circuit diagram using an IGBT.
1 is a DC power supply circuit (in the case of an AC input inverter, it becomes a rectifier + electrolytic capacitor, and the voltage value is Ed). , 3A and 3B are IGBT gate drive circuits (provided for each element), 6 is a control circuit for generating a gate drive signal GD, and 7 is a load such as a motor. Ls represents the wiring inductance between the DC power supply circuit 1 and the inverter circuit 2.

図3に、ゲート駆動回路の詳細回路例を示す。
符号8が本回路駆動用の正側電源、9が負側電源、10がフォトカプラなどの信号用絶縁器で、制御回路からのゲート駆動信号GDを受けて、トランジスタ11,12に信号Sを与える。トランジスタ11,12は信号Sを受けてオンし、トランジスタ11がオンのときは IGBT4のゲートに対して電流を供給し、トランジスタ12がオンのときはIGBT4のゲート充電電荷を放電する。13は電流制限用の抵抗である。
FIG. 3 shows a detailed circuit example of the gate drive circuit.
Reference numeral 8 is a positive power source for driving the circuit, 9 is a negative power source, 10 is a signal insulator such as a photocoupler, and receives a gate drive signal GD from the control circuit and outputs a signal S to the transistors 11 and 12. give. The transistors 11 and 12 are turned on in response to the signal S. When the transistor 11 is on, a current is supplied to the gate of the IGBT 4, and when the transistor 12 is on, the gate charge of the IGBT 4 is discharged. Reference numeral 13 denotes a current limiting resistor.

ツェナーダイオード14は、 IGBTターンオフ時において、IGBT4のコレクタ・ゲート間の電圧がツェナーダイオード14のツェナー電圧(Vz)以上になった場合に、ブレイクダウンし、ツェナー電流がIGBT4のコレクタからゲートに向けて流れ込む。その結果、IGBT4はターンオン的な動作となり、ターンオフ時のdi/dtは低減し、IGBTのコレクタ・エミッタ間のサージ電圧はツェナー電圧(Vz)にクランプされる。また、ダイオード15は逆電流をブロックする。この回路は、ターンオフサージ電圧が高い場合に、IGBTの素子耐圧以下に抑える機能を有している。   The zener diode 14 breaks down when the IGBT collector-gate voltage exceeds the zener voltage (Vz) of the zener diode 14 when the IGBT is turned off, and the zener current is directed from the collector of the IGBT 4 to the gate. Flows in. As a result, the IGBT 4 is turned on, di / dt at turn-off is reduced, and the surge voltage between the collector and the emitter of the IGBT is clamped to the Zener voltage (Vz). The diode 15 blocks reverse current. This circuit has a function of suppressing the device breakdown voltage below the IGBT when the turn-off surge voltage is high.

図4に、ツェナーダイオード14、ダイオード15を接続しない場合の、IGBTのターンオフ波形例(icとVCE)を示す。(a)は小電流時、(b)は大電流時である。その際のサージ電圧VCE(peak)は概ね、次の(1)式のように求められる。一般に、Vce(peak)はEdが高いほど、またicが大きいほど高くなる。
Vce(peak)=Ed+ΔV= Ed+2・Ls・di/dt (1)
FIG. 4 shows an example of an IGBT turn-off waveform (ic and V CE ) when the Zener diode 14 and the diode 15 are not connected. (A) is when the current is small, and (b) is when the current is large. The surge voltage V CE (peak) at that time is generally obtained as in the following equation (1). In general, Vce (peak) increases as Ed increases and ic increases.
Vce (peak) = Ed + ΔV = Ed + 2 ・ Ls ・ di / dt (1)

図5に、ツェナーダイオード14、ダイオード15を接続した場合の、IGBTのターンオフ波形例(icとVCE)を示す。(a)は小電流時、(b)は大電流時である。小電流時はVz >Ed+ΔVであるため、図4と同様の波形となるが、大電流時は、Vce(peak)がVzにクランプ(Vce(peak)= Vz)される。そのため、図4と比較して、
tf1<tf2 (2)
ΔV1>ΔV2 (3)
となる。また、ターンオフ損失についても、図5の方がtfが長くなる分、大きくなる。
FIG. 5 shows an example of an IGBT turn-off waveform (ic and V CE ) when the Zener diode 14 and the diode 15 are connected. (A) is for a small current, and (b) is for a large current. Since Vz> Ed + ΔV when the current is small, the waveform is the same as in FIG. 4, but Vce (peak) is clamped to Vz (Vce (peak) = Vz) when the current is large. Therefore, compared with FIG.
tf1 <tf2 (2)
ΔV1> ΔV2 (3)
It becomes. Further, the turn-off loss also increases as tf becomes longer in FIG.

なお、IGBTのコレクタ・ゲート間の電圧がツェナーダイオードを接続し、IGBTのターンオフ時のサージ電圧を低減する技術は、例えば特許文献1,特許文献2に記載されている。
特許第3598933号明細書 特開2001−231247号公報
For example, Patent Literature 1 and Patent Literature 2 describe a technique in which a voltage between the collector and gate of an IGBT connects a zener diode to reduce a surge voltage when the IGBT is turned off.
Japanese Patent No. 3598933 JP 2001-231247 A

ゲート駆動回路の設計時において、ツェナーダイオード14を選定する場合、そのツェナー電圧値(Vz)は、適用するツェナーダイオードの特性ばらつきや温度特性を考慮して選定する必要がある。通常、そのばらつきは、ツェナー電圧Vz のtyp値(代表値)に対して±10%程度である。例えば、IGBTの耐圧を1200Vとすると、動作遅れなどを考慮すれば、Vz (max)=1100 V 程度にする必要がある。 When the Zener diode 14 is selected at the time of designing the gate drive circuit, the Zener voltage value (Vz) needs to be selected in consideration of the characteristic variation and temperature characteristics of the Zener diode to be applied. Usually, the variation is about ± 10% with respect to the typical value (representative value) of the Zener voltage Vz. For example, if the breakdown voltage of the IGBT is 1200 V, it is necessary to set Vz (max) = 1100 V in consideration of the operation delay.

このことから、Vz (typ)=1000 Vのものを選定する必要があり、さらにそのばらつきを考慮すれば、 Vz (min)=900 Vとなる。
一般に定常的な直流電圧Edは700 V ~800 Vに設定され、かつ定常的な電流遮断時の際の、図4におけるΔV1は 200 V ~300 Vとなるため、Vz の特性が低めのものが接続されると、定常状態でもツェナー動作が行なわれることになる。
For this reason, it is necessary to select Vz (typ) = 1000 V, and Vz (min) = 900 V if the variation is taken into consideration.
Generally, the steady DC voltage Ed is set to 700 V to 800 V, and ΔV1 in Fig. 4 is 200 V to 300 V when the steady current is interrupted. When connected, a Zener operation is performed even in a steady state.

図6にコレクタ電流icを縦軸、直流電圧Edを横軸とするツェナーダイオード動作領域図を示す。定常的な動作では、図6(a)のictypとEdtypに囲まれる領域内で動作するが、実際の装置では過渡状態や異常状態を想定する必要があるため、ictypとEdtypに囲まれる領域内まで考慮する必要がある。また、ツェナー動作が行なわれる領域は、各Vz の特性に対して右上の領域となる。すなわち、icとEdの動作領域である点線の四角と、Vz線の斜線の領域が重なったところが、実際にツェナー動作する領域となる。 FIG. 6 shows a Zener diode operation region diagram with the collector current ic as the vertical axis and the DC voltage Ed as the horizontal axis. In steady operation, it operates in the region surrounded by ic typ and Ed typ in Fig. 6 (a). However, in actual equipment, it is necessary to assume a transient state or an abnormal state, so ic typ and Ed typ are assumed. It is necessary to consider even within the enclosed area. The region where the Zener operation is performed is the upper right region with respect to the characteristics of each Vz. That is, the area where the dotted square, which is the operation area of ic and Ed, overlaps the hatched area of the Vz line is the area where the Zener operation is actually performed.

図6(a)の例では、適用されるツェナーダイオードのVzが typ値より高ければ、定常状態時においてツェナー動作は行なわれないが、Vzがmin値のものであれば、ic,Edともに定常状態の動作値においても ツェナー動作が行なわれ(領域R参照)、その結果、図5に示すようなVz (min)でクランプされた波形となる。
以上のように、ツェナーダイオードの特性ばらつきによって、ツェナー電圧Vzが低いものが接続されると、一般的に適用される電流・電圧領域においてもツェナー動作が行なわれ 、その結果、ターンオフ損失の増加現象が発生する。そのため、システム設計ではこの増加分を考慮する必要があり、発生損失の熱処理のため装置が大型化するなどの問題が発生する。
In the example of FIG. 6A, if the applied Zener diode Vz is higher than the typ value, the Zener operation is not performed in the steady state. However, if Vz is the min value, both ic and Ed are stationary. A Zener operation is also performed at the operating value of the state (see region R), resulting in a waveform clamped at Vz (min) as shown in FIG.
As described above, if a Zener diode with a low Zener voltage Vz is connected due to variations in the characteristics of the Zener diode, Zener operation is also performed in the current / voltage range that is generally applied, resulting in an increase in turn-off loss. Will occur. Therefore, it is necessary to consider this increase in the system design, and problems such as an increase in the size of the apparatus due to heat treatment of the generated loss occur.

したがって、この発明の課題は、定常状態でのターンオフ損失を低減し、装置の大型化を抑制することにある。   Accordingly, an object of the present invention is to reduce the turn-off loss in a steady state and to suppress the enlargement of the apparatus.

このような課題を解決するため、請求項1の発明では、電力変換器に用いられる電圧駆動形電力用半導体素子のゲート駆動回路であって、ターンオフ時のサージ電圧の低減を目的に、前記半導体素子のゲートとコレクタ間に、ゲート側をアノードとするツェナーダイオードを接続したものにおいて、
前記ツェナーダイオードと直列にスイッチ素子を接続し、前記電力変換器の主回路部の直流電圧が或る設定値以下であるか、または半導体素子の遮断電流が或る設定値以下であることの双方が成立したときのみ、前記スイッチ素子をオフすることを特徴とする。
In order to solve such a problem, the invention of claim 1 is a gate drive circuit for a voltage-driven power semiconductor device used in a power converter, wherein the semiconductor is used for the purpose of reducing a surge voltage at turn-off. In what connected the Zener diode which made the gate side an anode between the gate and collector of an element,
Both a switch element is connected in series with the Zener diode, and the DC voltage of the main circuit part of the power converter is less than a certain set value, or the cutoff current of the semiconductor element is less than a certain set value The switch element is turned off only when is established.

また、請求項2の発明では、電力変換器に用いられる電圧駆動形電力用半導体素子のゲート駆動回路であって、ターンオフ時のサージ電圧の低減を目的に、前記半導体素子のゲートとコレクタ間に、ゲート側をアノードとするツェナーダイオードを接続したものにおいて、
前記ツェナーダイオードと直列にスイッチ素子を接続し、前記電力変換器の主回路部の直流電圧が或る設定値以下であるか、または半導体素子の遮断電流が或る設定値以下であることの少なくとも一方が成立したときに、前記スイッチ素子をオフすることを特徴とする。
According to a second aspect of the present invention, there is provided a gate drive circuit for a voltage-driven power semiconductor element used in a power converter, wherein the gate drive circuit is connected between the gate and collector of the semiconductor element for the purpose of reducing a surge voltage at turn-off. In a connected zener diode with the gate side as the anode,
A switching element is connected in series with the Zener diode, and the DC voltage of the main circuit portion of the power converter is less than a certain set value, or at least the cutoff current of the semiconductor element is less than a certain set value The switch element is turned off when one of them is established.

この発明によれば、接続されるツェナーダイオードのツェナー電圧が低めの特性であっても、ツェナー動作が起こり難くなるので、不必要なターンオフ損失を抑制でき、小型低損失のシステムを構築することが可能となる。   According to the present invention, even if the Zener voltage of the connected Zener diode is low, the Zener operation is difficult to occur, so that unnecessary turn-off loss can be suppressed and a small and low loss system can be constructed. It becomes possible.

図1Aはこの発明の実施の形態を示す回路図である。これは、図3に示す従来例に対し、コンパレータ回路16A,16B、論理積回路19およびFET(電界効果トランジスタ)などのスイッチ回路20を付加したもので、図3と同じものには同じ符号を付して説明は省略する。また、直流電圧EdおよびIGBT 4のコレクタ電流(または、コレクタ電流相当の負荷電流)icは、ここでは実測値(検出値)を示すものとし、17,18はそれぞれの設定値とする。   FIG. 1A is a circuit diagram showing an embodiment of the present invention. This is a circuit in which comparator circuits 16A and 16B, an AND circuit 19 and a switch circuit 20 such as an FET (field effect transistor) are added to the conventional example shown in FIG. A description thereof will be omitted. In addition, the DC voltage Ed and the collector current (or load current corresponding to the collector current) ic of the IGBT 4 are here measured values (detected values), and 17 and 18 are set values, respectively.

コンパレータ回路16Aでは、直流電圧の実測値Edを設定値17と比較し、設定値が高い場合にH(ハイ)レベルの信号を出力する。同様に、コンパレータ回路16 B では、電流実測値ic を設定値18と比較し、設定値が高い場合にH(ハイ)レベルの信号を出力する。したがって、回路16A,16Bの出力がともにH(ハイ)になったときのみ、論理積回路19の出力がL(ロー) レベルとなり、スイッチ回路20がオフする。つまり、実測値Edと実測値icがともに設定値以下の場合にのみ、ツェナーダイオード14を動作させずに、それ以外では動作させる構成としている。   The comparator circuit 16A compares the measured value Ed of the DC voltage with the set value 17 and outputs an H (high) level signal when the set value is high. Similarly, the comparator circuit 16 B compares the actually measured current value ic with the set value 18, and outputs an H (high) level signal when the set value is high. Therefore, only when the outputs of the circuits 16A and 16B both become H (high), the output of the AND circuit 19 becomes L (low) level and the switch circuit 20 is turned off. That is, the Zener diode 14 is not operated only when the actual measurement value Ed and the actual measurement value ic are both equal to or less than the set value, and the other operation is performed.

図1Bに図1Aの変形例を示す。図1Bでは、図1Aの回路19の出力にフォトカプラ等の絶縁器21とプルアップ抵抗22を接続し、弱電系の回路16A,16B,17,18,19を主回路部から絶縁する点が異なるだけで、基本的な回路動作,機能は全く同様である。
図1A,1Bのようにすると、ic,EdおよびVzとの関係を示す動作領域図は、図6(b)のようになる。
FIG. 1B shows a modification of FIG. 1A. In FIG. 1B, an insulator 21 such as a photocoupler and a pull-up resistor 22 are connected to the output of the circuit 19 in FIG. 1A to insulate the weak circuit 16A, 16B, 17, 18, 19 from the main circuit section. The basic circuit operation and functions are exactly the same except for the differences.
As shown in FIGS. 1A and 1B, the operation area diagram showing the relationship between ic, Ed, and Vz is as shown in FIG. 6B.

すなわち、図6(b)では実測値ic,Edが設定値icref,Edref 以下の場合は、ツェナー電圧の特性ばらつきに関わらず、ツェナー動作が行なわれない動作領域となる(斜線部参照)。ただし、回路設計上、icとEdがicref,Edref の条件でターンオフ動作した場合に、そのVce(peak)=は、次式の関係を満足する必要がある。
Vce(peak)<Vz (max) (4)
That is, in FIG. 6B, when the actual measurement values ic and Ed are equal to or less than the set values ic ref and Ed ref , an operation region in which the Zener operation is not performed is obtained regardless of the variation in the Zener voltage characteristics (see the shaded area). . However, in circuit design, when ic and Ed are turned off under the conditions of ic ref and Ed ref , Vce (peak) = needs to satisfy the relationship of the following equation.
Vce (peak) <Vz (max) (4)

上記では、ic,Edが両方とも或る設定値以下の場合にのみ、ツェナー動作をさせないようにしたが、少なくとも一方が或る設定値以下になった場合には、ツェナー動作をさせないようにしても良い。     In the above, the Zener operation is not performed only when both ic and Ed are below a certain set value. However, when at least one of them is less than a certain set value, the Zener operation is not performed. Also good.

この発明の実施の形態を示す構成図Configuration diagram showing an embodiment of the present invention 図1の変形例を示す構成概要図Configuration outline diagram showing a modification of FIG. 一般的なインバータ主回路図General inverter main circuit diagram 図2の一般的なゲート駆動回路例図FIG. 2 is a general gate drive circuit example diagram. 図3でツェナーダイオードなしの場合の動作説明図Operational explanation diagram without zener diode in FIG. 図3のようにツェナーダイオードありの場合の動作説明図Operation explanatory diagram with zener diode as shown in FIG. ツェナーダイオードの特性ばらつきと動作領域説明図Zener diode characteristic variation and operating area explanatory diagram

符号の説明Explanation of symbols

1…直流電源回路、2…インバータ、3A,3B…ゲート駆動回路、4…IGBT、5,15…ダイオード、6…制御回路、7…負荷(モータ)、8,9…電源、10,21…絶縁器(フォトカプラ)、11,12…トランジスタバッファ回路、13…抵抗、14…ツェナーダイオード、16A,16B…コンパレータ回路、17,18…設定値、19…論理積回路、20…スイッチ回路(FET)、22…プルアップ抵抗。   DESCRIPTION OF SYMBOLS 1 ... DC power supply circuit, 2 ... Inverter, 3A, 3B ... Gate drive circuit, 4 ... IGBT, 5, 15 ... Diode, 6 ... Control circuit, 7 ... Load (motor), 8, 9 ... Power supply, 10, 21 ... Insulator (photocoupler), 11, 12 ... transistor buffer circuit, 13 ... resistor, 14 ... zener diode, 16A, 16B ... comparator circuit, 17,18 ... set value, 19 ... AND circuit, 20 ... switch circuit (FET) 22) Pull-up resistor.

Claims (2)

電力変換器に用いられる電圧駆動形電力用半導体素子のゲート駆動回路であって、ターンオフ時のサージ電圧の低減を目的に、前記半導体素子のゲートとコレクタ間に、ゲート側をアノードとするツェナーダイオードを接続したものにおいて、
前記ツェナーダイオードと直列にスイッチ素子を接続し、前記電力変換器の主回路部の直流電圧が或る設定値以下であるか、または半導体素子の遮断電流が或る設定値以下であることの双方が成立したときのみ、前記スイッチ素子をオフすることを特徴とするゲート駆動回路。
A gate drive circuit for a voltage-driven power semiconductor element used in a power converter, wherein the Zener diode has an anode on the gate side between the gate and collector of the semiconductor element for the purpose of reducing a surge voltage at turn-off. In what is connected,
Both a switch element is connected in series with the Zener diode, and the DC voltage of the main circuit part of the power converter is less than a certain set value, or the cutoff current of the semiconductor element is less than a certain set value The gate drive circuit is characterized in that the switch element is turned off only when is established.
電力変換器に用いられる電圧駆動形電力用半導体素子のゲート駆動回路であって、ターンオフ時のサージ電圧の低減を目的に、前記半導体素子のゲートとコレクタ間に、ゲート側をアノードとするツェナーダイオードを接続したものにおいて、
前記ツェナーダイオードと直列にスイッチ素子を接続し、前記電力変換器の主回路部の直流電圧が或る設定値以下であるか、または半導体素子の遮断電流が或る設定値以下であることの少なくとも一方が成立したときに、前記スイッチ素子をオフすることを特徴とするゲート駆動回路。


A gate drive circuit for a voltage-driven power semiconductor element used in a power converter, wherein the Zener diode has a gate side anode between the gate and collector of the semiconductor element for the purpose of reducing a surge voltage at turn-off. In what is connected,
A switching element is connected in series with the Zener diode, and the DC voltage of the main circuit portion of the power converter is less than a certain set value, or at least the cutoff current of the semiconductor element is less than a certain set value A gate drive circuit characterized in that the switch element is turned off when one of them is established.


JP2007225486A 2007-08-31 2007-08-31 Gate drive circuit Pending JP2009060709A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007225486A JP2009060709A (en) 2007-08-31 2007-08-31 Gate drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007225486A JP2009060709A (en) 2007-08-31 2007-08-31 Gate drive circuit

Publications (1)

Publication Number Publication Date
JP2009060709A true JP2009060709A (en) 2009-03-19

Family

ID=40555926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007225486A Pending JP2009060709A (en) 2007-08-31 2007-08-31 Gate drive circuit

Country Status (1)

Country Link
JP (1) JP2009060709A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496801B2 (en) 2012-03-30 2016-11-15 Fuji Electric Co., Ltd. Power conversion device including bidirectional switch having reverse-blocking insulated gate bipolar transistors
JP2017034838A (en) * 2015-07-31 2017-02-09 日産自動車株式会社 Semiconductor protection device and semiconductor protection method
WO2020043353A1 (en) * 2018-08-29 2020-03-05 Robert Bosch Gmbh Power converter with clamping diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496801B2 (en) 2012-03-30 2016-11-15 Fuji Electric Co., Ltd. Power conversion device including bidirectional switch having reverse-blocking insulated gate bipolar transistors
JP2017034838A (en) * 2015-07-31 2017-02-09 日産自動車株式会社 Semiconductor protection device and semiconductor protection method
WO2020043353A1 (en) * 2018-08-29 2020-03-05 Robert Bosch Gmbh Power converter with clamping diode

Similar Documents

Publication Publication Date Title
US20060044025A1 (en) Power transistor control device
JP5736243B2 (en) Power circuit
JP2012090435A (en) Drive circuit and semiconductor device equipped with the same
CN110401335B (en) Drive circuit, power module, and power conversion system
JP2009011013A (en) Power conversion equipment
US11545972B2 (en) Overcurrent protection circuit for switching element turned on and off based on control voltage
JP2011024382A (en) Gate drive circuit
JP2010130557A (en) Gate driving device
JP2008086068A (en) Gate drive circuit of voltage-driven element
JP2018011467A (en) Gate drive circuit for semiconductor switching element
JP5646070B2 (en) Gate driving circuit for power semiconductor device and method for driving power semiconductor device
JP5298557B2 (en) Voltage-driven semiconductor device gate drive device
JP6122542B1 (en) Active clamp circuit
JP2005065029A (en) Semiconductor device
JP2009060709A (en) Gate drive circuit
JP2006324794A (en) Driver for voltage-driven semiconductor element
JP2017163681A (en) Drive circuit for voltage-driven semiconductor switch element
US11050358B2 (en) Power module with built-in drive circuit
JP2007104739A (en) Drive circuit of power semiconductor module
JP6298735B2 (en) Semiconductor drive device and power conversion device using the same
CN113169659B (en) Driving circuit for power semiconductor element and power semiconductor module using same
JPH10209832A (en) Semiconductor switch circuit
JP2002153043A (en) Gate-driving device for voltage-driving semiconductor element
JP2006129643A (en) Switching control unit and semiconductor integrated circuit device
WO2023062745A1 (en) Driving circuit for power semiconductor device, power semiconductor module, and power converter