JP2017034838A

JP2017034838A - Semiconductor protection device and semiconductor protection method

Info

Publication number: JP2017034838A
Application number: JP2015152268A
Authority: JP
Inventors: 真司川口; Shinji Kawaguchi
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 2015-07-31
Filing date: 2015-07-31
Publication date: 2017-02-09
Anticipated expiration: 2035-07-31
Also published as: JP6536807B2

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor protection circuit preventing an element from being short-circuited and broken, in a semiconductor element of a power conversion device.SOLUTION: A semiconductor protection device includes: a voltage clamp element 10 connected between a control terminal α and an input terminal β to which a main current of a semiconductor element 4 is input, and retaining a voltage between the input terminal β and the control terminal α at a predetermined voltage; an interruption section 40 connected to the voltage clamp element 10 in series and interrupting a connection between the input terminal β and the control terminal α by an input of an interruption signal; and a detection section 30 outputting an interruption signal when it is detected that a voltage between the input terminal β and the control terminal α becomes the same as the predetermined voltage.SELECTED DRAWING: Figure 1

Description

本発明は、電力変換を行う半導体素子を保護する半導体保護装置と半導体保護方法とに関するものである。 The present invention relates to a semiconductor protection device and a semiconductor protection method for protecting a semiconductor element that performs power conversion.

半導体素子をスイッチングする電力変換装置は、リアクトルで発生するサージ電圧による素子破壊を防ぐ方法を用いている。その方法は、半導体素子の入力端子と制御端子との間に電圧クランプ素子を挿入することで、損失を軽減しつつサージ電圧を抑制するものである（特許文献１）。 2. Description of the Related Art A power conversion device that switches semiconductor elements uses a method that prevents element destruction due to a surge voltage generated in a reactor. In this method, a surge voltage is suppressed while a loss is reduced by inserting a voltage clamp element between an input terminal and a control terminal of a semiconductor element (Patent Document 1).

特開平２００５−３２８６６８号公報Japanese Patent Laid-Open No. 2005-328668

しかし、特許文献１の方法では、半導体素子の入力端子に、何らかのシステム欠陥によってクランプ電圧以上の電圧が継続的に印加される場合に対処できない。その場合、意図せぬ半導体素子の導通状態が保持され、素子短絡を誘発する虞がある。 However, the method of Patent Document 1 cannot cope with a case where a voltage higher than the clamp voltage is continuously applied to the input terminal of the semiconductor element due to some system defect. In that case, an unintended conduction state of the semiconductor element is maintained, and there is a risk of inducing an element short circuit.

本発明は、上記課題に鑑みて成されたものであり、その目的は、電圧クランプ素子のクランプ電圧以上の電圧が継続的に半導体素子の入力端子に印加された場合に、半導体素子に素子短絡を生じさせない半導体保護装置と半導体保護方法とを提供することである。 The present invention has been made in view of the above problems, and its purpose is to short-circuit a semiconductor element when a voltage equal to or higher than the clamp voltage of the voltage clamp element is continuously applied to the input terminal of the semiconductor element. It is an object to provide a semiconductor protection device and a semiconductor protection method that do not cause the problem.

本発明の一態様に係わる半導体保護装置は、電源から供給される主電流の入出力に関わる端子と制御端子とを備えた半導体素子を保護する半導体保護装置である。半導体素子の入力端子と制御端子との間に電圧クランプ素子が接続され、電圧クランプ素子は、入力端子と制御端子との間を所定の電圧に留める。電圧クランプ素子と直列に遮断部が接続され、遮断部は、入力端子と制御端子との間の接続を、遮断信号の入力で遮断する。検出部は、入力端子と制御端子との間の電圧が、所定の電圧と同じ電圧になった場合に遮断信号を出力する。 A semiconductor protection device according to one embodiment of the present invention is a semiconductor protection device that protects a semiconductor element that includes a terminal related to input / output of a main current supplied from a power supply and a control terminal. A voltage clamp element is connected between the input terminal and the control terminal of the semiconductor element, and the voltage clamp element keeps a predetermined voltage between the input terminal and the control terminal. A cutoff part is connected in series with the voltage clamp element, and the cutoff part cuts off the connection between the input terminal and the control terminal by the input of a cutoff signal. The detection unit outputs a cutoff signal when the voltage between the input terminal and the control terminal becomes the same voltage as the predetermined voltage.

本発明によれば、半導体素子の入力端子と制御端子との間の電圧が、電圧クランプ素子が留める所定の電圧と同じ電圧になった場合に電圧クランプ素子と半導体素子との間の接続を遮断するので、半導体素子に素子短絡を生じさせない。 According to the present invention, when the voltage between the input terminal of the semiconductor element and the control terminal becomes the same voltage as the predetermined voltage that the voltage clamp element holds, the connection between the voltage clamp element and the semiconductor element is cut off. Therefore, an element short circuit is not caused in the semiconductor element.

第１実施形態に係わる半導体保護装置１を用いた電力変換装置１００の機能構成例を示す図である。It is a figure which shows the function structural example of the power converter device 100 using the semiconductor protection apparatus 1 concerning 1st Embodiment. 比較例の電力変換装置９００の機能構成例を示す図である。It is a figure which shows the function structural example of the power converter device 900 of a comparative example. 電力変換装置９００の各部の電圧波形と電流波形の例を示すグラフである。5 is a graph showing an example of a voltage waveform and a current waveform of each part of the power conversion apparatus 900. 半導体保護装置１の機能構成例を示す図である。2 is a diagram illustrating an example of a functional configuration of a semiconductor protection device 1. FIG. 電力変換装置１００の各部の電圧波形と電流波形の例を示すグラフである。4 is a graph showing an example of a voltage waveform and a current waveform of each part of the power conversion device 100. 半導体保護装置１の取得部３１を変形した半導体保護装置３の機能構成例を示す図である。It is a figure which shows the function structural example of the semiconductor protection apparatus 3 which deform | transformed the acquisition part 31 of the semiconductor protection apparatus 1. FIG. 半導体保護装置１が行う半導体保護方法の動作フローを示す図である。It is a figure which shows the operation | movement flow of the semiconductor protection method which the semiconductor protection apparatus 1 performs. 半導体保護装置１を用いた他の電力変換装置の機能構成例を示す図である。It is a figure which shows the function structural example of the other power converter device using the semiconductor protection apparatus.

図面を参照して、実施形態を説明する。図面の記載において同一部分には同一符号を付して説明を省略する。 Embodiments will be described with reference to the drawings. In the description of the drawings, the same portions are denoted by the same reference numerals, and description thereof is omitted.

（第１実施形態）
図１に、第１実施形態に係わる半導体保護装置１を用いた電力変換装置１００の機能構成例を示す。図１は、電力変換装置１００の基本的な構成を示したものである。基本的な構成とは、図１の構成が、例えば昇圧やインバータ等に特化した構成では無い事を意味する。 (First embodiment)
FIG. 1 shows a functional configuration example of a power conversion device 100 using the semiconductor protection device 1 according to the first embodiment. FIG. 1 shows a basic configuration of the power conversion apparatus 100. The basic configuration means that the configuration of FIG. 1 is not a configuration specialized for, for example, a booster or an inverter.

電力変換装置１００は、本実施形態の半導体保護装置１と、半導体素子４と、バイアス抵抗５と、リアクトル（以降、「コイル」と呼ぶ）６と、保護ダイオード７と、電源（以降、「バッテリ」と呼ぶ）８と、制御部９とを具備する。半導体保護装置１は、電力変換を行う半導体素子４を保護するものである。 The power conversion device 100 includes a semiconductor protection device 1, a semiconductor element 4, a bias resistor 5, a reactor (hereinafter referred to as “coil”) 6, a protection diode 7, a power source (hereinafter referred to as “battery”). 8) and a control unit 9. The semiconductor protection device 1 protects a semiconductor element 4 that performs power conversion.

半導体素子４は、バッテリ８から供給される主電流の入出力に関わる端子と、制御端子とを備える。図１において半導体素子４は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）の例で示す。なお、半導体素子４は、他の半導体素子であってもよい。 The semiconductor element 4 includes a terminal related to input / output of a main current supplied from the battery 8 and a control terminal. In FIG. 1, the semiconductor element 4 is shown as an example of an IGBT (Insulated Gate Bipolar Transistor). The semiconductor element 4 may be another semiconductor element.

制御部９は、半導体素子４をオンオフ制御する制御信号を、バイアス抵抗５を介して半導体素子４の制御端子に入力する。制御部９の電源は、バッテリ８とは異なる制御系の電源であり、例えばＤＣ12Ｖ（Ｖｃｃ）である。以降において、制御部９とバイアス抵抗５とが接続される端部を、半導体素子４の制御端子αと称する。 The control unit 9 inputs a control signal for controlling on / off of the semiconductor element 4 to the control terminal of the semiconductor element 4 via the bias resistor 5. The power source of the control unit 9 is a power source of a control system different from the battery 8 and is, for example, DC 12 V (Vcc). Hereinafter, the end where the control unit 9 and the bias resistor 5 are connected is referred to as a control terminal α of the semiconductor element 4.

制御部９の出力信号によってオンオフ制御される半導体素子４のコレクタ電極は、コイル６を介してバッテリ８の正極に接続される。また、半導体素子４のエミッタ電極は、バッテリ８の負極に接続される。半導体素子４がオンになると、コイル６を経由してバッテリ８から半導体素子４に、電流が流れる。この電流は、電力変換の為の主電流であり、コイル６に磁気エネルギーとして蓄えられる。 The collector electrode of the semiconductor element 4 that is on / off controlled by the output signal of the control unit 9 is connected to the positive electrode of the battery 8 via the coil 6. The emitter electrode of the semiconductor element 4 is connected to the negative electrode of the battery 8. When the semiconductor element 4 is turned on, a current flows from the battery 8 to the semiconductor element 4 via the coil 6. This current is a main current for power conversion, and is stored in the coil 6 as magnetic energy.

このように半導体素子４のコレクタ電極は、主電流が入力される入力端子として作用する。以降において、半導体素子４のコレクタ電極を入力端子βと称する。 Thus, the collector electrode of the semiconductor element 4 acts as an input terminal to which the main current is input. Hereinafter, the collector electrode of the semiconductor element 4 is referred to as an input terminal β.

コイル６に蓄えられた磁気エネルギーは、半導体素子４をオフした瞬間に、そのエネルギーに相当するサージ電圧（自己誘導起電力）を生じさせる。保護ダイオード７は、このサージ電圧で半導体素子４が破壊しないように、そのサージ電圧をショートさせるものである。 The magnetic energy stored in the coil 6 generates a surge voltage (self-induced electromotive force) corresponding to the energy at the moment when the semiconductor element 4 is turned off. The protection diode 7 shorts the surge voltage so that the semiconductor element 4 is not destroyed by this surge voltage.

半導体保護装置１は、電圧クランプ素子１０と、ダイオード２０と、検出部３０と、遮断部４０とを具備する。半導体保護装置１は、制御端子αと入力端子βとの間に接続される。 The semiconductor protection device 1 includes a voltage clamp element 10, a diode 20, a detection unit 30, and a cutoff unit 40. The semiconductor protection device 1 is connected between the control terminal α and the input terminal β.

入力端子βに、電圧クランプ素子１０のカソード電極と検出部３０とが接続される。検出部３０の出力端子が、遮断部４０に接続される。電圧クランプ素子１０のアノード電極には、ダイオード２０のアノード電極が接続され、ダイオード２０のカソード電極と制御端子αとの間に遮断部４０が接続される。 The cathode electrode of the voltage clamp element 10 and the detection unit 30 are connected to the input terminal β. An output terminal of the detection unit 30 is connected to the blocking unit 40. The anode electrode of the diode 20 is connected to the anode electrode of the voltage clamp element 10, and the blocking part 40 is connected between the cathode electrode of the diode 20 and the control terminal α.

電圧クランプ素子１０は、入力端子βと制御端子αとの間の電圧を所定の電圧に留める。電圧クランプ素子１０は、例えばツェナーダイオードである。ここで所定の電圧とは、ツェナーダイオードのツェナー電圧Ｖｚであり、入力端子βと制御端子αとの間の電圧をクランプする電圧である。 The voltage clamp element 10 keeps the voltage between the input terminal β and the control terminal α at a predetermined voltage. The voltage clamp element 10 is, for example, a Zener diode. Here, the predetermined voltage is a Zener voltage Vz of the Zener diode, and is a voltage for clamping a voltage between the input terminal β and the control terminal α.

ダイオード２０は、制御部９から入力端子βに流れる電流を阻止する為のダイオードであり、逆流防止ダイオードとして作用する。ダイオード２０は、入力端子βと電圧クランプ素子１０との間に有ってもよい。また、ダイオード２０は、遮断部４０と制御端子αとの間に有ってもよい。 The diode 20 is a diode for blocking current flowing from the control unit 9 to the input terminal β, and acts as a backflow prevention diode. The diode 20 may be present between the input terminal β and the voltage clamp element 10. The diode 20 may be provided between the blocking unit 40 and the control terminal α.

なお、ダイオード２０も順方向電圧ＶＦ（以降ＶＦ）を持つので、入力端子βと制御端子αとの間の電圧は、その電圧降下分も含む。しかし、ＶＦの値は十分に小さい（約0.6Ｖ）。よって以降の説明においては、ＶＦの電圧降下分は無視して説明する。 Since the diode 20 also has a forward voltage VF (hereinafter referred to as VF), the voltage between the input terminal β and the control terminal α includes the voltage drop. However, the value of VF is sufficiently small (about 0.6V). Therefore, in the following explanation, the voltage drop of VF is ignored.

検出部３０は、入力端子βと制御端子αとの間の電圧が、上記の所定の電圧と同じ電圧になったことを検出した場合に、遮断信号を出力する。所定の電圧は、上記のように例えばツェナー電圧Ｖｚである。検出部３０は、入力端子βと制御端子αとの間の電圧Ｖβαが、電圧クランプ素子１０のツェナー電圧Ｖｚ（以降Ｖｚ）と等しくなった場合（Ｖβα＝Ｖｚ）に、遮断信号を出力する。以降、電圧Ｖβαは、単にＶβαと表記する場合がある。他の電圧の表記も同様である。 When the detection unit 30 detects that the voltage between the input terminal β and the control terminal α is the same voltage as the predetermined voltage, the detection unit 30 outputs a cutoff signal. The predetermined voltage is, for example, the Zener voltage Vz as described above. When the voltage Vβα between the input terminal β and the control terminal α becomes equal to the Zener voltage Vz (hereinafter referred to as Vz) of the voltage clamp element 10 (Vβα = Vz), the detection unit 30 outputs a cutoff signal. Hereinafter, the voltage Vβα may be simply expressed as Vβα. The same applies to other voltage notations.

遮断部４０は、電圧クランプ素子１０と直列に接続され、入力端子βと制御端子αとの間の接続を、検出部３０が出力する遮断信号で遮断する。なお、遮断部４０は、入力端子βと電圧クランプ素子１０との間に接続されてもよい。 The blocking unit 40 is connected in series with the voltage clamp element 10, and blocks the connection between the input terminal β and the control terminal α with a blocking signal output from the detection unit 30. The blocking unit 40 may be connected between the input terminal β and the voltage clamp element 10.

半導体素子４がオン状態の場合は、主電流Ｉｃがバッテリ８からコイル６を介して入力端子βに流れる。この場合の入力端子βの電圧Ｖβ（以降Ｖβ）は、コイル６の抵抗が極めて小さいので、ほぼバッテリ８の電圧Ｖｄｃ（以降Ｖｄｃ）と同じ電圧である。 When the semiconductor element 4 is in the ON state, the main current Ic flows from the battery 8 through the coil 6 to the input terminal β. In this case, the voltage Vβ (hereinafter referred to as Vβ) of the input terminal β is substantially the same voltage as the voltage Vdc (hereinafter referred to as Vdc) of the battery 8 because the resistance of the coil 6 is extremely small.

半導体素子４をオン状態からオフ状態にターンオフした瞬間の入力端子βの電圧Ｖβは、短い時間幅でＶｄｃにサージ電圧が加算された電圧となる。その後、その加算された電圧は、コイル６のインダクタンスと抵抗値等の時定数で決まる時間で徐々に減衰してＶｄｃに至る。 The voltage Vβ at the input terminal β at the moment when the semiconductor element 4 is turned off from the on state is a voltage obtained by adding a surge voltage to Vdc in a short time width. Thereafter, the added voltage gradually attenuates to Vdc at a time determined by a time constant such as the inductance and resistance value of the coil 6.

半導体素子４がターンオフした瞬間のＶβは、電圧クランプ素子１０のＶｚよりも大きい。よって、電圧クランプ素子１０には、逆方向の降伏電流が流れる。この降伏電流は、半導体素子４のゲート入力容量を充電するので制御端子αの電圧Ｖαを上昇させる。サージ電圧が出力されている間のＶαは、半導体素子４の閾値Ｖｔ以上の大きさに保たれるので、ターンオフする時間が穏やかになる。その結果、サージ電圧が制限され、半導体素子４に素子短絡を生じさせない。 Vβ at the moment when the semiconductor element 4 is turned off is larger than Vz of the voltage clamp element 10. Therefore, a reverse breakdown current flows through the voltage clamp element 10. Since this breakdown current charges the gate input capacitance of the semiconductor element 4, the voltage Vα of the control terminal α is increased. While the surge voltage is output, Vα is maintained at a magnitude equal to or larger than the threshold value Vt of the semiconductor element 4, so that the turn-off time becomes gentle. As a result, the surge voltage is limited, and the semiconductor element 4 is not short-circuited.

上記のように、電力変換装置１００が正常に動作している場合は、電圧クランプ素子１０のクランプ作用によって、半導体素子４が保護されている。しかし、何らかのシステム欠陥によって、Ｖβαが、継続的にＶｚ以上の電圧になる場合も想定できる。 As described above, when the power conversion device 100 is operating normally, the semiconductor element 4 is protected by the clamping action of the voltage clamp element 10. However, it can be assumed that Vβα continuously becomes a voltage equal to or higher than Vz due to some system defect.

Ｖβαが、継続的にＶｚ以上の電圧になると、半導体素子４の制御端子αの電圧が上昇する。その結果、半導体素子４の制御端子αに電流が流れ、半導体素子４がオン状態に遷移する。引き続きＶβαが、Ｖｚ以上の電圧を維持すると、主電流Ｉｃが急激に上昇する素子短絡を誘発し、やがて半導体素子４が素子破壊に至る場合がある。 When Vβα continuously becomes a voltage equal to or higher than Vz, the voltage at the control terminal α of the semiconductor element 4 increases. As a result, a current flows through the control terminal α of the semiconductor element 4 and the semiconductor element 4 is turned on. If Vβα continues to maintain a voltage equal to or higher than Vz, an element short circuit in which the main current Ic rapidly increases is induced, and the semiconductor element 4 may eventually break down.

このようなシステム欠陥が生じた場合でも、本実施形態の半導体保護装置１によれば、半導体素子４に素子短絡を生じさせない。つまり、検出部３０がＶβα＝Ｖｚを検出した場合に、遮断部４０が電圧クランプ素子１０と制御端子αとの間の接続を遮断するので、制御端子αに流れる電流を遮断できる。したがって、半導体素子４に素子短絡を生じさせない。 Even when such a system defect occurs, according to the semiconductor protection device 1 of the present embodiment, the semiconductor element 4 is not short-circuited. That is, when the detection unit 30 detects Vβα = Vz, the blocking unit 40 blocks the connection between the voltage clamp element 10 and the control terminal α, so that the current flowing through the control terminal α can be blocked. Therefore, the semiconductor element 4 is not short-circuited.

本実施形態の半導体保護装置１の詳しい説明をする前に、半導体保護装置１を具備しない比較例の電力変換装置９００が、上記のシステム欠陥に陥った場合の動作について説明する。図２に、電力変換装置９００の機能構成例を示す。 Prior to detailed description of the semiconductor protection device 1 of the present embodiment, the operation when the power conversion device 900 of the comparative example that does not include the semiconductor protection device 1 falls into the above system defect will be described. FIG. 2 shows a functional configuration example of the power conversion device 900.

電力変換装置９００は、本実施形態の電力変換装置１００に対して検出部３０と遮断部４０とを具備しない点で異なる。入力端子βに電圧クランプ素子１０のカソード電極が接続され、電圧クランプ素子１０のアノード電極にダイオード２０のアノード電極が接続され、ダイオード２０のカソード電極に制御端子αが接続される。 The power conversion device 900 is different from the power conversion device 100 of the present embodiment in that the detection unit 30 and the blocking unit 40 are not provided. The cathode electrode of the voltage clamp element 10 is connected to the input terminal β, the anode electrode of the diode 20 is connected to the anode electrode of the voltage clamp element 10, and the control terminal α is connected to the cathode electrode of the diode 20.

電力変換装置９００の半導体素子４が、素子破壊に至る過程を、図３を参照して説明する。図３は、その過程における電力変換装置９００の各部の電圧と電流の波形例を示したものである。図３の横軸は時間、縦軸は電圧と電流である。 A process in which the semiconductor element 4 of the power conversion device 900 reaches element destruction will be described with reference to FIG. FIG. 3 shows an example of voltage and current waveforms at various parts of the power conversion apparatus 900 in the process. In FIG. 3, the horizontal axis represents time, and the vertical axis represents voltage and current.

図３において、Ｖｄｃを太い実線、Ｖｚを二点鎖線、半導体素子４のコレクタ−エミッタ間電圧Ｖｃｅを一点鎖線、半導体素子４の素子耐圧Ｖｃｅｓを細かな破線、及び半導体素子４のゲート電圧Ｖｇｅを破線で示す。また、半導体素子４の入力端子βに流れる主電流Ｉｃを実線で示す。なお、ゲート電圧Ｖｇｅは上記のＶαと同じ電圧である。 In FIG. 3, Vdc is a thick solid line, Vz is a two-dot chain line, a collector-emitter voltage Vce of the semiconductor element 4 is a one-dot chain line, an element breakdown voltage Vces of the semiconductor element 4 is a fine broken line, and a gate voltage Vge of the semiconductor element 4 is Shown in broken lines. The main current Ic flowing through the input terminal β of the semiconductor element 4 is indicated by a solid line. The gate voltage Vge is the same voltage as the above Vα.

時刻ｔ_２の時点で、何らかのシステム欠陥によって入力端子βの電圧であるＶｄｃが、直線的に上昇を開始したと仮定する。ここでは、半導体素子４がオフ状態であるとして説明する。つまり、この場合の制御端子αの電圧は0Ｖであるので、Ｖβα＝Ｖｄｃである。そして、Ｖｄｃ（Ｖβα＝Ｖｄｃ）は、時刻ｔ_３でＶｚを上回ると仮定する。 At the time of time t _2, the assumed Vdc is a voltage of the input terminal β by some system defects, began rises linearly. Here, a description will be given assuming that the semiconductor element 4 is in an off state. That is, since the voltage of the control terminal α in this case is 0V, Vβα = Vdc. Then, Vdc (Vβα = Vdc) is assumed to exceed Vz at time _{t 3.}

Ｖｄｃ＞Ｖｚとなると電圧クランプ素子１０にアバランシェ降伏現象が生じ、電圧クランプ素子１０に逆方向の降伏電流が流れる。この降伏電流は、半導体素子４の制御端子α（ゲート電極）に電荷を注入する。その電荷注入によって、制御端子αの電圧Ｖｇｅ（以降Ｖｇｅ）は上昇する（時刻ｔ_３の直後）。上昇したＶｇｅは、半導体素子４の閾値Ｖ_Ｔを越える（時刻ｔ_３の直後）。 When Vdc> Vz, an avalanche breakdown phenomenon occurs in the voltage clamp element 10 and a reverse breakdown current flows in the voltage clamp element 10. This breakdown current injects charges into the control terminal α (gate electrode) of the semiconductor element 4. By the charge injection, a voltage Vge (hereinafter Vge) of the control terminal α rises (immediately after time _{t 3).} Elevated Vge is exceeding the threshold value _{V T} of the semiconductor element 4 (immediately after time _{t 3).}

Ｖｇｅ＞Ｖ_Ｔとなると、半導体素子４のＭＯＳＦＥＴ部にチャンネルが形成され、半導体素子４のバイポーラ部にベース電流が流れ、半導体素子４のコレクタ−エミッタ間に主電流Ｉｃが流れ始める（時刻ｔ_３〜ｔ_４）。システム欠陥によって、時刻ｔ_４以降もＶｄｃが上昇し続けると、Ｖｇｅも上昇し、主電流Ｉｃは指数関数的に増加する。 When the Vge> V _T, is the channel is formed in the MOSFET of the semiconductor element 4, base current flows in the bipolar portion of the semiconductor element 4, the collector of the semiconductor element 4 - a main current Ic begins to flow between the emitter (time t ₃ ~t _4). The system defects, the time t ₄ after even Vdc continues to rise, Vge also rises, the main current Ic increases exponentially.

その後も、Ｖｄｃ＞Ｖｚの状態が維持されると、過大な主電流Ｉｃが流れ、半導体素子４のコレクタ−エミッタ間電圧Ｖｃｅ（以降Ｖｃｅ）が上昇を始める（時刻ｔ_６〜ｔ_７）。更に、この状態が続くと、Ｖｃｅが半導体素子４の素子耐圧Ｖｃｅｓを越えて素子短絡を誘発し、やがて半導体素子４は素子破壊に至る。 After that, when the state of Vdc> Vz is maintained, an excessive main current Ic flows, and the collector-emitter voltage Vce (hereinafter referred to as Vce) of the semiconductor element 4 starts to rise (time t _{6 to} t ₇ ). Furthermore, if this state continues, Vce exceeds the element withstand voltage Vces of the semiconductor element 4 to induce an element short circuit, and the semiconductor element 4 eventually breaks down.

このように、本実施形態の半導体保護装置１を具備しない電力変換装置９００では、システム欠陥による素子短絡の発生を防ぐことができない。図４に、より具体的な半導体保護装置１の機能構成例を示して素子短絡を防ぐ動作を詳しく説明する。 Thus, in the power converter device 900 that does not include the semiconductor protection device 1 of the present embodiment, it is not possible to prevent the occurrence of an element short circuit due to a system defect. The operation | movement which prevents an element short circuit is demonstrated in detail by showing the functional structural example of the more specific semiconductor protection apparatus 1 in FIG.

〔半導体保護装置〕
図４に、図１に示した半導体保護装置１のより具体的な機能構成例を示す。検出部３０は、取得部３１と、比較部３２とを具備する。遮断部４０は、抵抗Ｒ５と、抵抗Ｒ６と、ＮＭＯＳＦＥＴ４０１とを具備する。 [Semiconductor protection equipment]
FIG. 4 shows a more specific functional configuration example of the semiconductor protection device 1 shown in FIG. The detection unit 30 includes an acquisition unit 31 and a comparison unit 32. The blocking unit 40 includes a resistor R5, a resistor R6, and an NMOSFET 401.

〔半導体保護装置の構成〕 [Configuration of semiconductor protection device]

取得部３１は、電圧クランプ素子３１１と、ダイオード３１２と、抵抗Ｒ１と、抵抗Ｒ２とを具備する。電圧クランプ素子３１１のカソード電極は、入力端子βに接続される。 The acquisition unit 31 includes a voltage clamp element 311, a diode 312, a resistor R <b> 1, and a resistor R <b> 2. The cathode electrode of the voltage clamp element 311 is connected to the input terminal β.

電圧クランプ素子３１１のアノード電極は、ダイオード３１２のアノード電極に接続される。ダイオード３１２のカソード電極には、抵抗Ｒ１の一端が接続され、抵抗Ｒ１の他端には抵抗Ｒ２の一端が接続され、抵抗Ｒ２の他端はバッテリ８の負極に接続される。 The anode electrode of the voltage clamp element 311 is connected to the anode electrode of the diode 312. One end of the resistor R 1 is connected to the cathode electrode of the diode 312, one end of the resistor R 2 is connected to the other end of the resistor R 1, and the other end of the resistor R 2 is connected to the negative electrode of the battery 8.

取得部３１の電圧クランプ素子３１１は、電圧クランプ素子１０と同じツェナーダイオードである。また、そのツェナー電圧Ｖｚ′は、例えば電圧クランプ素子１０のクランプ電圧Ｖｚと同じであるとする（Ｖｚ′＝Ｖｚ）。 The voltage clamp element 311 of the acquisition unit 31 is the same Zener diode as the voltage clamp element 10. The Zener voltage Vz ′ is assumed to be the same as, for example, the clamp voltage Vz of the voltage clamp element 10 (Vz ′ = Vz).

ダイオード３１２は、バッテリ８の負極から入力端子βに流れる電流を阻止するための逆流防止ダイオードとして作用する。その作用は、ダイオード２０と同じである。 The diode 312 functions as a backflow prevention diode for blocking current flowing from the negative electrode of the battery 8 to the input terminal β. The operation is the same as that of the diode 20.

比較部３２は、抵抗Ｒ３と、抵抗Ｒ４と、比較器３２１とを具備する。抵抗Ｒ３の一端は、制御系の電源の正極電圧（以降Ｖｃｃ）に接続され、抵抗Ｒ３の他端は抵抗Ｒ４の一端に接続され、抵抗Ｒ４の他端がバッテリ８の負極（以降0Ｖ）に接続される。抵抗Ｒ３と抵抗Ｒ４との接続点は、比較器３２１の非反転入力端子（＋）に接続される。比較器３２１は、例えばオペアンプである。比較器３２１の反転入力端子（−）には、取得部３１の抵抗Ｒ１と抵抗Ｒ２との接続点が接続される。 The comparison unit 32 includes a resistor R3, a resistor R4, and a comparator 321. One end of the resistor R3 is connected to the positive voltage (hereinafter referred to as Vcc) of the control system power supply, the other end of the resistor R3 is connected to one end of the resistor R4, and the other end of the resistor R4 is connected to the negative electrode (hereinafter referred to as 0V) of the battery 8. Connected. A connection point between the resistor R3 and the resistor R4 is connected to a non-inverting input terminal (+) of the comparator 321. The comparator 321 is, for example, an operational amplifier. A connection point between the resistor R1 and the resistor R2 of the acquisition unit 31 is connected to the inverting input terminal (−) of the comparator 321.

遮断部４０は、抵抗Ｒ５と、抵抗Ｒ６と、ＮＭＯＳＦＥＴ４０１とを具備する。抵抗Ｒ５の一端は、Ｖｃｃに接続される。抵抗Ｒ５の他端に抵抗Ｒ６の一端が接続され、抵抗Ｒ６の他端が0Ｖに接続される。抵抗Ｒ５と抵抗Ｒ６との接続点が、ＮＭＯＳＦＥＴ４０１のゲート電極に接続される。ＮＭＯＳＦＥＴ４０１のドレイン電極には、ダイオード２０のカソード電極が接続され、ＮＭＯＳＦＥＴ４０１のソース電極は制御端子αに接続される。 The blocking unit 40 includes a resistor R5, a resistor R6, and an NMOSFET 401. One end of the resistor R5 is connected to Vcc. One end of the resistor R6 is connected to the other end of the resistor R5, and the other end of the resistor R6 is connected to 0V. A connection point between the resistor R5 and the resistor R6 is connected to the gate electrode of the NMOSFET 401. The cathode electrode of the diode 20 is connected to the drain electrode of the NMOSFET 401, and the source electrode of the NMOSFET 401 is connected to the control terminal α.

抵抗Ｒ５と抵抗Ｒ６とは、ＮＭＯＳＦＥＴ４０１のゲートバイアス電圧を設定する抵抗である。その抵抗値は、比較器３２１の出力信号が不定の場合に、ＮＭＯＳＦＥＴ４０１を確実にオン状態にする値に設定される。 The resistors R5 and R6 are resistors that set the gate bias voltage of the NMOSFET 401. The resistance value is set to a value that reliably turns on the NMOSFET 401 when the output signal of the comparator 321 is indefinite.

〔半導体保護装置の動作〕
取得部３１は、入力端子βの電圧Ｖβを分圧した電圧を取得する。比較部３２は、取得部３１で取得した電圧と基準電圧とを比較して遮断信号を出力する。遮断部４０は、比較部３２から遮断信号が入力されると、入力端子βと制御端子αとの間の接続を遮断する。 [Operation of semiconductor protection device]
The acquisition unit 31 acquires a voltage obtained by dividing the voltage Vβ of the input terminal β. The comparison unit 32 compares the voltage acquired by the acquisition unit 31 with the reference voltage and outputs a cutoff signal. When the blocking signal is input from the comparison unit 32, the blocking unit 40 blocks the connection between the input terminal β and the control terminal α.

上記のようにＶｚ′＝Ｖｚであるので、半導体素子４がオフ状態（Ｖｇｅ＝0Ｖ）において、ＶβαがＶｚと同じ電圧になると、電圧クランプ素子３１１にも逆方向の降伏電流が流れる。つまり、検出部３０は、Ｖβαが、所定の電圧と同じ電圧になったことを検出した場合に、遮断信号を出力する。 Since Vz ′ = Vz as described above, when Vβα becomes the same voltage as Vz when the semiconductor element 4 is in the OFF state (Vge = 0 V), a breakdown current in the reverse direction also flows through the voltage clamp element 311. That is, when detecting that Vβα has become the same voltage as the predetermined voltage, the detection unit 30 outputs a cutoff signal.

Ｖβαが、電圧クランプ素子３１１のツェナー電圧Ｖｚ′（以降Ｖｚ′）よりも低い場合、電圧クランプ素子３１１に逆方向の降伏電流は流れない。よって、抵抗Ｒ１と抵抗Ｒ２との接続点の電圧は、0Ｖである。この場合の比較器３２１の出力信号は、Ｖｃｃであり、遮断信号を出力しない。 When Vβα is lower than the zener voltage Vz ′ (hereinafter referred to as Vz ′) of the voltage clamp element 311, no reverse breakdown current flows in the voltage clamp element 311. Therefore, the voltage at the connection point between the resistor R1 and the resistor R2 is 0V. In this case, the output signal of the comparator 321 is Vcc and does not output a cut-off signal.

比較器３２１の出力信号がＶｃｃなのは、基準電圧である非反転入力端子（＋）の電圧Ｖ^＋が、Ｖ^＋＝Ｖｃｃ×Ｒ４/（Ｒ３＋Ｒ４）であり、反転入力端子（−）の電圧Ｖ⁻がＶ⁻＝0Ｖであるからである（Ｖ^＋＞Ｖ⁻）。この場合、ＮＭＯＳＦＥＴ４０１は、ゲート電極にＶｃｃが入力されるので、オン状態である。 The output signal of the comparator 321 is Vcc because the voltage V ⁺ of the non-inverting input terminal (+), which is the reference voltage, is V ⁺ = Vcc × R4 / (R3 + R4), and the voltage V ^{− of the} inverting input terminal (−). This is because V ⁻ = 0V (V ⁺ > V ⁻ ). In this case, the NMOSFET 401 is on because Vcc is input to the gate electrode.

Ｖβαが、電圧クランプ素子３１１のツェナー電圧Ｖｚ′と同じ電圧になると、電圧クランプ素子３１１に逆方向の降伏電流が流れ、比較器３２１の反転入力端子に分圧電圧Ｖ⁻＝（Ｖβ−Ｖｚ）×Ｒ２/（Ｒ１＋Ｒ２）が生じる。この電圧Ｖ⁻を、上記のＶ^＋＝Ｖｃｃ×Ｒ４/（Ｒ３＋Ｒ４）よりも大きくなるように設定（Ｖ⁻＞Ｖ^＋）しておくことで、比較器３２１の出力信号は0Ｖに反転する。 When Vβα becomes the same voltage as the Zener voltage Vz ′ of the voltage clamp element 311, a reverse breakdown current flows in the voltage clamp element 311, and the divided voltage V ⁻ = (Vβ−Vz) flows to the inverting input terminal of the comparator 321. XR2 / (R1 + R2) occurs. The above-mentioned ^{V + = Vcc × R4 / (} R3 + R4) set to be greater than ^- the voltage ^V ^(V -> V ⁺⁾ to that previously, the output signal of the comparator 321 is inverted to 0V.

比較器３２１の出力信号が0Ｖに反転すると、遮断部４０のＮＭＯＳＦＥＴ４０１はオフ状態になる。つまり、Ｖβα＝Ｖｚ′になると遮断信号が出力され、遮断部４０は、入力端子βと制御端子αとの間の接続を遮断する。よって、半導体保護装置１は、何らかのシステム欠陥によって、Ｖβαが長時間にわたってＶβα＞Ｖｚとなるような場合でも、半導体素子４の制御端子αへの電流供給を遮断できる。 When the output signal of the comparator 321 is inverted to 0V, the NMOSFET 401 of the cutoff unit 40 is turned off. That is, when Vβα = Vz ′, a cutoff signal is output, and the cutoff unit 40 cuts off the connection between the input terminal β and the control terminal α. Therefore, the semiconductor protection device 1 can cut off the current supply to the control terminal α of the semiconductor element 4 even when Vβα is Vβα> Vz for a long time due to some system defect.

このように半導体保護装置１によれば、Ｖβαが、所定の電圧Ｖｚと同じ電圧になった場合に、半導体素子４の入力端子βと制御端子αとの間の接続を遮断する。よって、半導体素子４が素子短絡することがない。 Thus, according to the semiconductor protection device 1, when Vβα becomes the same voltage as the predetermined voltage Vz, the connection between the input terminal β of the semiconductor element 4 and the control terminal α is cut off. Therefore, the semiconductor element 4 is not short-circuited.

この素子短絡の防止は、電力変換時とシステム欠陥時とのどちらの場合においても行われる。なお、検出部３０は、所定の電圧Ｖｚよりも高い電圧Ｖｚ′を検出した場合に遮断信号を出力するようにしてもよい。Ｖｚ′＞Ｖｚとすることで、電圧クランプ素子１０による半導体素子４のターンオフする時間を穏やかにする動作と、遮断部４０による遮断動作との間に時間差を持たせることができる。 Prevention of this element short circuit is performed both in the case of power conversion and in the case of a system failure. The detection unit 30 may output a cut-off signal when a voltage Vz ′ higher than the predetermined voltage Vz is detected. By setting Vz ′> Vz, it is possible to provide a time difference between the operation of calming the turn-off time of the semiconductor element 4 by the voltage clamp element 10 and the blocking operation by the blocking unit 40.

次に、Ｖｚ′＞Ｖｚとした半導体保護装置２の動作を説明する。なお、半導体保護装置２の機能構成は、半導体保護装置１（図４）と同じである。よって、その表記は省略する。 Next, the operation of the semiconductor protection device 2 with Vz ′> Vz will be described. The functional configuration of the semiconductor protection device 2 is the same as that of the semiconductor protection device 1 (FIG. 4). Therefore, the description is omitted.

Ｖｚ′＞Ｖｚとした半導体保護装置２が、半導体素子４の素子短絡を防止する過程を、図５を参照して説明する。図５は、その過程における電力変換装置の各部の電圧と電流の波形例を示したものである。 A process in which the semiconductor protection device 2 that satisfies Vz ′> Vz prevents an element short circuit of the semiconductor element 4 will be described with reference to FIG. FIG. 5 shows an example of voltage and current waveforms at various parts of the power conversion apparatus in the process.

図５の横軸は時間、縦軸は電圧と電流であり、上記の図３と同じである。また、各部を表す線の表記の態様も上記の図３と同じである。ただし、電圧クランプ素子３１１のクランプ電圧Ｖｚ′を、一点鎖線で示す。半導体素子４のコレクタ−エミッタ間電圧Ｖｃｅの表記は省略する。 The horizontal axis in FIG. 5 is time, and the vertical axis is voltage and current, which are the same as those in FIG. Moreover, the notation of the lines representing the respective parts is also the same as in FIG. However, the clamp voltage Vz ′ of the voltage clamp element 311 is indicated by a one-dot chain line. The notation of the collector-emitter voltage Vce of the semiconductor element 4 is omitted.

図５に示す時刻ｔ_３までの動作は、仮定も含めて図３と同じである。Ｖｇｅが、半導体素子４の閾値Ｖ_Ｔを越える（時刻ｔ_３の直後）。その後のＶｇｅは、電圧クランプ素子１０のクランプ作用によって、一定の電圧にクランプされる（時刻ｔ_３〜ｔ_４の間）。この間、Ｖｇｅが半導体素子４の閾値Ｖｔ以上に保たれるので、ターンオフする時間の変化が穏やかになり、サージ電圧が制限される。 Operation until time t ₃ when shown in FIG. 5 is the same as FIG. 3, including assumptions. Vge is, exceeds the threshold value _{V T} of the semiconductor element 4 (immediately after time _{t 3).} Subsequent Vge, the clamping action of the voltage clamping element 10 is clamped to a predetermined voltage (between times _t 3 ~t _4). During this time, since Vge is maintained at or above the threshold value Vt of the semiconductor element 4, the change in the turn-off time becomes gentle and the surge voltage is limited.

その後、何らかのシステム欠陥によってＶｄｃが更に上昇し、取得部３１の電圧クランプ素子３１１のクランプ電圧Ｖｚ′よりも大きくなる（時刻ｔ_４の直後）と、検出部３０が遮断信号を出力する。遮断信号によって、入力端子βと制御端子αとの接続が遮断されるので、Ｖｇｅは0Ｖに減衰する。その後、半導体素子４のゲート電極の容量に溜まった電荷が放電するとＶｇｅは0Ｖになり、（時刻ｔ６の直後）半導体素子４は完全にオフ状態に遷移する。 Then, Vdc is increased further by some system defects, larger than the clamp voltage Vz 'of the voltage clamp element 311 of the acquisition unit 31 and the (immediately after time t _4), the detection unit 30 outputs a shutoff signal. Since the connection between the input terminal β and the control terminal α is interrupted by the cutoff signal, Vge is attenuated to 0V. After that, when the charge accumulated in the capacitance of the gate electrode of the semiconductor element 4 is discharged, Vge becomes 0 V (just after time t6), and the semiconductor element 4 is completely turned off.

このように電圧クランプ素子１０のクランプ電圧Ｖｚよりも、検出部３０の電圧クランプ素子３１０のクランプ電圧Ｖｚ′を大きくすることで、遮断信号の出力を遅延させることができる。半導体保護装置２は、遮断信号の出力を遅延させるので、電圧クランプ素子１０によるサージ抑制動作を阻害しない。 In this way, by making the clamp voltage Vz ′ of the voltage clamp element 310 of the detection unit 30 larger than the clamp voltage Vz of the voltage clamp element 10, the output of the cutoff signal can be delayed. Since the semiconductor protection device 2 delays the output of the cutoff signal, the surge suppression operation by the voltage clamp element 10 is not hindered.

（変形例）
図５において、検出部３０の出力する遮断信号を遅延させる動作例を説明した。遮断信号を遅延させる方法は、他にも考えられる。図６に、検出部３０を変形した検出部２３０を含む半導体保護装置３の機能構成例を示す。 (Modification)
In FIG. 5, the example of operation | movement which delays the interruption | blocking signal which the detection part 30 outputs was demonstrated. There are other methods for delaying the blocking signal. FIG. 6 shows a functional configuration example of the semiconductor protection device 3 including the detection unit 230 obtained by modifying the detection unit 30.

検出部２３０の取得部２３１は、電圧クランプ素子３１１に直列に接続される遅延素子Ｃ１を具備する点で、取得部３１（図４）と異なる。遅延素子Ｃ１は、比較器３２１の反転入力端子（−）と0Ｖとの間に接続される抵抗Ｒ２の両端に接続されるコンデンサである。 The acquisition unit 231 of the detection unit 230 is different from the acquisition unit 31 (FIG. 4) in that it includes a delay element C1 connected in series to the voltage clamp element 311. The delay element C1 is a capacitor connected to both ends of a resistor R2 connected between the inverting input terminal (−) of the comparator 321 and 0V.

遅延素子Ｃ１は、Ｖβαが電圧クランプ素子３１１のクランプ電圧Ｖｚ′より大きくなった場合の抵抗Ｒ２の両端電圧の上昇を遅らせる。抵抗Ｒ２の両端電圧は、比較器３２１の反転入力端子の入力電圧であるＶ⁻を生成する。したがって、遅延素子Ｃ１は、非反転入力端子の入力電圧であるＶ^＋よりも、Ｖ⁻が大きくなる時間を遅らせる。よって、Ｖｚ′＝Ｖｚの場合でも、半導体保護装置３は、検出部３０の出力する遮断信号を遅延させることができる。 The delay element C1 delays the rise of the voltage across the resistor R2 when Vβα becomes larger than the clamp voltage Vz ′ of the voltage clamp element 311. The voltage across the resistor R 2 generates V ⁻ that is the input voltage of the inverting input terminal of the comparator 321. Therefore, the delay element C1 delays the time when V ⁻ becomes larger than V ⁺ that is the input voltage of the non-inverting input terminal. Therefore, even when Vz ′ = Vz, the semiconductor protection device 3 can delay the cutoff signal output from the detection unit 30.

遮断信号を遅延させる遅延素子の構成は、他にも考えられる。例えば、抵抗Ｒ２と反転入力端子との間に、抵抗とコンデンサとによる積分回路を遅延素子として挿入してもよい。抵抗Ｒ２と反転入力端子との間に挿入された積分回路は、反転入力端子の電圧の変化を遅らせるので、検出部２３０と同様の作用効果を奏する。 Other configurations of the delay element that delays the cutoff signal are also conceivable. For example, an integrating circuit composed of a resistor and a capacitor may be inserted as a delay element between the resistor R2 and the inverting input terminal. Since the integration circuit inserted between the resistor R2 and the inverting input terminal delays the change in the voltage of the inverting input terminal, the same effect as that of the detection unit 230 is achieved.

なお、検出部３０が検出する所定の電圧の電圧値を、所定の電圧Ｖｚよりも高い電圧で、且つ、半導体素子４の素子耐圧Ｖｃｅｓよりも低い電圧に設定してもよい。Ｖｃｅｓ＞Ｖｚ′＞Ｖｚとすることで、電圧クランプ素子１０による半導体素子４のターンオフする時間の変化を穏やかにする動作と、遮断部４０による遮断動作との間に時間差を持たせることができる。また、半導体素子４の破壊を確実に防止することができる。 Note that the voltage value of the predetermined voltage detected by the detection unit 30 may be set to a voltage higher than the predetermined voltage Vz and lower than the element withstand voltage Vces of the semiconductor element 4. By setting Vces> Vz ′> Vz, it is possible to provide a time difference between the operation that moderates the change in the turn-off time of the semiconductor element 4 by the voltage clamp element 10 and the interruption operation by the interruption unit 40. Moreover, the destruction of the semiconductor element 4 can be surely prevented.

（半導体保護方法）
上記の電力変換装置１００の半導体保護装置１が行う半導体保護方法を、図７を参照して説明する。なお、上記の半導体保護装置２，３が行う半導体保護方法も、図７に示す半導体保護方法と同じである。 (Semiconductor protection method)
A semiconductor protection method performed by the semiconductor protection device 1 of the power conversion device 100 will be described with reference to FIG. The semiconductor protection method performed by the semiconductor protection devices 2 and 3 is the same as the semiconductor protection method shown in FIG.

半導体保護装置１の電圧クランプ素子１０は、入力端子βと制御端子αとの間の電圧Ｖβαを所定の電圧に留める（ステップＳ１）。ステップＳ１は、半導体保護方法の電圧クランプ過程に相当する。所定の電圧とは、上記のように例えばツェナーダイオードのツェナー電圧Ｖｚである。 The voltage clamp element 10 of the semiconductor protection device 1 keeps the voltage Vβα between the input terminal β and the control terminal α at a predetermined voltage (step S1). Step S1 corresponds to a voltage clamping process of the semiconductor protection method. The predetermined voltage is, for example, the Zener voltage Vz of the Zener diode as described above.

同検出部３０は、Ｖβαが、所定の電圧と同じ電圧になったことを検出した場合（Ｖβα＝Ｖｚ）に、遮断信号を出力する（ステップＳ２）。ステップＳ２は、半導体保護方法の検出過程に相当する。 When detecting that Vβα has become the same voltage as the predetermined voltage (Vβα = Vz), the detection unit 30 outputs a cutoff signal (step S2). Step S2 corresponds to the detection process of the semiconductor protection method.

同遮断部４０は、入力端子βと制御端子αとの間の接続を、検出部３０が出力する遮断信号で遮断する（ステップＳ３）。ステップＳ３は、半導体保護方法の遮断過程に相当する。 The blocking unit 40 blocks the connection between the input terminal β and the control terminal α with a blocking signal output from the detection unit 30 (step S3). Step S3 corresponds to a semiconductor protection method blocking process.

以上のように動作する半導体保護方法によれば、Ｖβα＝Ｖｚとなった場合に、入力端子βと制御端子αとの間の接続が遮断されるので、半導体素子４の素子短絡を生じさせない。また、この半導体保護方法によれば、電力変換時と何らかのシステム欠陥時との両方において、半導体素子４の素子短絡を生じさせない。 According to the semiconductor protection method that operates as described above, when Vβα = Vz, the connection between the input terminal β and the control terminal α is cut off, so that the element short circuit of the semiconductor element 4 does not occur. Moreover, according to this semiconductor protection method, the element short circuit of the semiconductor element 4 is not caused both at the time of power conversion and at the time of some system defect.

以上説明したように、実施形態によれば、以下の作用効果が得られる。 As described above, according to the embodiment, the following operational effects can be obtained.

第１実施形態の半導体保護装置１（図１）によれば、半導体素子４をターンオフした時のサージ電圧の発生時間よりも、十分に長い時間の電圧の上昇が発生しても、半導体素子の制御端子αに流れる電流を遮断できる。よって、半導体素子４は、意図せぬ短絡状態を誘発することがなく、半導体素子４の破壊を防止できる。 According to the semiconductor protection device 1 of the first embodiment (FIG. 1), even if the voltage rises for a time sufficiently longer than the generation time of the surge voltage when the semiconductor element 4 is turned off, The current flowing through the control terminal α can be cut off. Therefore, the semiconductor element 4 can prevent destruction of the semiconductor element 4 without inducing an unintended short circuit state.

また、検出部３０の取得部３１が、所定の電圧よりも高い電圧を検出した場合に遮断信号を出力する半導体保護装置２は、電圧クランプ素子１０によるサージ電圧抑制動作の後に、遮断部４０が入力端子βと制御端子αとの間の接続を遮断する。したがって、サージ電圧抑制動作を阻害することがない。 Further, in the semiconductor protection device 2 that outputs a cutoff signal when the acquisition unit 31 of the detection unit 30 detects a voltage higher than a predetermined voltage, after the surge voltage suppression operation by the voltage clamp element 10, the cutoff unit 40 The connection between the input terminal β and the control terminal α is cut off. Therefore, the surge voltage suppression operation is not hindered.

また、変形例の半導体保護装置３によれば、取得部２３１に遅延素子Ｃ１を具備することで、遮断部４０の遮断動作を遅らせることができる。半導体保護装置３は、所定の電圧よりも高い電圧を検出した場合に遮断信号を出力する半導体保護装置２と同様の作用効果を奏する。 Moreover, according to the semiconductor protection device 3 of the modified example, by providing the acquisition unit 231 with the delay element C1, the cutoff operation of the cutoff unit 40 can be delayed. The semiconductor protection device 3 has the same effect as the semiconductor protection device 2 that outputs a cutoff signal when a voltage higher than a predetermined voltage is detected.

また、検出部３０は、所定の電圧よりも高い電圧で、且つ、半導体素子４の素子耐圧Ｖｃｅｓよりも低い電圧を検出した場合に遮断信号を出力するようにしてもよい。検出電圧をそのように設定することで、半導体素子４の破壊を確実に防止することができる。 The detection unit 30 may output a cutoff signal when a voltage higher than a predetermined voltage and lower than the element withstand voltage Vces of the semiconductor element 4 is detected. By setting the detection voltage as such, it is possible to reliably prevent the semiconductor element 4 from being broken.

以上、実施例に沿って本発明の内容を説明したが、本発明はこれらの記載に限定されるものではなく、種々の変形及び改良が可能であることは、当業者には自明である。例えば、逆流防止を目的としたダイオード２０の構成上の位置は、上記の実施例に限定されない。また、遅延素子Ｃ１の構成も図６に示したものに限定されない。また、遮断部４０の接続される位置も図１等の表記に限定されない。 Although the contents of the present invention have been described with reference to the embodiments, the present invention is not limited to these descriptions, and it is obvious to those skilled in the art that various modifications and improvements can be made. For example, the structural position of the diode 20 for the purpose of preventing backflow is not limited to the above-described embodiment. Further, the configuration of the delay element C1 is not limited to that shown in FIG. Further, the position where the blocking unit 40 is connected is not limited to the notation shown in FIG.

また、上記の実施形態は、電力変換装置の基本的な構成を示したものである。図８に、昇圧を行う電力変換装置に半導体保護装置１を適用した場合の機能構成例を示す。昇圧電圧は、コンデンサ１２に蓄えられる。逆流防止ダイオード１１は、コンデンサ１２に蓄えられた昇圧電圧が、バッテリ８に逆流しないようにする。なお、昇圧する動作は周知であるので詳しい説明は省略する。このように、半導体保護装置１は、各種の電力変換装置に適用することができる。 Moreover, said embodiment shows the basic composition of a power converter device. FIG. 8 shows an example of the functional configuration when the semiconductor protection device 1 is applied to a power conversion device that performs boosting. The boosted voltage is stored in the capacitor 12. The backflow prevention diode 11 prevents the boosted voltage stored in the capacitor 12 from flowing back to the battery 8. Since the boosting operation is well known, detailed description thereof is omitted. Thus, the semiconductor protection device 1 can be applied to various power conversion devices.

なお、検出部３０は、半導体素子４がオフ状態の場合に、電圧クランプ素子１０のクランプ電圧と同じ電圧を検出して、遮断信号を出力する例で説明した。しかし、検出部３０は、半導体素子４がオン状態の場合でも遮断信号を出力することができる。したがって、実施形態の半導体保護装置は、半導体素子４のオンオフの状態に関係なく、半導体素子４の破壊を防止することができる。 In addition, the detection part 30 demonstrated the example which detects the same voltage as the clamp voltage of the voltage clamp element 10, and outputs a cutoff signal, when the semiconductor element 4 is an OFF state. However, the detection unit 30 can output a cutoff signal even when the semiconductor element 4 is in the on state. Therefore, the semiconductor protection device of the embodiment can prevent the semiconductor element 4 from being destroyed regardless of the on / off state of the semiconductor element 4.

以上説明した本発明の実施例は、半導体素子をスイッチングする電力変換装置に広く適用することが可能である。 The embodiments of the present invention described above can be widely applied to power conversion devices that switch semiconductor elements.

１，２，３半導体保護置
４半導体素子
５バイアス抵抗
６コイル
７保護ダイオード
８バッテリ
９制御部
１０電圧クランプ素子
１１逆流防止ダイオード
１２コンデンサ
２０ダイオード
３０検出部
３１取得部
３１１電圧クランプ素子
３１２ダイオード
３２比較部
３２１比較器
４０遮断部
４０１ＮＭＯＳＦＥＴ 1, 2 and 3 Semiconductor protection device 4 Semiconductor device 5 Bias resistor 6 Coil 7 Protection diode 8 Battery 9 Control unit 10 Voltage clamp element 11 Backflow prevention diode 12 Capacitor 20 Diode 30 Detection unit 31 Acquisition unit 311 Voltage clamp element 312 Diode 32 Comparison Section 321 Comparator 40 Blocking section 401 NMOSFET

Claims

A semiconductor protection device for protecting a semiconductor element having a terminal and a control terminal related to input / output of a main current supplied from a power supply,
A voltage clamping element connected between an input terminal to which the main current of the semiconductor element is input and the control terminal, and holding a voltage between the input terminal and the control terminal at a predetermined voltage;
A blocking unit that is connected in series with the voltage clamp element, and that blocks connection between the input terminal and the control terminal with an input of a blocking signal;
A semiconductor protection device comprising: a detection unit that outputs the cutoff signal when it is detected that a voltage between the input terminal and the control terminal is equal to the predetermined voltage. apparatus.

The semiconductor protection device according to claim 1, wherein the detection unit outputs the cutoff signal when a voltage higher than the predetermined voltage is detected.

The said detection part outputs the said interruption | blocking signal when the voltage higher than the said predetermined voltage and the voltage lower than the element breakdown voltage of the said semiconductor element is detected. Semiconductor protection device.

The detecting unit acquires a voltage obtained by dividing the voltage of the input terminal;
4. The semiconductor protection device according to claim 1, further comprising: a comparison unit that compares the voltage acquired by the acquisition unit with a reference voltage and outputs the cutoff signal. 5.

The semiconductor protection device according to claim 4, wherein the acquisition unit includes a voltage clamp element having a clamp voltage larger than the predetermined voltage.

The semiconductor protection device according to claim 4, wherein the acquisition unit includes a delay element connected in series to the voltage clamp element.

A voltage clamp element is connected between the control terminal and an input terminal to which the main current of a semiconductor element including a terminal related to input / output of a main current supplied from a power source and a control terminal is input, A voltage clamping process for keeping the voltage between the input terminal and the control terminal at a predetermined voltage;
When the detection unit detects that the voltage between the input terminal and the control terminal is the same voltage as the predetermined voltage, a detection process of outputting a cutoff signal;
A semiconductor protection method, comprising: a shut-off process in which a shut-off unit is connected in series with the voltage clamp element, and shuts off a connection between the input terminal and the control terminal by an input of the shut-off signal.